EP1328978A1 - Composant vertical a tenue en tension elevee - Google Patents

Composant vertical a tenue en tension elevee

Info

Publication number
EP1328978A1
EP1328978A1 EP01976404A EP01976404A EP1328978A1 EP 1328978 A1 EP1328978 A1 EP 1328978A1 EP 01976404 A EP01976404 A EP 01976404A EP 01976404 A EP01976404 A EP 01976404A EP 1328978 A1 EP1328978 A1 EP 1328978A1
Authority
EP
European Patent Office
Prior art keywords
type
conductivity
component
layer
doped layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01976404A
Other languages
German (de)
English (en)
Inventor
Gérard Auriel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of EP1328978A1 publication Critical patent/EP1328978A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Definitions

  • the present invention relates to power components and more particularly to peripheral structures enabling the voltage withstand of these components.
  • the invention relates more particularly to "four layer" components such as thyristors or triacs with a box type structure.
  • Figure 1 is an extremely schematic and simplified sectional view of a box thyristor structure formed from a lightly doped N-type substrate 1.
  • the thyristor is delimited by an isolation wall 2 of P type.
  • rear face is uniformly coated with a P-type layer 3.
  • a P-type casing 4 On the front side, there is in a P-type casing 4 a heavily doped N-type region 5 constituting the cathode of the thyristor.
  • An electrode (not shown) is integral with layer 4 and constitutes the trigger of the thyristor.
  • An anode metallization A is integral with the rear face of the component and a cathode metallization K is formed on the region 5 of the NX type. Conventionally, this region 5 is provided with emitter short circuits, that is to say that is to say that the layer N + is interrupted in places and that the metallization K is in contact with portions of the layer 4 of type P.
  • FIG. 2 shows in an equally simplified and schematic way the structure of a triac.
  • This triac is formed from of a lightly doped N-type substrate 1 surrounded by a P-type doped isolation wall 2.
  • the triac can be considered to consist of two anti-parallel thyristors.
  • the first thyristor successively comprises from its anode to its cathode the lower layer 3, the substrate 1, the box 4 of type P and the region 5 of type N + .
  • the second thyristor comprises from its anode to its cathode the P-type box 4, the substrate 1, the P-type region 5 and an N + type region 7 formed on the side of the lower face substantially opposite the part of the box. 4 in which the region 5 is not formed.
  • a trigger region As in the case of the thyristor of FIG. 1, there is provided on the side of the upper face a trigger region and a trigger contact metallization (not shown).
  • a metallization Al covers the rear face.
  • a metallization A2 is in contact with the region N + 5 and the box P 4.
  • the regions 5 and 7 are provided with emitter short-circuits.
  • the vertical structures of the various layers represented are optimized to obtain targeted characteristics of the thyristor or of the triac, in particular of sensitivity to variations in voltage, sensitivity to variations in current, voltage drop in the on state, current threshold of trigger trigger, voltage holding, etc.
  • An object of the present invention is to improve this periphery to optimize the tensile strength of a four-layer component as described above.
  • the present invention provides a vertical component with a 4-layer structure comprising a thick and lightly doped zone of a first type of conductivity ensuring the voltage withstand of the component, surrounded by a peripheral wall of the second type of conductivity s extending vertically from one face to the other of the component, and a heavily doped layer of the second type of conductivity extending over the entire rear side of the component.
  • a lightly doped layer of the second type of conductivity extends over the entire surface of the component at the interface between the thick, lightly doped zone of the first type of conductivity and the heavily doped layer of the second type of conductivity.
  • the component is a triac, comprising a heavily doped area of the first type of conductivity formed on the side of the rear face in the heavily doped layer of the first type of conductivity, in which said lightly doped layer is interrupted opposite said heavily doped area.
  • the heavily doped zone is provided with emitter short circuits and portions of the lightly doped layer are maintained opposite said emitter short circuits.
  • FIG. 1 is a view in schematic section of a thyristor
  • Figure 2 is a schematic sectional view of a triac
  • Figure 3 is a sectional view of a conventional thyristor / triac periphery structure
  • Figure 4 is a sectional view of a cutting edge structure of a thyristor / triac according to the present invention
  • Figure 5 is a sectional view of a cutting edge structure of a triac according to a variant of the present invention.
  • FIG. 3 essentially represents the peripheral part of a component.
  • a thyristor or a triac designated by the same references as in Figures 1 and 2, namely, from the anode to the cathode, a layer 3 of the type P extending over the entire rear face, a lightly doped N-type substrate 1, a P type box 4 and a heavily doped N-type region 5, inside which a short-circuit hole has been shown emitter.
  • the periphery of the component is occupied by an insulating wall 2 generally formed by deep diffusion from the upper and lower faces of the substrate.
  • the first precaution to be taken to ensure satisfactory voltage withstand in reverse polarization is that the lateral distance between the limit of the isolation wall 2 of type P and the region 4 of type P on the side of the upper face of the substrate is at least equal to the thickness of the substrate 1.
  • a channel stop region 11 coated with a metallization 12 is generally provided, possibly extending inwardly to form the field plate.
  • the P-type region 4 can be surrounded by a lightly doped P-type ring 13. Contact can be made on a more heavily doped part 14 of the upper surface of the wall 2, by a metallization 15 which returns towards the interior. of the component and also forms a field plate.
  • N + 16 regions formed at the periphery of the component and heavily doped with phosphorus serve to trap impurities (getter).
  • the conventional means for increasing the breakdown voltage of a component are essentially provided to reduce the probability of breakdowns occurring at the upper face of the substrate. Indeed, it is a priori this upper face which is the most sensitive, the sides (wall 3) and the bottom
  • a first solution consists in increasing the resistivity of the substrate (reducing its doping level) but then the resistance in the on state (R on ) of the component increases, and the susceptibility to trips linked to sudden variations in current ( di / dt) during switching also increases.
  • Another solution consists in increasing the distance between the limit of the active parts (region P 4) and the isolation wall. This obviously has the drawback of increasing the surface area of the chip.
  • Another solution consists in forming a lightly doped P-type region at the internal periphery of the upper face of the isolation wall, similar to region 13. This solution like the previous one leads to an increase in the surface area of the chip.
  • the latter two solutions have not brought any significant advantages in terms of tensile strength. Consequently, the Applicant has again analyzed the phenomenon of reverse breakdown of the structure and has carried out various tests and simulations to verify the hypotheses carried out.
  • the Applicant has considered that reverse breakdown mainly occurs due to the marked curvature of the field lines in the region 18 corresponding to the intersection between the isolation wall 2 and the P type layer of lower face 3.
  • the present invention proposes to form a lightly doped P-type layer 21 at the interface between the lightly doped N-type substrate 1 and the highly doped P-type layer on the rear face. 3. Simulations and tests carried out by the applicant show that, when such a layer is used, the breakdown no longer occurs at the periphery of the component but in a central zone of the latter. We therefore obtained the maximum possible voltage withstand linked to the characteristics of the vertical structure of the 4-layer component. According to an advantage of the invention tion, this result is obtained without an increase in surface area compared to the conventional structure of FIG. 3.
  • a component according to the present invention provided with the layer 21 had a breakdown voltage of 1350 volts, an improvement of more than 25%.
  • the threshold current for triac tripping in the quadrant Q3 (positive Al electrode, negative A2 electrode, negative trigger) is high.
  • the present invention as illustrated in FIG. 5, it is proposed to interrupt the P-type layer 21 opposite the N-type region 7 on the rear face, this layer 21 remaining only outside the zones located above this layer 7 (see FIGS. 2 and 5) and above the regions of emitter short-circuit.
  • This solution gives good results, namely that the sensitivity in quadrant Q3 is not observably degraded and that the voltage withstand is 1220 volts, an increase of 15% instead of 25%.
  • the insertion of the lightly doped P-type region according to the present invention does not complicate the process of manufacturing the structure. Indeed, this type P region can be produced at the same time as the type region
  • This P 13 region will for example have a surface concentration of 10 15 atoms / cm 3 and a penetration depth of 50 ⁇ m.
  • the present invention is susceptible of various variants and modifications which will appear to the man of art. All types of conductivity can be reversed.
  • the invention applies to various variants of 4-layer components other than thyristors and triacs. Various improvements conventionally made to these components can be combined with the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

L'invention concerne un composant vertical à structure 4 couches comprenant une zone épaisse et faiblement dopée (1) d'un premier type de conductivité assurant la tenue en tension de composant, entourée d'un mur périphérique (2) du deuxième type de conductivité s'étendant verticalement d'une face à l'autre du composant, et une couche fortement dopée (3) du deuxième type de conductivité s'étendant sur toute la face arrière du composant. Une couche faiblement dopée (21) du deuxième type de conductivité s'étend sur toute la surface du composant à l'interface entre la zone épaisse faiblement dopée du premier type de conductivité et la couche fortement dopée du deuxième type de conductivité.

Description

COMPOSANT VERTICAL A TENUE EN TENSION ELEVEE
La présente invention concerne les composants de puissance et plus particulièrement les structures périphériques permettant la tenue en tension de ces composants. L'invention vise plus particulièrement des composants "quatre couches" tels que des thyristors ou triacs à structure de type en caisson.
La figure 1 est une vue en coupe extrêmement schématique et simplifiée d'une structure de thyristor en caisson constituée à partir d'un substrat 1 faiblement dopé de type N. Le thyristor est délimité par un mur d'isolement 2 de type P. La face arrière est uniformément revêtue d'une couche 3 de type P. Du côté de la face avant, on trouve dans un caisson 4 de type P une région 5 fortement dopée de type N constituant la cathode du thyristor. Une électrode (non représentée) est solidaire de la couche 4 et constitue la gâchette du thyristor. Une métallisation d'anode A est solidaire de la face arrière du composant et une métallisation de cathode K est formée sur la région 5 de type NX De façon classique, cette région 5 est munie de courts-circuits d'émetteur, c'est-à-dire que la couche N+ est interrompue par endroits et que la métallisation K est en contact avec des portions de la couche 4 de type P.
La figure 2 représente de façon tout aussi simplifiée et schématique la structure d'un triac. Ce triac est formé à partir d'un substrat 1 faiblement dopé de type N entouré d'un mur d'isolement 2 dopé de type P. Le triac peut être considéré comme constitué de deux thyristors en anti-parallèle. Le premier thyristor comprend successivement de son anode à sa cathode la couche inférieure 3, le substrat 1, le caisson 4 de type P et la région 5 de type N+ . Le deuxième thyristor comprend de son anode à sa cathode le caisson 4 de type P, le substrat 1, la région 5 de type P et une région 7 de type N+ formée du côté de la face inférieure sensiblement en regard de la partie du caisson 4 dans laquelle n'est pas formée la région 5. Comme dans le cas du thyristor de la figure 1, il est prévu du côté de la face supérieure une région de gâchette et une métallisation de contact de gâchette (non représentée) . Une métallisation Al recouvre la face arrière. Une métallisation A2 est en contact avec la région N+ 5 et le caisson P 4. De façon classique, les régions 5 et 7 sont munies de courts-circuits d'émetteur.
Les structures verticales des diverses couches représentées sont optimisées pour obtenir des caractéristiques visées du thyristor ou du triac, notamment de sensibilité aux variations de tension, de sensibilité aux variations de courant, de chute de tension à l'état passant, de seuil de courant de déclenchement de gâchette, de tenue en tension, etc.
Néanmoins, la tenue en tension en polarisation inverse est en pratique essentiellement assurée par la périphérie du composant comme cela sera exposé ci-après.
Un objet de la présente invention est d'améliorer cette périphérie pour optimiser la tenue en tension d'un composant quatre couches tel que décrit précédemment.
Pour atteindre cet objet, la présente invention prévoit un composant vertical à structure 4 couches comprenant une zone épaisse et faiblement dopée d'un premier type de conductivité assurant la tenue en tension du composant, entourée d'un mur périphérique du deuxième type de conductivité s ' étendant verticalement d'une face à l'autre du composant, et une couche fortement dopée du deuxième type de conductivité s'étendant sur toute la face arrière du composant . Une couche faiblement dopée du deuxième type de conductivité s ' étend sur toute la surface du composant à 1 ' interface entre la zone épaisse faiblement dopée du premier type de conductivité et la couche fortement dopée du deuxième type de conductivité .
Selon un mode de réalisation de la présente invention, le composant est un triac, comprenant une zone fortement dopée du premier type de conductivité formée du côté de la face arrière dans la couche fortement dopée du premier type de conductivité, dans lequel ladite couche faiblement dopée est interrompue en regard de ladite zone fortement dopée.
Selon un mode de réalisation de la présente invention, la zone fortement dopée est munie de courts-circuits d'émetteur et des portions de la couche faiblement dopée sont maintenues en regard desdits courts-circuits d'émetteur.
Ces objets, caractéristiques et avantages, ainsi que d' autres de la présente invention seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non-limitatif en relation avec les figures jointes parmi lesquelles : la figure 1 est une vue en coupe schématique d'un thyristor , - la figure 2 est une vue en coupe schématique d'un triac ; la figure 3 est une vue en coupe d'une structure de périphérie classique de thyristor/triac ; la figure 4 est une vue en coupe d'une structure de périphérie d'un thyristor/triac selon la présente invention ,• et la figure 5 est une vue en coupe d'une structure de périphérie d'un triac selon une variante de la présente invention.
Conformément à 1 'usage dans le domaine de la représentation des semiconducteurs, les diverses couches ne sont pas tracées à l'échelle, ni dans leurs dimensions horizontales, ni dans leurs dimensions verticales. La figure 3 représente essentiellement la partie périphérique d'un composant. A droite de cette figure, on peut voir les éléments constitutifs d'un thyristor ou d'un triac désignés par les mêmes références qu'en figures 1 et 2, à savoir, de 1 ' anode à la cathode, une couche 3 de type P s ' étendant sur toute la face arrière, un substrat 1 faiblement dopé de type N, un caisson 4 de type P et une région 5 fortement dopée de type N, à l'intérieur de laquelle on a représenté un trou de court-circuit d'émetteur. La périphérie du composant est occupée par un mur d'isolement 2 généralement formé par diffusion profonde à partir des faces supérieure et inférieure du substrat .
La première précaution à prendre pour assurer une tenue en tension satisfaisante en polarisation inverse est que la distance latérale entre la limite du mur d'isolement 2 de type P et la région 4 de type P du côté de la face supérieure du substrat soit au moins égale à l'épaisseur du substrat 1. En outre, on prévoit généralement une région 11 d'arrêt de canal revêtue d'une métallisation 12 s'étendant éventuellement vers l'intérieur pour former plaque de champ. La région 4 de type P peut être entourée d'un anneau 13 faiblement dopé de type P. Un contact peut être repris sur une partie plus fortement dopée 14 de la surface supérieure du mur 2 , par une métallisation 15 qui revient vers 1 ' intérieur du composant et forme également plaque de champ. Des régions N+ 16 formées à la périphérie du composant et fortement dopées au phosphore servent de piegeage d'impuretés (getter) . Comme on peut le voir, les moyens classiques pour augmenter la tension de claquage d'un composant sont essentiellement prévus pour réduire la probabilité pour qu ' il se produise des claquages au niveau de la face supérieure du substrat. En effet, c'est a priori cette face supérieure qui est la plus sensible, les côtés (mur 3) et le fond
(couche 4) du composant constituant une même équipotentielle .
Toutefois, quelles que soient les précautions prises, il se produit inévitablement un claquage à une certaine tension. Pour augmenter la tension de claquage, on a recherché dans l'art antérieur diverses solutions . Une première solution consiste à augmenter la résisti- vité du substrat (diminuer son niveau de dopage) mais alors la résistance à l'état passant (Ron) du composant augmente, et la susceptibilité à des déclenchements liés à des variations brutales de courant (di/dt) lors de commutations augmente également.
Une autre solution consiste à augmenter la distance entre la limite des parties actives (région P 4) et le mur d'isolement. Ceci présente bien évidemment 1 ' inconvénient d' augmenter la surface de la puce. Une autre solution consiste à former une région faiblement dopée de type P à la périphérie interne de la face supérieure du mur d'isolement, de façon similaire à la région 13. Cette solution comme la précédente conduit à une augmentation de surface de la puce. De plus, en dépit de leurs inconvénients, ces deux dernières solutions n'ont pas apporté d'avantages notables de tenue en tension. En conséquence, la demanderesse a analysé à nouveau le phénomène de claquage en inverse de la structure et a réalisé divers essais et simulations pour vérifier les hypothèses effectuées. Ainsi, la demanderesse a considéré que le claquage en inverse survient essentiellement en raison de la courbure marquée des lignes de champ dans la région 18 correspondant à 1 ' intersection entre le mur d'isolement 2 et la couche de type P de face inférieure 3. Pour résoudre ce problème, comme le représente la figure 4, la présente invention propose de former une couche 21 faiblement dopée de type P à l'interface entre le substrat 1 faiblement dopé de type N et la couche fortement dopée de type P de face arrière 3. Des simulations et des essais effectués par la demanderesse montrent que, quand une telle couche est utilisée, le claquage n ' intervient plus à la périphérie du composant mais dans une zone centrale de celui-ci. On a donc obtenu la tenue en tension maximum possible liée aux caractéristiques de la structure verticale du composant 4 couches. Selon un avantage de l'inven- tion, ce résultat est obtenu sans augmentation de surface par rapport à la structure classique de la figure 3.
Dans un exemple réel, alors qu'un composant du type de celui de la figure 3 sans la couche 21 de type P présentait une tension de claquage en inverse de l'ordre de 1050 volts, un composant selon la présente invention muni de la couche 21 présentait une tension de claquage de 1350 volts, soit une amélioration supérieure à 25 %.
Le seul inconvénient de la présence de la couche 21 dans le cas d'un thyristor est une légère augmentation de la chute de tension à l'état passant qui passe de 1,25 à 1,32 volts sous 11 ampères, soit une augmentation inférieure à 5 % négligeable en pratique dans la plupart des applications .
Dans le cas où le composant est un triac, on s'est aperçu qu'en plus de cet inconvénient, le courant de seuil du déclenchement du triac dans le quadrant Q3 (électrode Al positive, électrode A2 négative, gâchette négative) est élevé. Pour pallier cet inconvénient, selon la présente invention, comme cela est illustré en figure 5, on propose d' interrompre la couche de type P 21 en regard de la région de type N 7 de face arrière, cette couche 21 demeurant seulement en dehors des zones situées au-dessus de cette couche 7 (voir figures 2 et 5) et au-dessus des régions de court-circuit d'émetteur. Cette solution donne de bons résultats à savoir que la sensibilité dans le quadrant Q3 n'est pas dégradée de façon observable et que la tenue en tension est de 1220 volts, soit une augmentation de 15 % au lieu de 25 %. On notera que l'insertion de la région de type P faiblement dopée selon la présente invention ne complique pas le processus de fabrication de la structure. En effet, cette région de type P peut être fabriquée en même temps que la région de type
P 13, juste après la formation des murs d'isolement 2. Cette région de type P 13 aura par exemple une concentration en surface de 1015 atomes/cm3 et une profondeur de pénétration de 50 μm.
Bien entendu, la présente invention est susceptible de diverses variantes et modifications qui apparaîtront à l'homme de l'art. Tous les types de conductivité pourront être inversés. L' invention s 'applique à diverses variantes de coπposants 4 couches autres que des thyristors et triacs. Divers perfectionnements classiquement apportés à ces cottposants pourront être cumulés avec la présente invention.

Claims

REVENDICATIONS
1. Composant vertical à structure 4 couches comprenant une zone épaisse et faiblement dopée (1) d'un premier type de conductivité assurant la tenue en tension de composant, entourée d'un mur périphérique (2) du deuxième type de conductivité s ' étendant verticalement d'une face à 1 'autre du composant, et une couche fortement dopée (3) du deuxième type de conductivité s'étendant sur toute la face arrière du composant, caractérisé en ce qu'il comprend en outre une couche faiblement dopée (21) du deuxième type de conductivité s ' étendant sur toute la surface du composant à l'interface entre la zone épaisse faiblement dopée du premier type de conductivité et la couche fortement dopée du deuxième type de conductivité .
2. Composant vertical selon la revendication 1, constituant un triac, comprenant une zone fortement dopée du premier type de conductivité (7) formée du côté de la face arrière dans la couche fortement dopée du premier type de conductivité (3) , dans lequel ladite couche faiblement dopée (21) est interrompue en regard de ladite zone fortement dopée (7) .
3. Composant selon la revendication 2 , dans lequel ladite zone fortement dopée (7) est munie de courts-circuits d'émetteur et dans lequel des portions de ladite couche faiblement dopée (21) sont maintenues en regard desdits courts-circuits d'émetteur.
EP01976404A 2000-10-12 2001-10-11 Composant vertical a tenue en tension elevee Withdrawn EP1328978A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0013077 2000-10-12
FR0013077A FR2815471B1 (fr) 2000-10-12 2000-10-12 Composant vertical a tenue en tension elevee
PCT/FR2001/003150 WO2002031885A1 (fr) 2000-10-12 2001-10-11 Composant vertical a tenue en tension elevee

Publications (1)

Publication Number Publication Date
EP1328978A1 true EP1328978A1 (fr) 2003-07-23

Family

ID=8855280

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01976404A Withdrawn EP1328978A1 (fr) 2000-10-12 2001-10-11 Composant vertical a tenue en tension elevee

Country Status (5)

Country Link
US (1) US6967356B2 (fr)
EP (1) EP1328978A1 (fr)
CN (1) CN1220269C (fr)
FR (1) FR2815471B1 (fr)
WO (1) WO2002031885A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2375260A (en) * 2001-03-30 2002-11-06 Nokia Corp Processing call details records (cdrs) and reliable transferal from network elements to rating and billing systems (ccbs)
US8093652B2 (en) * 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
EP1722423B1 (fr) * 2005-05-12 2016-07-06 Ixys Corporation Diodes stables pour utilisation en basses et hautes fréquences
WO2017046944A1 (fr) * 2015-09-18 2017-03-23 新電元工業株式会社 Dispositif semiconducteur et procédé de fabrication de dispositif semiconducteur
CN112614836B (zh) * 2020-12-17 2021-07-30 南京芯舟科技有限公司 一种防护型半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3362858A (en) * 1963-01-04 1968-01-09 Westinghouse Electric Corp Fabrication of semiconductor controlled rectifiers
JPS5942989B2 (ja) * 1977-01-24 1984-10-18 株式会社日立製作所 高耐圧半導体素子およびその製造方法
FR2535901A1 (fr) * 1982-11-10 1984-05-11 Silicium Semiconducteur Ssc Thyristor asymetrique a forte tenue en tension inverse
JPS62199062A (ja) * 1986-02-27 1987-09-02 Toshiba Corp 半導体装置
DE19721365A1 (de) * 1997-05-22 1998-11-26 Asea Brown Boveri Beidseitig steuerbarer Thyristor
FR2797524B1 (fr) * 1999-08-09 2001-10-12 St Microelectronics Sa Commutateur statique bidirectionnel sensible
FR2808621B1 (fr) * 2000-05-05 2002-07-19 St Microelectronics Sa Composant monolithique a commande unique pour un pont mixte

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0231885A1 *

Also Published As

Publication number Publication date
CN1470074A (zh) 2004-01-21
WO2002031885A1 (fr) 2002-04-18
CN1220269C (zh) 2005-09-21
US6967356B2 (en) 2005-11-22
FR2815471B1 (fr) 2003-02-07
US20030141516A1 (en) 2003-07-31
FR2815471A1 (fr) 2002-04-19

Similar Documents

Publication Publication Date Title
EP1681725A1 (fr) Composant unipolaire vertical à faible courant de fuite
EP0963608B1 (fr) Circuit de protection d'interface d'abonnes
EP1670063B1 (fr) Périphérie de composant unipolaire vertical
FR3086798A1 (fr) Structure de diode
FR3077653A1 (fr) Dispositif optoelectronique avec des composants electroniques au niveau de la face arriere du substrat et procede de fabrication
FR2993401A1 (fr) Transistor mos sur soi protege contre des surtensions
FR2814282A1 (fr) Dispositif a circuit integre comprenant une region de puits profond et des procedes connexes
FR2739224A1 (fr) Structure de thyristor commande par resistance de base presentant une implantation haute densite pour une capacite de courant augmentee
EP1328978A1 (fr) Composant vertical a tenue en tension elevee
WO2000025363A1 (fr) Composant de puissance portant des interconnexions
EP0521802B1 (fr) Diode à avalanche dans un circuit intégré bipolaire
FR2764117A1 (fr) Contact sur une region de type p
EP1142023B1 (fr) Structure périphérique pour dispositif monolithique de puissance
EP0702409B1 (fr) Empilement en série de thyristors photosensibles
WO2002050916A1 (fr) Commutateur statique bidirectionnel sensible
EP0827204A2 (fr) Pont redresseur protégé monolithique
EP0881672A1 (fr) Mur d'isolement entre composants de puissance
FR3001085A1 (fr) Dispositif semiconducteur bidirectionnel de protection contre les decharges electrostatiques, utilisable sans circuit de declenchement
FR2864343A1 (fr) Triac fonctionnant dans les quadrants q1 et q4
EP0191255B1 (fr) Structure intégrée de triac à commande par diac
EP0109331B1 (fr) Thyristor asymétrique à forte tenue en tension inverse
EP0186567B1 (fr) Diac à électrodes coplanaires
EP0996165A1 (fr) Composant de puissance portant des interconnexions
EP0015835B1 (fr) Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication
FR2982077A1 (fr) Triac a amplification de gachette

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030509

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): FR GB

REG Reference to a national code

Ref country code: DE

Ref legal event code: 8566

17Q First examination report despatched

Effective date: 20080911

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20090122