EP1262094A1 - Procede de realisation de plots de connexion sur un circuit imprime - Google Patents

Procede de realisation de plots de connexion sur un circuit imprime

Info

Publication number
EP1262094A1
EP1262094A1 EP01989644A EP01989644A EP1262094A1 EP 1262094 A1 EP1262094 A1 EP 1262094A1 EP 01989644 A EP01989644 A EP 01989644A EP 01989644 A EP01989644 A EP 01989644A EP 1262094 A1 EP1262094 A1 EP 1262094A1
Authority
EP
European Patent Office
Prior art keywords
layer
depositing
resin
chromium
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP01989644A
Other languages
German (de)
English (en)
Inventor
Myriam Thales Intellectual Property OUDART
François Thales Intellectual Property BERNARD
Marie-José Thales Intellectual Property MOLINO
Bruno Thales Intellectual Property REIG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Publication of EP1262094A1 publication Critical patent/EP1262094A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/281—Auxiliary members
    • H10W72/283—Reinforcing structures, e.g. bump collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars

Definitions

  • the invention relates to a method for producing connection pads and in particular connection pads on a printed circuit or an integrated circuit.
  • connection pads of very small dimensions, for example with a diameter of 200 ⁇ or even less and with a thickness of 100 microns or even also less.
  • these connection pads must be of relatively homogeneous constitution with few defects and this over the entire circuit.
  • the delimitation on the surface of the circuit of the dimensions of a connection pad is commonly made by a layer of insulating material.
  • This insulating layer has a non-negligible thickness, which means that the height of the connection pad is either relatively large or very little greater than the thickness of the insulating layer.
  • the geometry of the stud is of poor quality. The invention aims to remedy these drawbacks.
  • the invention therefore relates to a method for producing connection pads on a circuit comprising at least one conductive track, characterized in that it comprises the following steps: a) depositing a thin layer of copper and a layer of chromium on the surface of the entire circuit; b) depositing a layer of resin and removing this resin at the places of the pads to be produced and also at the places where there is no conductive track; c) removal of the chromium layer at the places left free by the resin; d) removal of the resin; e) depositing a photosensitive film and making in this film of openings at the places where it is desired to make connection pads; f) depositing a connection material in said openings; g) removal of the photosensitive film; h) removal of the copper layer in areas of the circuit not covered by the chromium layer or by the connection material; i) heating the assembly so as to reach the melting temperature of the connection material.
  • a thin layer of copper 3 is produced then a thin layer of chromium 4 of a few microns or even a few tenths of a micron.
  • Figure 2a shows by way of example, a top view of the device of Figure 1a. It can therefore be seen in FIG. 2a that, by way of example, the substrate 1 carries a conductor and an enlarged part corresponding to a connection pad.
  • the deposition of a photosensitive resin 5 is carried out.
  • a third step represented in FIG.
  • any process known in the art is removed, the resin 5 located at the locations of the connection pads to be produced and also where there is no conductive track.
  • Figure 2b shows the device at this stage of the process.
  • the chromium is removed from the areas not protected by the resin 5 by any process and in particular by a chemical attack process.
  • the resin layer 5 is removed.
  • a photosensitive film 6 is deposited and in this layer of photosensitive material 6, creates openings corresponding to the surface of the connection pads to be produced.
  • a copper overload 7 (5 to 10 ⁇ m) is produced in the openings thus obtained on the thin copper layer 3 (FIG. 1g).
  • a conductive material such as retain-lead (SnPb) is deposited, this deposit will make it possible to produce a connection pad 8.
  • the photosensitive film 6 is removed (FIG. 1i).
  • the copper is removed from the surface of the circuit in all the areas not protected by the chromium layer 4 and the conductive material 8 (FIG. 1j).
  • the whole is heated so as to reach the melting point of the tin-lead mixture 8 so that the tin-lead mixture is put under the form of an almost spherical block, the surface of this block being clearly delimited by the layer of chromium 4 situated around the tin-lead mixture.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

Ce procédé de réalisation prévoit la réalisation d'une couche de chrome (4) permettant de faire en sorte que le matériau du plot de connexion (8) reste dans une zone parfaitement limitée par la couche de chrome (4). Applications: Plots de connexion pour composants électroniques.

Description

PROCEDE DE REALISATION DE PLOTS DE CONNEXION SUR UN
CIRCUIT IMPRIME
L'invention concerne un procédé de réalisation de plots de connexion et notamment de plots de connexion sur un circuit imprimé ou un circuit intégré.
L'invention est applicable notamment dans la réalisation de plots de connexion de très petites dimensions par exemple de diamètre de 200 μ voire moins et d'épaisseur 100 microns voire également moins. De plus, ces plots de connexion doivent être de constitution relativement homogène avec peu de défauts et cela sur l'ensemble du circuit.
Par ailleurs, dans les techniques connues la délimitation à la surface du circuit des dimensions d'un plot de connexion est faite couramment par une couche de matériau isolant. Cette couche d'isolant a une épaisseur non négligeable, ce qui fait que la hauteur du plot de connexion est soit relativement importante soit très peu supérieure à l'épaisseur de la couche d'isolant. De plus, la géométrie du plot est de qualité médiocre. L'invention vise à remédier à ces inconvénients.
L'invention concerne donc un procédé de réalisation de plots de connexion sur un circuit comportant au moins une piste conductrice, caractérisé en ce qu'il comporte les étapes suivantes : a) dépôt d'une fine couche de cuivre et d'une couche de chrome sur la surface de l'ensemble du circuit ; b) dépôt d'une couche de résine et enlèvement de cette résine aux endroits des plots à réaliser et également aux endroits où il n'y a pas de piste conductrice ; c) enlèvement de la couche de chrome aux endroits laissés libres par la résine ; d) retrait de la résine ; e) dépôt d'un film photosensible et réalisation dans ce film d'ouvertures aux endroits où l'on désire réaliser des plots de connexion ; f) dépôt d'un matériau de connexion dans lesdites ouvertures ; g) retrait du film photosensible ; h) retrait de la couche de cuivre dans les endroits du circuit non recouverts par la couche de chrome ou par le matériau de connexion ; i) chauffage de l'ensemble de façon à atteindre la température de fusion du matériau de connexion.
Les différents objets et caractéristiques de l'invention vont maintenant être décrits en se reportant à la description qui va suivre faite à titre d'exemple et des figures annexées qui représentent :
- les figures 1a à 1k, un exemple du procédé de réalisation selon l'invention montrant par des vues en coupe du dispositif réalisé, les différentes étapes du procédé ;
- les figures 2a et 2b, un dispositif en vue du dessus à différentes étapes du procédé selon l'invention.
On va donc décrire maintenant un procédé de réalisation selon l'invention.
Au cours d'une première étape, sur un substrat 1 portant au moins une piste conductrice ou un plot conducteur 2, on réalise une fine couche de cuivre 3 puis une fine couche de chrome 4 de quelques microns voire quelques dixièmes de microns. La figure 2a représente à titre d'exemple, une vue du dessus du dispositif de la figure 1a. On voit donc sur la figure 2a, qu'à titre d'exemple, le substrat 1 porte un conducteur et une partie élargie correspondant à un plot de connexion. Au cours d'une deuxième étape, telle que représentée en figure 1b, on réalise le dépôt d'une résine photosensible 5. Au cours d'une troisième étape, représentée en figure 1c, on enlève par tout procédé connu dans la technique, la résine 5 située aux endroits des plots de connexion à réaliser et également là où il n'y a pas de piste conductrice. La figure 2b représente le dispositif à ce stade du procédé. Au cours d'une quatrième étape, tel que cela est représenté en figure 1d, on procède à l'enlèvement du chrome dans les zones non protégées par la résine 5 par tout procédé et notamment par un procédé d'attaque chimique. Au cours d'une cinquième étape, telle que représenté en figure 1e, on enlève la couche de résine 5.
Au cours d'une sixième étape (figure 1f), on réalise le dépôt d'un film photosensible 6 et dans cette couche de matériau photosensible 6, on réalise des ouvertures correspondant à la surface des plots de connexion à réaliser.
Ensuite, au cours d'une septième étape, on réalise dans les ouvertures ainsi obtenues une surcharge en cuivre 7 (5 à 10 μm) sur la fine couche de cuivre 3 (figure 1g).
Puis, au cours d'une huitième étape représentée en la figure 1h, on procède à un dépôt de matériau conducteur tel que de rétain-plomb (SnPb), ce dépôt permettra de réaliser un plot de connexion 8.
Au cours d'une neuvième étape, on retire le film de photosensible 6 (figure 1i).
Puis au cours d'une dixième étape, on retire le cuivre à la surface du circuit dans toutes les zones non protégées par la couche de chrome 4 et le matériau conducteur 8 (figure 1j).
Enfin, au cours d'une onzième étape, on procède à un chauffage de l'ensemble de façon à atteindre le point de fusion du mélange d'étain- plomb 8 de telle façon que le mélange d'étain-plomb se mette sous la forme d'un plot quasiment sphérique, la surface de ce plot étant nettement délimitée par la couche de chrome 4 située autour du mélange d'étain-plomb.

Claims

REVENDICATIONS
1. Procédé de réalisation de plots de connexion sur un circuit comportant au moins une piste conductrice, caractérisé en ce qu'il comporte les étapes suivantes : a) dépôt d'une fine couche de cuivre (3) et d'une couche de chrome (4) sur la surface de l'ensemble du circuit ; b) dépôt d'une couche de résine (5) et enlèvement de cette résine aux endroits des plots à réaliser et également aux endroits où il n'y a pas de piste conductrice ; c) enlèvement de la couche de chrome aux endroits laissés libres par la résine (5) ; d) enlèvement de la résine (5) ; e) dépôt d'un film photosensible (6) et réalisation dans ce film d'ouvertures aux endroits où l'on désire réaliser des plots de connexion ; f) dépôt d'un matériau de connexion (8) dans lesdites ouvertures ; g) retrait du film photosensible (6) ; h) retrait de la couche de cuivre dans les endroits du circuit non recouverts par la couche de chrome ou par le matériau de connexion (8) ; i) chauffage de l'ensemble de façon à atteindre la température de fusion du matériau de connexion.
2. Procédé selon la revendication 1 , caractérisé en ce que le matériau de connexion est de l'étain-plomb.
3. Procédé selon la revendication 1 , caractérisé en ce qu'il prévoit entre les étapes (d) et (e), une étape de dépôt d'une couche de cuivre (7) dans les ouvertures réalisées dans le film (6) de l'étape (e).
EP01989644A 2000-12-28 2001-12-20 Procede de realisation de plots de connexion sur un circuit imprime Withdrawn EP1262094A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0017230 2000-12-28
FR0017230A FR2819143B1 (fr) 2000-12-28 2000-12-28 Procede de realisation de plots de connexion sur un circuit imprime
PCT/FR2001/004117 WO2002054842A1 (fr) 2000-12-28 2001-12-20 Procede de realisation de plots de connexion sur un circuit imprime

Publications (1)

Publication Number Publication Date
EP1262094A1 true EP1262094A1 (fr) 2002-12-04

Family

ID=8858350

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01989644A Withdrawn EP1262094A1 (fr) 2000-12-28 2001-12-20 Procede de realisation de plots de connexion sur un circuit imprime

Country Status (6)

Country Link
US (1) US20030013045A1 (fr)
EP (1) EP1262094A1 (fr)
JP (1) JP2004517500A (fr)
KR (1) KR20020089367A (fr)
FR (1) FR2819143B1 (fr)
WO (1) WO2002054842A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901736B2 (en) * 2010-05-28 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Strength of micro-bump joints
KR102528045B1 (ko) * 2015-05-27 2023-05-02 에이지씨 가부시키가이샤 발수 발유제 조성물, 그 제조 방법 및 물품

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5024734A (en) * 1989-12-27 1991-06-18 Westinghouse Electric Corp. Solder pad/circuit trace interface and a method for generating the same
FR2666173A1 (fr) * 1990-08-21 1992-02-28 Thomson Csf Structure hybride d'interconnexion de circuits integres et procede de fabrication.
US5376584A (en) * 1992-12-31 1994-12-27 International Business Machines Corporation Process of making pad structure for solder ball limiting metallurgy having reduced edge stress
FR2701602B1 (fr) * 1993-02-12 1995-03-31 Thomson Csf Détecteur thermique comprenant un isolant thermique en polymère expansé.
US5480835A (en) * 1993-05-06 1996-01-02 Motorola, Inc. Electrical interconnect and method for forming the same
JPH0845941A (ja) * 1994-08-03 1996-02-16 Oki Electric Ind Co Ltd 半導体装置バンプの形成方法
US5800726A (en) * 1995-07-26 1998-09-01 International Business Machines Corporation Selective chemical etching in microelectronics fabrication
FR2740933B1 (fr) * 1995-11-03 1997-11-28 Thomson Csf Sonde acoustique et procede de realisation
FR2745973B1 (fr) * 1996-03-08 1998-04-03 Thomson Csf Memoire de masse et procede de fabrication de memoire de masse
JP3352352B2 (ja) * 1997-03-31 2002-12-03 新光電気工業株式会社 めっき装置、めっき方法およびバンプの形成方法
US6293457B1 (en) * 2000-06-08 2001-09-25 International Business Machines Corporation Integrated method for etching of BLM titanium-tungsten alloys for CMOS devices with copper metallization
US6586322B1 (en) * 2001-12-21 2003-07-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
US6696356B2 (en) * 2001-12-31 2004-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate without ribbon residue

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO02054842A1 *

Also Published As

Publication number Publication date
FR2819143B1 (fr) 2003-03-07
KR20020089367A (ko) 2002-11-29
FR2819143A1 (fr) 2002-07-05
US20030013045A1 (en) 2003-01-16
WO2002054842A1 (fr) 2002-07-11
JP2004517500A (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
EP0424254B1 (fr) Résistance électrique sous forme de puce à montage de surface et son procédé de fabrication
US6329671B1 (en) Semiconductor device and method of manufacturing the same
EP0478072A1 (fr) Procédé pour réaliser des motifs d'alignement de masques
FR2567709A1 (fr) Ensemble a paillette comprenant un substrat de cablage multi-couche
US5455461A (en) Semiconductor device having reformed pad
WO1985002060A1 (fr) Procede de substitution d'un composant electronique connecte aux pistes conductrices d'un substrat porteur
EP0864886B1 (fr) Procédé de fabrication de circuits optiques intégrés permettant de minimiser les pertes optiques de couplage
FR2915573A1 (fr) Procede pour la realisation d'une matrice de detection de rayonnements electromagnetiques et notamment de rayonnements infrarouges
WO2002054842A1 (fr) Procede de realisation de plots de connexion sur un circuit imprime
FR2528657A1 (fr) Ensemble electrique comprenant un motif de conducteurs lie a un substrat non metallique et procede de fabrication de cet ensemble
JP3078489B2 (ja) はんだ付け方法およびその方法から製造される機器
FR2785449A1 (fr) Systeme d'assemblage de substrats a zones d'accrochage pourvues de cavites
EP0034530A1 (fr) Procédé de fixation de composants électroniques sur un circuit imprimé, et produit obtenu par ce procédé
EP0486392B1 (fr) Circuit hybride formé de deux circuits dont les pistes sont reliées par des billes de connexion électrique
EP0858252A1 (fr) Procédé de réalisation de circuits imprimés à double épargne
EP0614215B1 (fr) Procédé de formation d'un contact métallique sur un relief d'un substrat semi-conducteur, incluant une étape de fluage d'une couche de résine photosensible
FR2473834A1 (fr) Procede de soudure automatique de microcomposants sur un circuit imprime, et circuit imprime equipe ainsi realise
FR2575965A1 (fr) Procede de fabrication de bande pour la fabrication automatique des circuits integres et bande obtenue par ce procede
EP0163581A1 (fr) Procédé de réalisation d'un dispositif de raccordement électrique entre deux cartes de circuits imprimés, dispositif ainsi obtenu, et procédé de raccordement électrique mettant en oeuvre ce dispositif
WO2002051223A1 (fr) Procede de realisation d'interconnexion dans un circuit imprime multicouches
WO2002052633A2 (fr) Ensemble de montage d"un circuit integre sur un support
FR2555010A1 (fr) Procede de brasage a la vague et capteur capillaire de brasure mettant en oeuvre ce procede
EP0997936A1 (fr) "Procédé de fabrication d'une électrode de commande de grille pour transistor IGBT".
FR2858716A1 (fr) Procede d'obtention de couches localisees sur un circuit hybride
FR2500712A1 (fr) Procede d'epargne-soudure de carte imprimee et carte imprimee obtenue selon ce procede

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20020904

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

RBV Designated contracting states (corrected)

Designated state(s): DE FI GB SE

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20050701