EP1169732A1 - Procede et dispositif de traitement de couches minces de silicium amorphe - Google Patents

Procede et dispositif de traitement de couches minces de silicium amorphe

Info

Publication number
EP1169732A1
EP1169732A1 EP00917124A EP00917124A EP1169732A1 EP 1169732 A1 EP1169732 A1 EP 1169732A1 EP 00917124 A EP00917124 A EP 00917124A EP 00917124 A EP00917124 A EP 00917124A EP 1169732 A1 EP1169732 A1 EP 1169732A1
Authority
EP
European Patent Office
Prior art keywords
thin layer
amorphous silicon
silicon
thin
light source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP00917124A
Other languages
German (de)
English (en)
Inventor
Marc Stehle
Dorian Zahorski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Societe de Commercialisation des Produits de la Recherche Appliquee SOCPRA
Original Assignee
Societe de Commercialisation des Produits de la Recherche Appliquee SOCPRA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=9544228&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=EP1169732(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Societe de Commercialisation des Produits de la Recherche Appliquee SOCPRA filed Critical Societe de Commercialisation des Produits de la Recherche Appliquee SOCPRA
Publication of EP1169732A1 publication Critical patent/EP1169732A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Abstract

L'invention concerne le domaine des traitements, par apport énergétique, de couches minces déposées de silicium amorphe hydrogéné en vue de modifier une propriété physico-chimique choisie des couches. Selon l'invention, il est prévu d'éclairer les couches par une source de lumière qui émet un rayonnement de longueur d'onde comprise dans une bande d'absorption optique du silicium amorphe, et apte à délivrer au moins une impulsion de traitement, de durée comprise entre 50ns et 500ns, ce qui permet d'élever la mobilité électronique (ν) de la couche mince d'un facteur compris entre 1,5 et 10.

Description

PROCEDE ET DISPOSITIF DE TRAITEMENT DE COUCHES MINCES DE SILICIUM AMORPHE
L ' invention concerne le traitement de composants électroniques à couches minces de silicium amorphe.
Elle trouve une application générale dans la fabrication de composants électroniques à couches minces de silicium amorphe, et plus particulièrement de transistors pour écrans plats à matrices actives à cristaux liquides.
Pour fabriquer de tels composants électroniques, on procède généralement à une première étape de dépôt d ' au moins une couche mince de silicium amorphe, en particulier de silicium amorphe hydrogéné, sur un substrat d'un matériau prédéterminé. La couche mince ainsi déposée présente une structure cristallographique dans laquelle une partie des atomes de silicium partage des liaisons électroniques avec des atomes d'hydrogène.
L'inconvénient d'une telle structure cristallographique est de présenter une mobilité électronique faible, qu'il convient d'augmenter notamment pour l'application précitée, lorsque l'on souhaite par exemple accroître les dimensions des écrans plats.
Pour augmenter cette mobilité, il est connu de procéder à une étape de recuit de la couche mince de silicium amorphe hydrogéné, au cours de laquelle le substrat est élevé à une température voisine de 400 °C pendant environ deux à cinq heures, en vue d'obtenir une desorption d'hydrogène hors de la couche mince. Cette étape de recuit est suivie ensuite d'une étape d'éclairement de la couche mince par une source de lumière, généralement une source laser, pour faire fondre rapidement le silicium amorphe, lequel se solidifie ensuite en cristallisant partiellement. Les lasers habituellement utilisés émettent des impulsions de durées qui n'excèdent pas 50ns.
Néanmoins, ce type de procédé connu présente un inconvénient lié au fait que certains matériaux, tels que des matières plastiques, souhaités comme substrats pour des écrans plats à matrices actives, en raison de leur faible coût, ne supportent pas ce type de traitement.
Un autre inconvénient lié aux procédés connus utilisant l'éclairement laser tel que décrit ci-avant, réside en ce que la mobilité électronique de la couche mince traitée, du fait qu'elle présente une cristallisation importante du silicium, est généralement augmentée d'un facteur voisin ou supérieur à 50. Une telle mobilité entraîne des courants de fuite qu'il convient d'atténuer en modifiant la structure du transistor, par exemple en prévoyant le dépôt de couches minces supplémentaires pour limiter ces courants de fuite.
On connaît par ailleurs un autre type d'apport d'énergie pour modifier au moins une propriété physico-chimique choisie de la couche mince de silicium amorphe, et qui consiste à éclairer cette couche par une ou plusieurs lampes émettant un rayonnement dans une gamme de longueur d'onde choisie (ultraviolet pour élever la température de la couche, et éventuellement infrarouge pour élever la température du substrat). En pratique, les durées d'impulsions de telles lampes ne peuvent pas être inférieures à 500ns. La température de la couche mince est alors élevée à environ 1200°C pendant quelques secondes. Comme indiqué précédemment, la plupart des verres ou des matières plastiques, souhaités en tant que matériau du substrat, ne supportent pas cette température.
La présente invention apporte une solution à ces problèmes.
Elle porte sur un procédé comportant les étapes suivantes: - a) obtenir au moins une couche mince de silicium amorphe, déposée sur un substrat d'un matériau prédéterminé, ladite couche mince comportant un élément atomique choisi, distinct du silicium, et
- b) traiter par apport énergétique la couche mince ainsi obtenue en vue de modifier au moins une propriété physico- chimique choisie de ladite couche mince.
Selon une définition générale de l'invention, l'étape de traitement b) comporte les opérations suivantes :
- bl) prévoir une source de lumière, propre à émettre un rayonnement ayant au moins une longueur d'onde comprise dans une bande d'absorption optique du silicium amorphe, et apte à délivrer au moins une impulsion de traitement, de durée comprise entre 50ns et 500ns; et
- b2 ) éclairer par ladite source de lumière la couche mince de silicium amorphe comportant ainsi ledit élément atomique, pour élever la mobilité électronique de la couche mince d'un facteur compris sensiblement entre 1,5 et 10.
Cette étape de traitement est avantageusement réalisée alors que la couche mince comporte l'élément distinct du silicium, par exemple de l'hydrogène. Certes, la couche mince ainsi traitée présente une structure cristallographique dans laquelle le silicium n'est que très peu ou pas cristallisé. Mais la mobilité électronique associée à cette structure est élevée d'un facteur d'environ trois fois la mobilité électronique du silicium amorphe hydrogéné d'origine, et peut devenir satisfaisante pour une application à la fabrication de transistors pour des écrans plats à cristaux liquides à matrices actives. Par ailleurs, l'étape de recuit que comportent les procédés de fabrication connus, est avantageusement supprimée. Ainsi, la couche mince de silicium amorphe peut être déposée puis directement traitée en sortie d'un bâti de dépôt.
Selon une autre caractéristique importante de l'invention, le profil temporel de ladite impulsion de traitement présente une largeur à mi-hauteur comprise sensiblement entre 20ns et 250ns. Il présente en outre un temps de montée compris sensiblement entre 5ns et 70ns, et un temps de descente compris sensiblement entre 15ns et 200ns.
Par exemple, la durée d'impulsion de traitement est de l'ordre de 200ns, de manière à environ tripler la mobilité électronique de la couche mince, alors que celle-ci comporte avant éclairement du silicium amorphe encore hydrogéné.
En pratique, la couche mince est d'épaisseur comprise sensiblement entre 50 et 150 nanomètres, et la source de lumière est de densité d'énergie comprise sensiblement entre 0,2 et 0,9 joules par centimètres carrés. Cette source de lumière est un laser excimère à gaz comportant du xénon et du chlore. Sa longueur d'onde d'émission est voisine de 308 nanomètres.
La présente invention vise en outre 1 ' application du procédé décrit ci-avant à la fabrication de composants électroniques comprenant au moins une couche mince de silicium amorphe comportant un élément atomique choisi, par exemple de l'hydrogène, notamment de transistors en couches minces pour écrans plats à matrices actives à cristaux liquides.
Elle vise aussi un dispositif comportant une source de lumière propre à émettre un rayonnement ayant au moins une longueur d' onde comprise dans une bande d ' absorption optique du silicium amorphe, pendant au moins une durée d'impulsion sensiblement comprise entre 50ns et 500ns, en vue d'élever la mobilité électronique de la couche mince d'un facteur compris sensiblement entre 1,5 et 10.
D'autres avantages et caractéristiques de l'invention apparaîtront à l'examen de la description détaillée ci-après et des dessins annexés sur lesquels :
- la figure la représente schématiquement un arrangement atomique en chaîne de liaisons Siï-2, dans du silicium amorphe hydrogéné non traité, - la figure lb représente schématiquement un arrangement atomique en plan de liaisons SiH, dans du silicium amorphe hydrogéné traité par un procédé selon l'invention,
- la figure 2 est une courbe représentant en abscisses l'énergie à fournir à du silicium amorphe pour augmenter la mobilité électronique du matériau (en ordonnées), quantitativement représentative de la taille de grains de silicium cristallisé dans un continuum amorphe,
- la figure 2a représente schématiquement la densité et la taille des grains de silicium cristallisé par un procédé selon l' invention,
- la figure 2b représente schématiquement la taille et la forme des grains de silicium cristallin, obtenu par un procédé connu de cristallisation partielle du silicium amorphe,
- la figure 3 représente schématiquement la structure d'un transistor à base de couches minces semi-conductrices de silicium amorphe, destiné à être implanté dans une matrice active d'écran plat,
- la figure 4 représente schématiquement un détail de la structure d'un transistor fabriqué selon une application du procédé de l'invention,
- la figure 5 représente schématiquement un dispositif de traitement par éclairement d'une couche mince de silicium amorphe, selon l'invention,
- la figure 6 représente schématiquement une courbe d'absorption du silicium amorphe, et
- la figure 7 représente schématiquement le profil temporel d'une impulsion lumineuse issue d'une source de lumière d'un dispositif selon l'invention (en trait plein) et d'une source laser d'un dispositif connu (en traits pointillés). La description détaillée ci-après et les dessins annexés contiennent, pour l'essentiel, des éléments de caractère certain. Ils pourront donc non seulement servir à mieux faire comprendre l'invention, mais aussi contribuer à sa définition, le cas échéant.
La qualité d'un transistor s'évalue à partir de paramètres fondamentaux tels que la mobilité μ (en cm2/Vs), le rapport courant passant sur courant inverse Ion/loff, la tension de seuil Vth (en V), la perte sous le seuil S (en V/décade), etc.
Un transistor en silicium amorphe est considéré habituellement comme un mauvais transistor. Sa mobilité est de l'ordre de 0,3 à 0,6 cm2/Vs, sa tension de seuil comprise entre 1 et 2V et le rapport Ion/loff dans la gamme 106 à 108. Ces performances relativement médiocres permettent néanmoins de fabriquer d'emblée des écrans plats à matrices actives à cristaux liquides, de 10 à 15 pouces (25,4 à 38,1 cm) de diagonale, qui sont compatibles avec les modèles conformes VGA ("video graphie array", terme anglais), qui comportent de 400 à 480 x 640 x 3 pixels, ou XGA ("extended graphie array", terme anglais), qui comportent de 1024 à 1066 x 768 x 3 pixels. Le pas des pixels dans ce type d ' écrans est généralement voisin de 0,3 mm, chaque pas étant composé de trois pixels.
En revanche, du fait de leur faible mobilité électronique μ, ces transistors doivent être de surface suffisante (en général lOμm sur lOμm) pour conserver des caractéristiques électriques satisfaisantes. Par exemple, pour obtenir une plus grande intégration de ces écrans, on ne peut diminuer que la taille des pixels. Par conséquent, le rapport entre la surface utile et la surface totale du pixel (appelé "taux d'ouverture", traduction du terme anglais "aperture ratio") est diminué. La lumière que transmet 1 ' écran est alors substantiellement diminuée pour une énergie fournie, donnée.
Par ailleurs, un agrandissement de la taille de la diagonale des écrans ne permettrait plus des vitesses de rafraîchissement d'écrans de 30Hz obtenues pour les écrans VGA ou XGA classiques. Pour 15 pouces de diagonale, une mobilité de lcm2 /Vs est suffisante. Cependant, pour 20 pouces, cette mobilité devrait être voisine de 2cm2 /Vs. Actuellement, les transistors connus en couches minces de silicium amorphe hydrogéné n'atteignent pas une telle mobilité.
Il est connu cependant d'augmenter la mobilité électronique du silicium amorphe, d'un facteur généralement supérieur ou voisin de 50, par transformation du silicium amorphe en silicium poly-cristallin. Le procédé généralement utilisé consiste à introduire le silicium amorphe hydrogéné sous forme de couche mince dans un four de température suffisante (autour de 400 °C) pendant 2 à 5 heures, pour faire désorber en grande partie l'hydrogène initialement présent dans le matériau. Ensuite, le silicium amorphe obtenu est soumis à un apport d'énergie suffisant pour faire cristalliser une partie du silicium. En pratique, le matériau est soumis à un éclairement par une source laser d'impulsion relativement brève (autour de 50 ns) et de forte énergie. Le matériau ainsi éclairé fond, puis cristallise partiellement en revenant à l'état solide. Il présente globalement des microcristaux de silicium dans un continuum amorphe (figure 2a).
Du fait de la mobilité élevée (au moins de 50cm2 /Vs) du matériau obtenu, le rapport Ion/Ioff précité des transistors en couches minces de silicium poly-cristallin est substantiellement augmenté. Il devient alors impératif de prévoir des étapes supplémentaires dans le procédé de fabrication de tels transistors, en raison des courants de fuite.
La Demanderesse s'est notamment posée le problème d'obtenir du silicium amorphe hydrogéné de mobilité élevée (préféren- tiellement autour de 3cm2 /Vs), susceptible d'être déposé sur des substrats en verre ou en matière plastique et ne néces- sitant pas de couches isolantes supplémentaires pour la gamme de mobilité électronique visée.
Habituellement, le silicium sous forme de couche mince est déposé en phase vapeur dans une atmosphère d'hydrogène ou encore d'un autre élément atomique choisi, comme par exemple du carbone. Cependant, pour réaliser des transistors en couches minces, l'une des meilleures qualités de silicium amorphe est généralement obtenue par un dépôt en atmosphère d'hydrogène. Le silicium amorphe déposé comprend alors une quantité non négligeable d'atomes d'hydrogène (entre 10 et 15%), ce qui permet de laisser des liaisons pendantes dans le matériau (mailles non saturées d'électrons). Le silicium amorphe hydrogéné est obtenu par décomposition de molécules de SiH dans des conditions choisies de pression (et pressions partielles d'autres éléments) et de température. La couche mince présente une structure cristallographique dans laquelle une partie des atomes de silicium partage des liaisons électroniques avec des atomes d'hydrogène (figures la et lb) .
Une couche mince de silicium amorphe hydrogéné non traitée présente localement des arrangements atomiques du type représenté sur la figure la, sur laquelle apparaît une chaîne de liaisons de type SiH2- Un apport d'énergie à partir d'une source laser à impulsions suffisamment longues (par exemple supérieures à 120ns), selon l'invention, permet de casser localement des liaisons de type SiH2« Les atomes d'hydrogène
H se recombinent alors à des atomes de silicium Si pour former des liaisons de type SiH, lesquelles créent des arrangements atomiques en plan, comme le montre la figure lb. Le passage d'un arrangement atomique en chaîne à un arrangement atomique en plan induit d'emblée une augmentation de la mobilité électronique du matériau. En pratique, ce premier résultat selon l'invention est obtenu par éclairement de la couche à traiter à partir d'un laser excimère, délivrant des énergies typiquement voisines de 0,2 à 0,9 J/cm2. L'augmentation de la mobilité obtenue est voisine d'un facteur de 1,5.
En outre, 1 'éclairement d'une couche mince de silicium amorphe hydrogéné, par une source lumineuse à durées d'impulsions plus longues, selon l'invention, permet d'accroître encore la mobilité du matériau en favorisant sa cristallisation explosive. On entend ici par "cristallisation explosive", une cristallisation très partielle du silicium amorphe. En effet, la Demanderesse s'est aperçue que, de façon surprenante, l'utilisation d'une source de lumière à durées d'impulsion longues (par exemple supérieures ou de l'ordre de 170 ns) favorisait une cristallisation explosive dans une couche mince de silicium amorphe, alors que cette dernière contenait encore des atomes étrangers de type hydrogène ou carbone.
On se réfère alors à la figure 2 pour décrire le comportement, en terme de structure cristallographique, d'une couche mince de silicium amorphe, d'épaisseur constante, en fonction d'une énergie E fournie sous forme de lumière. En ordonnées de cette courbe, sont reportées des valeurs du logarithme de la mobilité électronique dans le matériau, tandis que l'énergie lumineuse à fournir pour que le matériau cristallise partiellement, est représentée en abscisses.
Lorsque la couche mince est soumise à une élévation en température, le silicium amorphe fond au moins partiellement. En refroidissant, il se solidifie en formant des grains de silicium cristallisé baignant dans une enveloppe de silicium amorphe. La mobilité électronique du matériau augmente avec la proportion de silicium cristallisé. Représentative de la taille et de la densité des grains, elle donne ainsi une information quantitative quant à la structure cristallographique du matériau.
La courbe en traits pleins représente la variation du logarithme de la mobilité en fonction de 1 ' énergie E fournie à une couche de silicium amorphe. La courbe en traits pointillés représente la variation du logarithme de la mobilité électronique en fonction de 1 ' énergie E fournie à une couche de silicium amorphe hydrogéné, par un procédé selon l'invention.
Pour décrire les variations de la courbe en traits pleins, on part d'énergies faibles pour lesquelles la mobilité électronique du matériau est sensiblement celle du silicium amorphe hydrogéné, comprise généralement entre 0,3 et 0,6 cm2/Vs. Le matériau subit au préalable une desorption d'hydrogène. Plus la température de la couche mince augmente, et plus l'énergie fournie permet une cristallisation en proportion croissante. Le maximum de cette proportion est atteint pour une énergie fournie EQ B qui permet d'obtenir du silicium poly-cristallin par un procédé du type décrit ci-avant (éclairement par une source laser d'impulsions voisines de 50ns et de forte puissance). Il se forme alors des micrograins de silicium cristallisé dont la taille et la proportion dans la couche augmentent progressivement (figure 2b), jusqu'à une valeur d'énergie correspondant à EQ 8. La mobilité électronique mesurée communément sur des couches minces de silicium traitées à une énergie EQ B est élevée d'environ un facteur 100 par rapport à la mobilité électronique initiale du silicium amorphe.
La courbe en traits pointillés représente l'effet d'un éclairement par une source à durées d'impulsions voisines de 200ns, d'une couche mince de silicium amorphe hydrogéné. Cet éclairement permet d'emblée de créer une cristallisation de faible proportion du silicium dans la couche mince, en dépit de faibles énergies fournies EQ A. Cette cristallisation, dite
"explosive", a lieu alors que l'hydrogène est encore présent en quantité non négligeable dans la couche. La taille et la densité des grains de silicium cristallisé obtenus, sont bien moindres que ceux observés communément dans le silicium poly- cristallin.
On se réfère maintenant à la figure 2a pour décrire la structure globale de la couche mince de silicium amorphe hydrogéné traité par éclairement à durées d'impulsions relativement longues, selon l'invention. Cette couche 1 est déposée à 1 ' origine sur un substrat 2 , dans une atmosphère d'hydrogène, par exemple par une technique connue comme le dépôt en phase vapeur assisté par plasma (ou PECVD : "Plasma Enhanced Chemical Vapor Déposition").
L' éclairement de la couche selon l'invention, s'accompagne d'une faible desorption d'hydrogène, et permet d'amorcer le processus de cristallisation explosive du silicium amorphe hydrogéné. En pratique, le silicium amorphe absorbe l'onde lumineuse issue d'un laser excimère, et la transforme en onde de chaleur. Si l'énergie apportée est suffisante, toute l'épaisseur de la couche est liquéfiée. Au refroidissement, le silicium liquide se solidifie. Cette solidification entraîne la formation d'une multitude de grains cristallisés (nanocristaux) dont la dimension et la densité dépendent des conditions de température et de pression du traitement.
Certes, la taille et la densité des grains 11 obtenus par un procédé selon l'invention sont beaucoup plus petites que celles obtenues par les techniques classiques. Cependant, la mobilité électronique du matériau ainsi traité est suffisam- ment augmentée pour des applications à la fabrication de composants électroniques, notamment de transistors pour écrans plats à cristaux liquides à matrices actives.
La figure 2b représente schématiquement une couche mince de silicium amorphe traitée par des procédés de recuit laser connus, à durées d'impulsions voisines de 50ns. Ces traitements prévoient au préalable un recuit dans un four à 400°C- 450 °C environ, pendant 2 à 5 heures, pour faire désorber l'hydrogène. L'optimum du traitement par l'étape d' éclairement est atteint pour l'énergie EQ B qui correspond à la formation de silicium poly-cristallin.
Le procédé selon l'invention permet alors d'éviter l'étape de passage dans un four à haute température, et donc de déformer mécaniquement un substrat relativement peu résistant tel qu'une matière plastique. Ce substrat peut être réalisé encore dans du verre classique à base de silice. La qualité de l'interface 13 est avantageusement satisfaisante pour les applications visées.
Ici, la grande longueur d'impulsion iin laser excimère (supérieure à 170ns) offre la possibilité de favoriser la cristallisation explosive du silicium amorphe. En revanche, l'utilisation d'impulsions courtes, de plus d'énergie, entraînerait une desorption importante de 1 ' hydrogène qui endommagerait les interfaces.
La cristallisation explosive donne une mobilité accrue au matériau obtenu. En effet, les nanocristaux de silicium ainsi constitués, sont de meilleurs donneurs d'électrons que les liaisons pendantes du silicium amorphe, même hydrogéné. La mobilité électronique du matériau obtenu par la cristallisa- tion explosive, croît d'un facteur d'environ 5 par rapport à la mobilité électronique du matériau d'origine. Un tel accroissement est nettement suffisant pour des implantations de ces couches dans des transistors de matrice active d'écrans plats, ces écrans plats étant réalisés sur substrat de verre classique a base de silice, ou encore à base de matières plastiques.
On se réfère maintenant à la figure 3 pour décrire la structure d'un transistor destiné à être mis en réseau dans une matrice active d'écran plat. Ce type de transistor est réalisé à base de couches minces (et appelé "TFT" : "Thin Film transistor") de silicium amorphe.
La structure d'un transistor de ce type ("Bottom Gâte" ou grille en-dessous), telle que représentée sur la figure 3, comprend, à la base, un substrat réalisé dans du verre. Sur ce substrat, est déposée une couche d'isolant, de la silice Siθ2 dans l'exemple, pour faire barrière thermique. Cette couche formant entretoise permet une isolation thermique du substrat pendant l'étape d' éclairement par le laser excimère, de manière à assurer une bonne qualité d'interface. Il est prévu en outre une couche isolante de nitrure (Si3 ) sur cette couche de silice, jouant le rôle d'une barrière chimique. Entre la couche d'isolant 3 et le substrat, est déposé un film mince de métal (chrome, titane, tantale, aluminium, molybdène ou alliage de ces métaux) formant la grille du transistor (ou "Bottom Gâte"). Sur la couche mince 1 de silicium amorphe qui forme le canal du transistor, sont déposées deux couches minces 5A et 5B de silicium amorphe dopé n+, formant, quant à elles, la source et le drain du transistor. L'étape d' éclairement selon l'invention permet d'obtenir une faible résistance et une haute mobilité du transistor, et ce, sans modification majeure de sa structure. L' éclairement laser peut être effectué après avoir gravé la partie supérieure du canal entre les couches 5A et 5B. Pour des durées d'impulsions comprises entre 120 et 400ns la mobilité électronique dans le canal 1 (figure 3) est augmentée d'un facteur sensiblement compris entre 1,5 et 10. Typiquement, pour des impulsions voisines de 200ns, ce facteur est proche de 3.
Par ailleurs, du fait que les résistances parasites entre les couches n+ et le canal soient diminuées, la barrière Schottky d'un tel transistor est avantageusement moins abrupte après l'étape d' éclairement.
Il apparaît sur la figure 4 que la structure du transistor précitée comporte en outre une couche mince 6 réalisée dans un matériau de type silice (Siθ2) pour former une couche antireflet. Cette couche 6 permet alors au rayon laser excimère (flèche L) de mieux pénétrer dans la couche mince 1 de silicium amorphe hydrogéné, en vue de sa cristallisation. L'épaisseur de la couche antireflet est choisie de telle sorte que l'ensemble que forment la couche antireflet et la couche de silicium amorphe, présente un minimum de réflexion et un maximum de transmission pour une longueur d'onde voisine de 308nm.
On se réfère maintenant à la figure 5 pour décrire un dispositif selon l'invention, pour éclairer la couche de silicium amorphe hydrogéné. Ce dispositif comprend un laser excimère 20 à gaz xénon-chlore, qui émet un rayonnement ayant une longueur d'onde voisine de 308 nm. Ce laser est commercialisé par la Demanderesse sous le nom de "VEL" laser (Very Extra-Large Excimer Laser) . Dans l'exemple, le faisceau émis 21 est d'abord réfléchi par un miroir 22 incliné de 45°, pour être traversé ensuite par une optique 23 choisie pour rendre le faisceau 21 sensiblement uniforme. La couche mince 1 déposée sur le substrat 2 repose sur un porte-échantillon 24. Le porte-échantillon repose avantageusement sur un plateau mobile en translation suivant trois axes perpendiculaires XYZ . La commande en translation de ce plateau peut être effectuée à partir d'un ordinateur
(non représenté) relié à au moins un moteur du plateau pour son asservissement.
Le laser excimère utilisé émet un rayonnement d'énergie lumineuse pouvant atteindre jusqu'à 0,9 J/cm2. En outre, les durées d'impulsions délivrées peuvent être avantageusement supérieures à 120 ns (figure 7, courbe en traits pleins).
De telles durées d'impulsions, combinées à ces énergies, favorisent la formation de microcristaux de silicium, suivant le processus de cristallisation explosive du silicium amorphe. La lumière émise, de longueur d'onde voisine de 308 nm, est absorbée en grande partie par la couche mince 1. En effet, le spectre d'absorption optique du silicium amorphe présente un maximum autour d'environ 300 nm (figure 6). La lumière absorbée crée une onde de chaleur qui fait fondre le matériau de la couche mince 1, au moins sur une grande partie de son épaisseur e. Typiquement, cette épaisseur peut être comprise entre 50 et 150 nm. Le laser excimère peut alors délivrer des densités d'énergie comprises sensiblement entre 0,2 et 0,9 joules par centimètres carrés pour augmenter la mobilité de la couche dans toute son épaisseur.
Bien entendu, la présente invention ne se limite pas à la forme décrite précédemment à titre d'exemple. Elle s'étend à d'autres variantes.
Ainsi, on comprendra que le procédé selon l'invention s'applique à la fabrication de tout composant à base de couches minces de silicium amorphe, et ne se limite pas à la fabrication de transistors décrite précédemment à titre d'exemple. La couche mince 1 peut être déposée par plasma (PECVD), ou encore par un autre procédé, tel que le dépôt en phase vapeur à basse pression (ou LPCVD : "Low Pressure Chemical Vapor Déposition"). Cette technique de dépôt permet d'obtenir une couche mince de silicium amorphe comportant une faible proportion d'hydrogène.
L'étape d' éclairement peut en outre être appliquée à une couche mince de silicium amorphe carboné. Dans ce cas, les durées d'impulsions laser peuvent être différentes de celles comprises dans la gamme 120ns à 200ns, tout en restant voisines de ces valeurs. Le laser excimère utilisé selon l'invention permet d'atteindre des durées d'impulsion de l'ordre de 500 ns.

Claims

Revendications :
1. Procédé de traitement de composants électroniques à couches minces de silicium amorphe, en particulier de transistors en couches minces pour écrans plats à matrices actives à cristaux liquides, le procédé comprenant les étapes suivantes :
- a) obtenir au moins une couche mince de silicium amorphe, déposée sur un substrat d'un matériau prédéterminé, ladite couche mince comportant un élément atomique choisi, distinct du silicium, et
- b) traiter par apport énergétique la couche mince ainsi obtenue en vue de modifier au moins une propriété physicochimique choisie de ladite couche mince, caractérisé en ce que l'étape de traitement b) comporte les opérations suivantes :
- bl) prévoir une source de lumière, propre à émettre un rayonnement ayant au moins une longueur d'onde comprise dans une bande d'absorption optique du silicium amorphe, et apte à délivrer au moins une impulsion de traitement, de durée comprise entre 50ns et 500ns; et
- b2 ) éclairer par ladite source de lumière la couche mince de silicium amorphe comportant ainsi ledit élément atomique, pour élever la mobilité électronique de la couche mince d'un facteur compris sensiblement entre 1,5 et 10.
2. Procédé selon la revendication 1, caractérisé en ce que le profil temporel de ladite impulsion de traitement présente une largeur à mi-hauteur comprise sensiblement entre 20ns et 250ns.
3. Procédé selon l'une des revendications 1 et 2, caractérisé en ce que le profil temporel de ladite impulsion de traitement présente un temps de montée compris sensiblement entre 5ns et 70ns.
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que le profil temporel de ladite impulsion de traitement présente un temps de descente compris sensiblement entre 15ns et 200ns.
5. Procédé selon l'une des revendications précédentes, caractérisé en ce que ladite durée d'impulsion de traitement est voisine de 200ns, de manière à environ tripler la mobilité électronique de la couche mince, tandis que ladite couche mince (1) comporte du silicium amorphe hydrogéné.
6. Procédé selon la revendication 5, caractérisé en ce que ladite couche mince (1) est d'épaisseur (e) comprise sensiblement entre 50 et 150 nanomètres, tandis que la source de lumière (20) est de densité d'énergie comprise sensiblement entre 0,2 et 0,9 joules par centimètres carrés.
7. Procédé selon la revendication 6, caractérisé en ce que ladite source de lumière est un laser excimère (20) à gaz comportant du xénon et du chlore, et en ce que ladite longueur d'onde est voisine de 308 nanomètres.
8. Application du procédé de traitement selon l'une des revendications précédentes, à la fabrication de composants électroniques comprenant au moins une couche mince de silicium amorphe comportant un élément atomique choisi, distinct du silicium, notamment de transistors en couches minces pour écrans plats à matrices actives à cristaux liquides.
9. Application du procédé selon la revendication 8, caractérisée en ce qu'elle prévoit en outre une étape ultérieure à l'étape b), consistant à déposer une couche mince antireflet (6) sur la couche mince de silicium amorphe (1), pour augmenter la pénétration de lumière dans la couche mince de silicium amorphe (1).
10. Application du procédé selon l'une des revendications 8 et 9, caractérisée en ce que le matériau du substrat (2) est du verre à base de silice.
11. Application du procédé selon l'une des revendications 8 et 9, caractérisée en ce que le matériau du substrat (2) est à base de matières plastiques.
12. Application du procédé selon l'une des revendications 8 à 11, caractérisée en ce que ladite couche mince de silicium amorphe est apte à former le canal d'un transistor en couches minces.
13. Dispositif de traitement de composants électroniques comprenant au moins une couche mince de silicium amorphe comportant un élément atomique choisi, distinct du silicium, notamment de transistors pour écrans plats à matrices actives à cristaux liquides, du type comprenant des moyens aptes à fournir à ladite couche mince une énergie propre à modifier au moins une propriété physico-chimique de la couche mince
(1). caractérisé en ce que lesdits moyens d'apport d'énergie comportent une source de lumière (20) propre à émettre un rayonnement (21) ayant au moins une longueur d'onde comprise dans une bande d'absorption optique du silicium amorphe, pendant au moins une durée d'impulsion sensiblement comprise entre 50ns et 500ns, en vue d'élever la mobilité électronique de la couche mince d'un facteur compris sensiblement entre 1,5 et 10.
14. Dispositif selon la revendication 13, caractérisé en ce que lesdits moyens d'apport d'énergie comportent un laser excimère (20) à gaz xénon-chlore pour émettre un rayonnement de lumière à durées d'impulsions sensiblement comprises entre 50ns et 500ns, dans une longueur d'onde voisine de 308nm.
15. Dispositif selon la revendication 14, caractérisé en ce que le laser excimère (20) délivre des densités d'énergie de rayonnement sur la couche mince (1) sensiblement comprises entre 0,2 et 0,9 joules par centimètres carrés, tandis que la couche mince (1) est d'épaisseur (e) sensiblement comprise entre 50 et 200 nanomètres.
16. Dispositif selon l'une des revendications 13 à 15, caractérisé en ce qu'il comporte une optique (23) choisie pour obtenir un faisceau de lumière (21) sensiblement uniforme sur la couche mince ( 1 ) .
17. Dispositif selon la revendication 16, caractérisé en ce qu'il comporte un porte-échantillon (24) reposant sur un plateau agencé pour se déplacer en translation (XYZ), ainsi que des moyens de commande du déplacement du plateau.
EP00917124A 1999-04-09 2000-04-05 Procede et dispositif de traitement de couches minces de silicium amorphe Withdrawn EP1169732A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9904468A FR2792112B1 (fr) 1999-04-09 1999-04-09 Dispositif et procede de traitement de composants electroniques en couches minces de silicium amorphe, notamment de transistors pour ecrans plats a matrices actives a cristaux liquides
FR9904468 1999-04-09
PCT/FR2000/000854 WO2000062336A1 (fr) 1999-04-09 2000-04-05 Procede de criblage d'une banque d'expression d'adn

Publications (1)

Publication Number Publication Date
EP1169732A1 true EP1169732A1 (fr) 2002-01-09

Family

ID=9544228

Family Applications (1)

Application Number Title Priority Date Filing Date
EP00917124A Withdrawn EP1169732A1 (fr) 1999-04-09 2000-04-05 Procede et dispositif de traitement de couches minces de silicium amorphe

Country Status (6)

Country Link
EP (1) EP1169732A1 (fr)
JP (1) JP2002541679A (fr)
KR (1) KR20010112417A (fr)
AU (1) AU3824100A (fr)
FR (1) FR2792112B1 (fr)
WO (1) WO2000062336A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4860833B2 (ja) * 2001-04-10 2012-01-25 ゲットナー・ファンデーション・エルエルシー 薄膜トランジスタの製造方法
JP2012015445A (ja) * 2010-07-05 2012-01-19 Japan Steel Works Ltd:The レーザアニール処理装置およびレーザアニール処理方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic
US5529951A (en) * 1993-11-02 1996-06-25 Sony Corporation Method of forming polycrystalline silicon layer on substrate by large area excimer laser irradiation
US5773309A (en) * 1994-10-14 1998-06-30 The Regents Of The University Of California Method for producing silicon thin-film transistors with enhanced forward current drive

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0062336A1 *

Also Published As

Publication number Publication date
AU3824100A (en) 2000-11-14
KR20010112417A (ko) 2001-12-20
JP2002541679A (ja) 2002-12-03
WO2000062336A1 (fr) 2000-10-19
FR2792112B1 (fr) 2002-08-09
FR2792112A1 (fr) 2000-10-13

Similar Documents

Publication Publication Date Title
US6806498B2 (en) Semiconductor thin film, method and apparatus for producing the same, and semiconductor device and method of producing the same
EP0127499B1 (fr) Procédé de croissance amorphe d'un corps avec cristallisation sous rayonnement
JP3204986B2 (ja) 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
US7345746B2 (en) Method of and apparatus for in-situ monitoring of crystallization state
EP0665588A1 (fr) Procédé de dépôt de lames semiconductrices sur un support
US7846816B2 (en) Method for producing a multilayer structure comprising a separating layer
JP2000068520A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
US20080289573A1 (en) Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
EP0801419A1 (fr) Procédé d'obtention d'un film mince de matériau semiconducteur comprenant notamment des composants électroniques
BE890866A (fr) Cellule programmable perfectonnee pour reseaux electroniques programmables
FR2698210A1 (fr) Procédé de fabrication de transistors à film mince.
EP2071058B1 (fr) Procédé de cristallisation
EP0843889A1 (fr) Dispositif et procede de traitement de surface par laser
JP3859978B2 (ja) 基板上の半導体材料膜に横方向に延在する結晶領域を形成する装置
JP2002261015A (ja) 半導体薄膜、その製造方法、および製造装置、ならびに半導体素子、およびその製造方法
FR2836594A1 (fr) Procede et appareil pour fabriquer un film mince semi-conducteur
EP0819782A1 (fr) Procédé pour le dépÔt d'une couche mince sur un substrat par ablation par laser
FR2560436A1 (fr) Procede de fabrication d'un dispositif a semi-conducteur comportant un film monocristallin sur un isolant
EP1169732A1 (fr) Procede et dispositif de traitement de couches minces de silicium amorphe
US20050211987A1 (en) Semiconductor device, manufacturing method thereof and manufacturing apparatus therefor
JP3587900B2 (ja) 結晶性珪素膜の作製方法
EP1665351A2 (fr) Structure multi-zones apte a subir un recuit par irradiation lumineuse et procede de mise en oeuvre de ladite structure
Fogarassy et al. Pulsed laser crystallization of hydrogen-free a-Si thin films for high-mobility poly-Si TFT fabrication
FR2844920A1 (fr) Transistor a couche mince de silicium et son procede de fabrication
WO2000001866A1 (fr) Procede de cristallisation d'un materiau semiconducteur et systeme de cristallisation

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20010921

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

AX Request for extension of the european patent

Free format text: AL;LT;LV;MK;RO;SI

17Q First examination report despatched

Effective date: 20060816

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20061228