EP1066557B1 - Additionneur complet ecl chainable rapide avec des entrees differentielles - Google Patents

Additionneur complet ecl chainable rapide avec des entrees differentielles Download PDF

Info

Publication number
EP1066557B1
EP1066557B1 EP00901700A EP00901700A EP1066557B1 EP 1066557 B1 EP1066557 B1 EP 1066557B1 EP 00901700 A EP00901700 A EP 00901700A EP 00901700 A EP00901700 A EP 00901700A EP 1066557 B1 EP1066557 B1 EP 1066557B1
Authority
EP
European Patent Office
Prior art keywords
transistors
pair
adder
transistor
collectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP00901700A
Other languages
German (de)
English (en)
Other versions
EP1066557A1 (fr
Inventor
Laurent Simony
Stéphane Le Tual
Marc Wingender
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
Atmel Grenoble SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Grenoble SA filed Critical Atmel Grenoble SA
Publication of EP1066557A1 publication Critical patent/EP1066557A1/fr
Application granted granted Critical
Publication of EP1066557B1 publication Critical patent/EP1066557B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G06F7/501—Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/5013—Half or full adders, i.e. basic adder cells for one denomination using algebraic addition of the input signals, e.g. Kirchhoff adders

Definitions

  • the invention relates to an elementary chain adder, operating at high frequencies, performing a binary summation of two input bits A and B and one retained input C.
  • the binary sum can vary between 00 and 11, the adder has a SO low weight output and a CO high weight output (or output detention).
  • the elementary chained adder 10 constitutes a brick of basis for the realization of adders which can sum M words of N bits, M being an integer greater than or equal to 2.
  • FIG. 2 shows a typical architecture 20 of such a adder comprising elementary chain adders 10.
  • Inputs A and B of the adder elementary can be used directly as input to another adder of same type. This notion of chainability presupposes compatibility of input and output levels.
  • tps be the propagation time between inputs A or B, and the Least significant output SO and let tpc be the propagation time between inputs A or B, and the CO retained output of an elementary chained adder. For the sum of two words of N bits, a total time equal to N.tpc + tps is required. Thus the propagation time of the complete structure depends on tpc.
  • CMOS adders which have a very high integration density and low consumption. These types of CMOS circuits exhibit a time propagation too large for applications requiring a calculation fast.
  • ECL technology involves the disadvantages of a high consumption and a realization surface important. Such a technique is for example described in the publication US-A-4,916,653.
  • the original structure of the adder according to the invention comprises the advantage of minimizing the number of logical layers necessary for the addition. Indeed the low weight output is obtained in two logical layers and the selected output is stabilized before the weight output low in a single layer, which significantly reduces the propagation of the adder compared to art adders prior.
  • logical layer By logical layer is meant here the elementary stages which use the amplifier amplifier effect (between its base and its collector) to go from entry to exit. This as opposed to type effects “Follower” also used here, which are much faster than amplifying effects, therefore negligible compared to these in terms of propagation time.
  • Figure 3 shows an elementary chain adder according to the invention, made from NPN type transistors. adder has a first stage, having three differential pairs P1, P2, P3, generating two additional retained outputs CO and CO * and a second stage, having three other differential pairs P4, P5, P6, generating two additional sums SO and SO *.
  • the adder is supplied by a potential V with respect to a reference potential represented by a mass M of the adder.
  • a bias voltage Vp relative to the supply potential V ensures the polarization of the bases of current generating transistors used in adder.
  • the supply potential is -5 volts and the bias potential of the current generators is 1.2 volts compared to the supply potential of -5 volts, or -3.8 volts.
  • Each pair P1, P2, P3 of the first stage of the adder is consisting of two transistors T1 and T2 for the pair P1, T3 and T4 for the pair P2, T5 and T6 for pair P3.
  • the basics of each transistor pair P1, P2, P3 respectively receive a bit A, B, C for one of the transistors of each pair and its complement A *, B *, C * for the other transistor.
  • the linked transmitters of each differential pair of the first stage are connected respectively to the collectors of the transistors T7, T8 and T9 operating as current generators, imposing a current I in each differential pair, the transistors T7, T8 and T9 being connected respectively by their emitters with negative potential V via resistors R7, R8 and R9, and by their bases to a potential of Vp polarization equal to 1.2 volts.
  • the collectors of the transistors attacked by the bits complementary A *, B *, C * are connected to each other at one end of a first branch with three resistors R1, R2 and R3 in series, the other end of the first branch being connected to earth M of the adder.
  • the collectors of the transistors attacked by the bits A, B, C are connected to each other at one end of a second branch with three other resistors R4, R5 and R6 in series, the other end of the branch being connected to the ground M of the adder.
  • the three resistors R1, R2 and R3 connected in series define three intermediate nodes, a node A1 at the connection point of resistors R1 and R2, a node A2 at the point of connection of resistors R2 and R3, and a node A3 at the connection point of resistance R3 and the collectors of transistors T1, T3 and T5, attacked by the complementary bits A *, B *, C * and in the second branch, the three other resistors R4, R5 and R6 connected in series, defining three others intermediate nodes, a B1 node at the point of connection of the resistors R4 and R5, a node B2 at the connection point of the resistors R5 and R6, and a node B3 at the connection point of the resistor R6 and the collectors transistors T2, T4 and T6 attacked by bits A, B, C.
  • the outputs selected CO and CO * are taken on nodes A2 and B2 through the emitter base junctions of a follower transistor T10 for the retained output CO and another follower transistor T11 for the retained output complementary CO *, both follower transistors T10 and T11 being connected by their collectors to ground M, and by their senders respectively to the collectors of transistors T12 and T13 mounted in current generators, the transistors T12 and T13 being connected by their transmitters with negative potential V, respectively through resistors R10 and R11, their bases being connected to the potential of Vp polarization.
  • the other three differential pairs P4, P5, P6 of the second adder stage are connected to nodes A1, A2, A3 and B1, B2, B3 of the first floor at the end of constituting the additional sums SO and NA *
  • the pair P4 has two transistors T14 and T15, the bases of which are respectively connected to nodes A1 and B3, the pair P5 comprising two transistors T16 and T17 whose bases are respectively connected to nodes A2 and B2 through the transmitter base junctions of the transistors trackers T10 and T11, the pair P6 comprising two transistors T18 and T19 whose bases are connected respectively to nodes A3 and B1.
  • Transmitters interconnected with transistors of each pair differential P4, P5, P6 of the second stage are connected respectively to transistor collectors T20, T21 and T22 operating as generators of current, imposing the same current in each of the pairs differential P4, P5 and P6, the transistors T20, T21 and T22 being connected by their emitters with negative potential V, respectively through of degenerative resistances R12, R13 and R14, and by their bases to polarization potential Vp.
  • the pairs P4 and P6 each have a common branch with the pair P5 and an unusual branch.
  • the transistor T14 of the non-common branch of the pair P4 is found connected by its collector to ground M through a resistor R15, the collectors of transistors T15 and T16 of the common branch of pairs P4 and P5 being interconnected and being connected to ground M by via a common load resistor R16.
  • the collectors of transistors T17 and T18 of the common branch of the differential pairs P5 and P6 are connected between them and being connected to ground M via a resistor of common charge R17.
  • the transistor T19 of the uncommon branch of the differential pair P6, is connected by its collector to earth M at through resistance R18
  • the sums SO and SO * outputs of the adder stage provide logical states which are made up of a combination, according to a "or" function, logical states appearing on the branch uncommon of one of the pairs P4 and P6 and on the common branch of the other.
  • transistors T23 and T24 are used whose collectors are connected to ground M and the emitters connected to each other and to collector of a T25 transistor mounted as a current generator, the transistor T25 being connected by its transmitter to the negative potential V via a resistor R19, its base being connected to the polarization potential Vp.
  • the base of transistor T24 is connected to the collector of the transistor T14 of the uncommon branch of pair P4, the base of transistor T23 being connected to the collectors of the transistors T17, T18 of the common branch pairs P5 and P6.
  • transistors T26 and T27 are used whose collectors are connected to ground M and the emitters connected to each other and to collector of a T28 transistor mounted as a current generator, the transistor T28 being connected by its transmitter to the negative potential V via of a resistor R20, and by its base to the polarization potential Vp.
  • the base of transistor T26 is connected to the collector of the transistor T19 of the uncommon branch of pair P6, the base of transistor T27 being connected to the collectors of the transistors T15, T16 of the common branch pairs P4 and P5.
  • the sums SO and SO * of the adder are made respectively on the transistor emitters T26 and T27 and on the emitters of transistors T23 and T24.
  • the current in each of branches can take the values 0, I, 2.I, 3.I.
  • V is equal to 10.R.I, which makes it possible to calculate the values of the tensions, expressed in number of times R.I, appearing at the levels of nodes A1, A2, A3 and B1, B2, B3 according to the logical states taken by bits A, B, C.
  • the table in Figure 4 including the first three columns in starting from the left recall the truth table of the adder, show according to the sum of the three input bits A + B + C, the voltages at different node A1, A2, A3 and B1, B2, B3 of the two branches of the first adder stage as well as the comparison states (B1 ⁇ A3), (A2> B2) and (A2> B2) from these voltages.
  • the values of the tensions at the different nodes are presented in the table in Figure 4 in the form of a number of times R.I.
  • the SO sum output is obtained by making the “or” wired to columns (B3 ⁇ A1 and A2 ⁇ B2) and (B1 ⁇ A3), the wired "or” of the two columns remaining (B2 ⁇ A2 and A3 ⁇ B1) and (A1 ⁇ B3) to obtain the output complementary SO * (see table in Figure 5).
  • the electrical diagram is a direct result of these findings.
  • CO output can be obtained by making the “or” cable in the last two columns of the table in Figure 5, but therefore the exit chosen would not have been anticipated.
  • Trackers T10 and T11 ensure the coming out of the CO reserve and its CO * complement while ensuring the compatibility of the levels with a Same type adder.
  • the differential value of the complementary outputs SO and SO * is at least 2.R.I, and this differential voltage, exiting through follower transistors T23, T24 and T26, T27 allows direct entry to adders of the same type thus satisfying the condition of cha ⁇ nlie. In addition, it is “electrically better” at low impedance, to enter the levels of the additional outputs CO, CO * on the mobile index comparator (differential pair P5), rather than using directly the levels of nodes A2, B2.
  • the mobile index comparator has the advantage of not require stacking transistors. Care must be taken to ensure that the transistors do not not saturate by limiting the R.I value used under load, while ensuring a correct level at differential output. An R.I value of 150 millivolts is suitable.
  • the chained elementary adder according to the invention can operate with a minimum supply voltage of approximately 2.7 volts, thanks to the absence of a stack of transistors, which limits the power dissipation.
  • a complete elementary adder according to the invention requires 28 transistors which is less than the number of transistors necessary for CMOS or ECL adders.
  • the advantage of varying the power is to reduce propagation times and therefore increase inversely proportionally the operating frequency.
  • the longest propagation time corresponds to cases where the result of the sum of the bits (A + B + C) goes from 0 to 3 or from 3 to 0, knowing that in these cases the movable index must move three positions sequentially.
  • tps is substantially equal to twice tpc, in all cases tpc is smaller than tps.
  • the structure described can be used in a variant with a supply voltage of 3 volts allowing a reduction in the consumption.
  • the chainable adder can be used in all digital applications requiring rapid additions, in particular, in real-time fast signal processing algorithms (use in the production of impulse response filters).

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Amplifiers (AREA)

Description

L'invention concerne un additionneur chaínable élémentaire, fonctionnant à des fréquences élevées, effectuant une sommation binaire de deux bits d'entrée A et B et d'une entrée retenue C.
La somme binaire pouvant varier entre 00 et 11, l'additionneur comporte une sortie poids faible SO et une sortie poids fort CO (ou sortie retenue).
La table de vérité d'un additionneur chaínable élémentaire 10, représenté schématiquement à la figure 1a, est donnée par le tableau de la figure 1b montrant tous les états binaires possibles des bits d'entrée A, B, C et les états correspondants des sorties poids faible SO et poids fort CO.
L'additionneur chaínable élémentaire 10 constitue une brique de base pour la réalisation d'additionneurs pouvant sommer M mots de N bits, M étant un nombre entier supérieur ou égal à 2.
La figure 2 montre une architecture typique 20 d'un tel additionneur comportant des additionneurs chaínables élémentaires 10.
Un additionneur élémentaire 12 traitant les bits A(i), B(i), C(i) de poids p, avec i=0,1,2,...N-1, reçoit son entrée retenue C de la sortie retenue CO de l'additionneur élémentaire 13 traitant les bits de poids (p-1), sa propre sortie CO attaquant l'entrée retenue C de l'additionneur élémentaire 14 traitant les bits de poids (p+1). Les entrées A et B de l'additionneur élémentaire peuvent servir directement d'entrée à un autre additionneur de même type. Cette notion de chaínabilité suppose une compatibilité des niveaux d'entrée et de sortie.
Soit tps le temps de propagation entre les entrées A ou B, et la sortie poids faible SO et soit tpc le temps de propagation entre les entrées A ou B, et la sortie retenue CO d'un additionneur chaínable élémentaire. Pour la somme de deux mots de N bits, il faut un temps total égal à N.tpc+tps. Ainsi le temps de propagation de la structure complète dépend de tpc.
Les critères de performances recherchées pour un module additionneur à réaliser en technologie des circuits intégrés sont principalement :
  • temps de propagation
  • consommation
  • circuit fonctionnant avec des tensions d'alimentation à partir de 2,7 volts. La tension maximum est fixée par la tenue en tension de la technologie utilisée.
  • chaínabilité
  • sortie SO positionnée avant la retenue CO (soit tpc<tps)
  • faible surface sur silicium
Actuellement on trouve différents types d'additionneurs. Les additionneurs CMOS qui présentent une très forte densité d'intégration et une faible consommation. Ces types de circuits CMOS présentent un temps de propagation trop important pour des applications nécessitant un calcul rapide. L'utilisation de la technologie ECL plus rapide comporte les inconvénients d'une consommation élevée et une surface de réalisation importante. Une telle technique est par example décrite dans la publication US-A-4 916 653.
Afin de pallier les inconvénients de l'art antérieur, l'invention propose un additionneur chaínable recevant trois bits A, B, C pour fournir deux sorties sommes complémentaires et deux sorties retenues complémentaires comprenant :
  • un premier étage ayant trois paires différentielles P1, P2, P3 recevant chacune un bit respectif A, B, C et son complément A*, B*, C*, les trois paires ayant des branches de sortie communes et étant alimentées chacune par un courant identique I, les branches de sortie comprenant chacune trois résistances R1, R2, R3 et R4, R5, R6 en série connectées à un potentiel de référence, ces résistances définissant trois noeuds intermédiaires A1, A2, A3 dans la première branche, B1, B2, B3 dans la deuxième branche, lesdits noeuds intermédiaires étant formés par les points de connexion entre lesdites résistances et les sorties des paires différentielles, lesdites sorties retenues étant prises sur les noeuds A2 et B2,
  • un deuxième étage comprenant trois autres paires différentielles P4, P5, P6 dont les entrées sont reliées aux noeuds A1 et B3 pour la paire P4, A2 et B2 pour la paire P5 et A3 et B1 pour la paire P6, les paires P4 et P6 ayant chacune une branche commune avec la paire P5 et une branche non commune, les sorties sommes de l'étage additionneur étant constituées chacune par la combinaison, selon une fonction « ou », des états logiques apparaissant respectivement sur la branche non commune de l'une des paires P4 et P6 et sur la branche commune de l'autre.
D'autres modes de réalisation de l'invention sont spécifiés dans les revendications dépendantes attenantes.
La structure originale de l'additionneur selon l'invention, comporte l'avantage de réduire au minimum le nombre des couches logiques nécessaires à l'addition. En effet la sortie poids faible est obtenue en deux couches logiques et la sortie retenue est stabilisée avant la sortie poids faible en une seule couche, ce qui réduit notablement les temps de propagation de l'additionneur par rapport aux additionneurs de l'art antérieur.
Par couche logique on entend ici les étages élémentaires qui utilisent l'effet amplificateur du transistor (entre sa base et son collecteur) pour passer de l'entrée à la sortie. Ceci par opposition aux effets de type « suiveur » également utilisés ici, qui sont beaucoup plus rapides que les effets amplificateurs, donc négligeables face à ces derniers en termes de temps de propagation.
D'autres avantages de cette structure résident dans la minimisation du nombre de composant utilisés et la réduction de la consommation.
Dans ce qui suit, le complément logique est indiqué par un astérisque; sur les dessins il est classiquement représenté par une barre surmontant le nom du signal.
L'invention sera mieux comprise à la lecture de la description détaillée qui en est faite en référence aux dessins annexés dans lesquels :
  • les figures 1a et 1b déjà décrites représentent respectivement un additionneur chaínable élémentaire de l'art antérieur, et sa table de vérité.
  • la figure 2, déjà décrite, montre une architecture typique d'un additionneur pouvant sommer M mots de N bits, comportant les additionneurs chaínables élémentaires de la figure 1a.
  • la figure 3, montre une réalisation, selon l'invention, d'un étage additionneur chaínable élémentaire.
  • la figure 4 montre un tableau des niveaux et d'états du premier étage de l'additionneur de la figure 3.
  • la figure 5 montre un tableau d'états du deuxième étage de l'additionneur de la figure 3.
  • la figure 6 montre un tableau de résultats de l'additionneur de la figure 3.
La figure 3 montre un additionneur chaínable élémentaire selon l'invention, réalisé à partir de transistors de type NPN. L'additionneur comporte un premier étage, ayant trois paires différentielles P1, P2, P3, générant deux sorties retenues complémentaires CO et CO* et un deuxième étage, ayant trois autres paires différentielles P4, P5, P6, générant deux sorties sommes complémentaires SO et SO*.
L'additionneur est alimenté par un potentiel V par rapport à un potentiel de référence représenté par une masse M de l'additionneur. Un tension de polarisation Vp par rapport au potentiel V d'alimentation assure la polarisation des bases de transistors générateurs de courant utilisés dans l'additionneur. Dans cette réalisation le potentiel d'alimentation est de -5 volts et le potentiel de polarisation des générateurs de courant est de 1,2 volts par rapport au potentiel d'alimentation de -5 volts, soit de -3,8 volts.
En réalité, cette valeur de 1,2 volts est approximative. En effet, ce sont les courants que l'on doit contrôler dans cette structure. Le potentiel de polarisation sera choisi tel que les générateurs (ou sources) de courant utiles aient les valeurs nominales souhaitées.
Chaque paire P1, P2, P3 du premier étage de l'additionneur est constituée de deux transistors T1 et T2 pour la paire P1, T3 et T4 pour la paire P2, T5 et T6 pour la paire P3. Les bases des transistors de chaque paire P1, P2, P3 reçoivent respectivement un bit A, B, C pour l'un des transistors de chaque paire et son complément A*, B*, C* pour l'autre transistor.
Les émetteurs reliés entre eux de chaque paire différentielle du premier étage sont connectés respectivement aux collecteurs des transistors T7, T8 et T9 fonctionnant en générateurs de courant, imposant un courant I dans chaque paire différentielle, les transistors T7,T8 et T9 étant connectés respectivement par leurs émetteurs au potentiel négatif V par l'intermédiaire des résistances R7, R8 et R9, et par leurs bases à un potentiel de polarisation Vp égal à 1,2 volts.
C'est pour une question de précision des courants que l'on insère une résistance (R7, R8, R9) entre l'émetteur du transistor (T7, T8, T9) et l'alimentation négative (-5 volts). Cette résistance s'appelle résistance de dégénérescence et la tension à ses bornes s'appelle la tension de dégénérescence. Dans le cas de la réalisation de la figure 3, on a :
   Vbe + tension de dégénérescence, égale à environ 1,2 volt.
   avec Vbe = tension base émetteur des transistors T7, T8 et T9,
Donc la tension de dégénérescence est égale à environ 0,5 volt. Cette tension de dégénérescence aurait pu être rendue nulle au prix d'un contrôle des courants moins précis. On pourrait donc réduire cette tension de polarisation (de 1,2 volt) et gagner encore sur la tension d'alimentation minimale.
Les collecteurs des transistors attaqués par les bits complémentaires A*, B*, C* sont connectés entre eux à une extrémité d'une première branche comportant trois résistances R1, R2 et R3 en série, l'autre extrémité de la première branche étant relié à la masse M de l'additionneur. De la même façon, les collecteurs des transistors attaqués par les bits A, B, C sont connectés entre eux à une extrémité d'une seconde branche comportant trois autres résistances R4, R5 et R6 en série, l'autre extrémité de la branche étant reliée à la masse M de l'additionneur.
Dans la première branche, les trois résistances R1, R2 et R3 connectées en série, définissent trois noeuds intermédiaires, un noeud A1 au point de connexion des résistances R1 et R2, un noeud A2 au point de connexion des résistances R2 et R3, et un noeud A3 au point de connexion de la résistance R3 et les collecteurs des transistors T1, T3 et T5, attaqués par les bits complémentaires A*, B*, C* et dans la seconde branche, les trois autres résistances R4, R5 et R6 connectées en série, définissant trois autres noeuds intermédiaires, un noeud B1 au point de connexion des résistances R4 et R5, un noeud B2 au point de connexion des résistances R5 et R6, et un noeud B3 au point de connexion de la résistance R6 et les collecteurs des transistors T2, T4 et T6 attaqués par les bits A, B, C.
Les sorties retenues CO et CO* sont prises sur les noeuds A2 et B2 à travers les jonctions base émetteur d'un transistor suiveur T10 pour la sortie retenue CO et d'un autre transistor suiveur T11 pour la sortie retenue complémentaire CO*, l'un et l'autre transistors suiveurs T10 et T11 étant reliés par leurs collecteurs à la masse M, et par leurs metteurs respectivement aux collecteurs de transistors T12 et T13 montés en générateurs de courant, les transistors T12 et T13 étant reliés par leurs émetteurs au potentiel négatif V, respectivement par l'intermédiaire des résistances R10 et R11, leurs bases étant connectées au potentiel de polarisation Vp.
Les trois autres paires différentielles P4, P5, P6 du deuxième étage de l'additionneur sont reliées au noeuds A1, A2, A3 et B1, B2, B3 du premier étage à fin de constituer les sorties sommes complémentaires SO et SO*
La paire P4 comporte deux transistors T14 et T15, dont les bases sont respectivement reliées aux noeuds A1 et B3, la paire P5 comportant deux transistors T16 et T17 dont les bases sont respectivement reliées aux noeuds A2 et B2 à travers les jonctions base émetteur des transistors suiveurs T10 et T11, la paire P6 comportant deux transistors T18 et T19 dont les bases sont reliées respectivement aux noeuds A3 et B1.
Les émetteurs reliés entre eux des transistors de chaque paire différentielle P4, P5, P6 du deuxième étage sont connectées respectivement aux collecteurs de transistors T20, T21 et T22 fonctionnant en générateurs de courant, imposant un même courant dans chacune des paires différentielles P4, P5 et P6, les transistors T20, T21 et T22 étant connectés par leurs émetteurs au potentiel négatif V, respectivement par l'intermédiaire de résistances de dégénérescence R12, R13 et R14, et par leurs bases au potentiel de polarisation Vp.
Les paires P4 et P6 ont chacune une branche commune avec la paire P5 et une branche non commune.
Le transistor T14 de la branche non commune de la paire P4 se trouve connecté par son collecteur à la masse M à travers une résistance R15, les collecteurs des transistors T15 et T16 de la branche commune des paires P4 et P5 étant reliés entre eux et étant reliés à la masse M par l'intermédiaire d'une résistance de charge commune R16.
D'une façon symétrique, les collecteurs des transistors T17 et T18 de la branche commune des paires différentielles P5 et P6 sont reliés entre eux et étant reliés à la masse M par l'intermédiaire d'une résistance de charge commune R17. Le transistor T19 de la branche non commune de la paire différentielle P6, se trouve connecté par son collecteur à la masse M à travers une résistance R18
Les sorties sommes SO et SO* de l'étage additionneur fournissent des états logiques qui sont constitués par une combinaison, selon une fonction « ou », des états logiques apparaissant sur la branche non commune de l'une des paires P4 et P6 et sur la branche commune de l'autre.
Pour la sortie SO on combine selon une fonction « ou » l'état logique présent sur les collecteurs des transistors T15, T16 (branche commune à P4 et P5) et l'état logique présent sur le collecteur du transistor T19 (branche non commune de P6).
Symétriquement pour la sortie SO* on combine les états logiques présents sur les collecteurs de T14 et de T17, T18.
Pour la sortie SO*, on utilise des transistors T23 et T24 dont les collecteurs sont reliés à la masse M et les émetteurs reliés entre eux et au collecteur d'un transistor T25 monté en générateur de courant, le transistor T25 étant relié par son émetteur au potentiel négatif V par l'intermédiaire d'une résistance R19, sa base étant reliée au potentiel de polarisation Vp.
La base du transistor T24 est reliée au collecteur du transistor T14 de la branche non commune de la paire P4, la base du transistor T23 étant reliée aux collecteurs des transistors T17, T18 de la branche commune des paires P5 et P6.
Pour la sortie SO, on utilise des transistors T26 et T27 dont les collecteurs sont reliés à la masse M et les émetteurs reliés entre eux et au collecteur d'un transistor T28 monté en générateur de courant, le transistor T28 étant relié par son émetteur au potentiel négatif V par l'intermédiaire d'une résistance R20, et par sa base au potentiel de polarisation Vp.
La base du transistor T26 est reliée au collecteur du transistor T19 de la branche non commune de la paire P6, la base du transistor T27 étant reliée aux collecteurs des transistors T15, T16 de la branche commune des paires P4 et P5.
Les sorties sommes SO et SO* de l'additionneur s'effectuent respectivement sur les émetteurs de transistors T26 et T27 et sur les émetteurs des transistors T23 et T24.
Nous allons par la suite décrire le fonctionnement de l'additionneur selon l'invention.
Soit I le courant imposé dans chaque paire différentielle P1, P2, P3 du premier étage de l'additionneur. Les résistances R1, R2, R3 de la première branche et les résistances R4, R5, R6 de la seconde branche ont la même valeur R.
Selon l'état binaire des bits A, B, C le courant dans chacune des branches pourra prendre les valeurs 0, I, 2.I, 3.I. Supposons d'une façon arbitraire pour rendre plus facile l'explication du fonctionnement que la tension d'alimentation V est égale à 10.R.I, ce qui permet de calculer les valeurs des tensions, exprimées en nombre de fois R.I, apparaissant au niveaux des noeuds A1, A2, A3 et B1, B2, B3 en fonction des états logiques pris par les bits A, B, C.
Afin de ne pas avoir recours à des seuils de comparaison, ont effectue des comparaisons différentielles croisées autrement dit on compare A1 avec B3, A2 avec B2 et A3 avec B1. Ces comparaisons sont réalisées par le second étage de l'additionneur tel qu'il a été décrit précédemment.
Le tableau de la figure 4, dont le trois premières colonnes en partant de la gauche rappellent la table de vérité de l'additionneur, montrent en fonction de la sommes des trois bits d'entrée A+B+C, les tensions aux différents noeud A1, A2, A3 et B1, B2, B3 des deux branches du premier étage de l'additionneur ainsi que l'états des comparaison (B1<A3), (A2>B2) et (A2>B2) à partir de ces tensions. Les valeurs des tensions aux différents noeuds sont présentées dans le tableau de la figure 4 sous la forme d'un nombre de fois R.I.
On constate que la colonne (A2>B2) correspond à la sortie CO souhaitée. On dispose donc de la sortie CO en une seule couche électronique, le temps de propagation des suiveurs T10 et T11 étant négligeable.
Par ailleurs les trois dernières colonnes du tableau de la figure 4 représentant les états des comparaison, montrent que l'on a un code thermométrique, les « 1 » remplaçant progressivement les « 0 » de colonne en colonne, ce qui permet de créer la fonction logique, réalisée par le deuxième étage de l'additionneur, et dont les états sont montrés sur le tableau de la figure 5.
On obtient ainsi un « 1 » (quatre dernières colonnes du tableau de la figure 5) qui se déplace de colonne en colonne en fonction de la somme des bits (A+B+C). Cette fonction est un index mobile analogue à celle qui existe dans un convertisseur analogique numérique de type « flash ». L'index mobile sert à sélectionner une entrée de mémoire morte dont la sortie donne la valeur numérique attendue.
Dans le cas de l'additionneur de la figure 3, la sortie CO étant déjà obtenue au niveau du premier étage de l'additionneur, il ne reste qu'à décoder la sortie somme SO.
La sortie somme SO s'obtient en faisant le « ou » câblé des colonnes (B3<A1 et A2<B2) et (B1<A3), le « ou » câblé des deux colonnes restantes (B2<A2 et A3<B1) et (A1<B3) permettant d'obtenir la sortie complémentaire SO* (voir le tableau de la figure 5). Le schéma électrique résulte directement de ces constatations.
Il est à remarquer que la sortie CO peut être obtenue en faisant le « ou » câble des deux dernières colonnes du tableau de la figure 5, mais de ce fait la sortie retenue n'aurait pas été anticipée.
Il aurait été possible également d'obtenir la sortie somme SO sous forme de logique combinatoire, cependant ceci conduit à un empilement de transistors plus nombreux nécessitant l'utilisation d'une tension d'alimentation plus élevée, donc un additionneur moins performant.
Les suiveurs T10 et T11 assurent la sortance de la retenue CO et son complément CO* tout en assurant la compatibilité des niveaux avec un élément additionneur de même type.
La valeur minimale nécessaire pour l'unité de tension R.I doit permettre de commuter correctement les comparateurs réalisés par les paires différentielles de l'additionneur élémentaire. Une valeur de environ 100 millivolts est suffisante pour l'interprétation des niveaux logiques et évite de saturer l'un des transistors.
La valeur différentielle des sorties complémentaires SO et SO* est au minimum de 2.R.I, et cette tension différentielle, sortant par les transistors suiveurs T23, T24 et T26, T27 permet d'entrer directement sur des additionneurs de même type satisfaisant ainsi à la condition de chaínabilité. Par ailleurs il est « électriquement meilleur » sous faible impédance, d'entrer les niveaux des sorties complémentaires CO, CO* sur le comparateur d'index mobile (paire différentielle P5), plutôt que d'utiliser directement les niveaux des noeuds A2, B2.
Le comparateur à index mobile comporte l'avantage de ne pas nécessiter d'empiler des transistors. Il faut veiller à ce que les transistors ne saturent pas en limitant la valeur R.I utilisée en charge, tout en assurant un niveau correct en sortie différentielle. Une valeur de R.I de 150 millivolts est convenable.
La réalisation des « ou » câblés par des transistor bipolaires revient en fait à utiliser ces derniers comme des suiveurs plutôt que comme des amplificateurs, ce qui est plus rapide.
L'additionneur élémentaire chaínable selon l'invention peut fonctionner avec une tension d'alimentation minimale d'environ 2,7 volts, grâce à l'absence d'empilement de transistors, ce qui permet de limiter la dissipation de puissance.
Un additionneur élémentaire complet selon l'invention nécessite 28 transistors ce qui est inférieur au nombre de transistors nécessaires aux additionneurs en technologie CMOS ou ECL.
A tension d'alimentation donnée, il est possible de faire varier la puissance consommée en faisant varier le courant I injecté. Les résistances varient inversement au courant (produit R.I constant).
L'intérêt de faire varier la puissance est de permettre de diminuer les temps de propagation et donc d'augmenter inversement proportionnellement la fréquence de fonctionnement.
Le tableau de la figure 6 montre des résultats obtenus pour une réalisation de l'additionneur selon l'invention, dont les résistances ont les valeurs suivantes :
  • Branches des paires P1, P2, P3 :R1 à R6 = 320 ohms
  • Branches des paires P4, P5, P6 : R15 à R18 =1000 ohms
  • Générateurs de courant : R7, R8, R9 = 1800 ohms;
          R10, R11, R19, R20 = 5000 ohms
          R12 à R14 =3400 ohms
    • On peut voir sur ce tableau que le fait de multiplier par deux la consommation, divise par deux le temps de propagation. Si les courants sont fixés, la consommation est proportionnelle à la tension d'alimentation.
    Le temps de propagation le plus long correspond aux cas où le résultat de la somme des bits (A+B+C) passe de 0 à 3 ou de 3 à 0, sachant que dans ces cas, l'index mobile doit se déplacer de trois positions séquentiellement.
    On constate que sur une large plage de fonctionnement tps est sensiblement égal à deux fois tpc, dans tous les cas tpc est plus petit que tps.
    Les autres technologies proposées dans l'état de l'art restent moins économiques et moins performantes que celle proposée par l'invention. Dans certains cas la structure ne traite que la propagation de la retenue.
    La structure décrite peut être utilisée dans une variante avec une tension d'alimentation de 3 volts permettant une diminution de la consommation.
    L'additionneur chaínable peut être utilisé dans toutes les applications numériques nécessitant des additions rapides, en particulier, dans des algorithmes de traitement de signal rapide en temps réel (utilisation dans la réalisation de filtres à réponse impulsionnelle).

    Claims (6)

    1. Additionneur chaínable recevant trois bits A, B, C pour fournir deux sorties sommes complémentaires (SO,SO*), et deux sorties retenues complémentaires (CO,CO*) comprenant :
      un premier étage ayant trois paires différentielles P1, P2, P3 recevant chacune un bit respectif A, B, C et son complément A*, B*, C*, les trois paires ayant des branches de sortie communes et étant alimentées chacune par un courant identique I, ledit additionneur étant caractérisé en ce que lesdites branches de sortie comprennent chacune trois résistances R1, R2, R3 et R4, R5, R6 en série connectées à un potentiel de référence (M), ces résistances définissant trois noeuds intermédiaires A1, A2, A3 dans une première branche et B1, B2, B3 dans une deuxième branche, lesdits noeuds intermédiaires étant formés par les points de connexion entre lesdites résistances et les sorties des paires différentielles, lesdites sorties retenues étant prises sur les noeuds A2 et B2,
      un deuxième étage comprenant trois autres paires différentielles P4, P5, P6 dont les entrées sont reliées aux noeuds A1 et B3 pour la paire P4, A2 et B2 pour la paire P5 et A3 et B1 pour la paire P6, les paires P4 et P6 ayant chacune une branche commune avec la paire P5 et une branche non commune, les sorties sommes de l'étage additionneur étant constituées chacune par la combinaison, selon une fonction « ou », des états logiques apparaissant respectivement sur la branche non commune de l'une des paires P4 et P6 et sur la branche commune de l'autre.
    2. Additionneur chaínable selon la revendication 1, caractérisé en ce qu'il est alimenté par un potentiel V par rapport à un potentiel de référence représenté par une masse (M) de l'additionneur et en ce que chaque paire P1, P2, P3 du premier étage de l'additionneur est constituée de deux transistors, T1 et T2 pour la paire P1, T3 et T4 pour la paire P2, T5 et T6 pour la paire P3, les bases des transistors de chaque paire P1, P2, P3 recevant respectivement le bit A, B, C pour l'un des transistors de chaque paire et son complément A*, B*, C* pour l'autre transistor, les émetteurs reliés entre eux de chaque paire différentielle du premier étage, étant connectés respectivement aux collecteurs de transistors T7,T8 et T9 fonctionnant en générateurs de courant, imposant le courant I dans chaque paire différentielle, ces transistors T7, T8 et T9 étant connectés respectivement par leurs émetteurs au potentiel V par l'intermédiaire de résistances R7, R8 et R9, et par leurs bases à un potentiel de polarisation Vp, les collecteurs des transistors attaqués par les bits complémentaires A*, B*, C* étant connectés entre eux à une extrémité de la première branche comportant les trois résistances R1, R2 et R3 en série, l'autre extrémité de la première branche étant relié à la masse (M) de l'additionneur, les collecteurs des transistors attaqués par les bits A, B, C étant connectés entre eux à une extrémité de la seconde branche comportant les trois autres résistances R4, R5 et R6 en série, l'autre extrémité de la branche étant relié à la masse (M) de l'additionneur, les trois résistances R1, R2 et R3 de la première branche connectées en série, définissant les trois noeuds intermédiaires, le noeud A1, au point de connexion des résistances R1 et R2, le noeud A2 au point de connexion des résistances R2 et R3, et le noeud A3 au point de connexion de la résistance R3 et les collecteurs des transistors T1, T3 et T5, attaqués par les bits complémentaires A*, B*, C* et dans la seconde branche, les trois autres résistances R4, R5 et R6 connectées en série, définissant trois autres noeuds intermédiaires, le noeud B1 au point de connexion des résistances R4 et R5, le noeud B2 au point de connexion des résistances R5 et R6, et le noeud B3 au point de connexion de la résistance R6 et les collecteurs des transistors T2, T4 et T6 attaqués par les bits A, B, C.
    3. Additionneur chaínable selon la revendication 2, caractérisé en ce que les sorties retenues (CO,CO*) sont prises sur les noeuds A2 et B2 à travers les jonctions base émetteur d'un transistor suiveur T10 pour la sortie retenue (CO) et d'un autre transistor suiveur T11 pour la sortie retenue complémentaire (CO*), l'un et l'autre transistors suiveurs (T10, T11) étant reliés par leurs collecteurs à la masse (M), et par leurs émetteurs respectivement aux collecteurs de transistors T12 et T13 montés en générateurs de courant, ces transistors T12 et T13 étant reliés par leurs émetteurs au potentiel négatif V, respectivement par l'intermédiaire des résistances R10 et R11, leurs bases étant connectées au potentiel de polarisation Vp.
    4. Additionneur chaínable selon l'une des revendications 2 ou 3, caractérisé en ce que les trois autres paires différentielles P4, P5, P6 du deuxième étage de l'additionneur sont reliées au noeuds A1, A2, A3 et B1, B2, B3 du premier étage à fin de constituer les sorties sommes complémentaires (SO,SO*), la paire P4 comportant deux transistor T14 et T15, dont les bases sont respectivement reliées aux noeuds A1 et B3, la paire P5 comportant deux transistors T16 et T17, dont les bases sont respectivement reliées aux noeuds A2 et B2 à travers les jonctions base émetteur des transistors suiveurs T10 et T11, la paire P6 comportant deux transistors T18 etT19, dont les bases sont reliées respectivement aux noeuds A3 et B1, les émetteurs reliés entre eux de chaque paire différentielle P4, P5, P6 du deuxième étage étant connectées respectivement aux collecteurs de transistors T20,T21 et T22 fonctionnant en générateurs de courant, imposant un même courant dans chacune des paires différentielles P4, P5, P6, ces transistors T20,T21 et T22 étant connectés par leurs émetteurs au potentiel V, respectivement par l'intermédiaire de résistances de dégénérescence R12, R13 et R14, et par leurs bases au potentiel de polarisation Vp, le transistor T14 de la branche non commune de la paire P4 se trouvant connecté par son collecteur à la masse (M) à travers une résistance R15, les collecteurs des transistors T15,T16 de la branche commune des paires P4 et P5 étant reliés entre eux et étant reliés à la masse (M) par l'intermédiaire d'une résistance de charge commune R16 et d'une façon symétrique, les collecteurs des transistors T17 et T18 de la branche commune des paires différentielles P5 et P6 étant reliés entre eux et étant reliés à la masse (M) par l'intermédiaire d'une résistance de charge commune R17, le transistor T19 de la branche non commune de la paire différentielle P6, se trouvant connecté par son collecteur à la masse (M) à travers une résistance R18.
    5. Additionneur chaínable selon la revendication 4, caractérisé en ce que pour la sortie SO on combine selon une fonction « ou » l'état logique présent sur les collecteurs des transistors T15, T16 de la branche commune à P4 et P5 et l'état logique présent sur le collecteur du transistor T19 de la branche non commune de P6, et symétriquement pour la sortie SO* on combine les états logiques présents sur les collecteurs des transistors T14 et de T17, T18, et en ce que pour la sortie SO*, on utilise des transistors T23 et T24 dont les collecteurs sont reliés à la masse (M) et les émetteurs reliés entre eux et au collecteur d'un transistor T25 monté en générateur de courant, ce transistor T25 étant relié par son émetteur au potentiel V par l'intermédiaire d'une résistance R19, sa base étant reliée au potentiel de polarisation Vp, la base du transistor T24 étant reliée au collecteur du transistor T14 de la branche non commune de la paire P4, la base du transistor T23 étant reliée aux collecteurs des transistors T17, T18 de la branche commune des paires P5 et P6, et en ce que pour la sortie SO, on utilise des transistors T26 et T27 dont les collecteurs sont reliés à la masse (M) et les émetteurs reliés entre eux et au collecteur d'un transistor T28 monté en générateur de courant, ce transistor T28 étant relié par son émetteur au potentiel V par l'intermédiaire d'une résistance R20, et par sa base au potentiel de polarisation Vp, la base du transistor T26 étant reliée au collecteur du transistor T19 de la branche non commune de la paire P6, la base du transistor T27 étant reliée aux collecteurs des transistors T15, T16 de la branche commune des paires P4 et P5.
    6. Additionneur chaínable selon l'une des revendications 1 à 5, caractérisé en ce qu'il est réalisé à partir de transistors de type NPN, le potentiel V étant négatif par rapport à la masse (M) de l'additionneur.
    EP00901700A 1999-02-02 2000-02-02 Additionneur complet ecl chainable rapide avec des entrees differentielles Expired - Lifetime EP1066557B1 (fr)

    Applications Claiming Priority (3)

    Application Number Priority Date Filing Date Title
    FR9901179 1999-02-02
    FR9901179A FR2789192B1 (fr) 1999-02-02 1999-02-02 Additionneur chainable rapide a retenue anticipee
    PCT/FR2000/000242 WO2000046663A1 (fr) 1999-02-02 2000-02-02 Additionneur complet chainable rapide

    Publications (2)

    Publication Number Publication Date
    EP1066557A1 EP1066557A1 (fr) 2001-01-10
    EP1066557B1 true EP1066557B1 (fr) 2003-05-02

    Family

    ID=9541504

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP00901700A Expired - Lifetime EP1066557B1 (fr) 1999-02-02 2000-02-02 Additionneur complet ecl chainable rapide avec des entrees differentielles

    Country Status (5)

    Country Link
    US (1) US6658446B1 (fr)
    EP (1) EP1066557B1 (fr)
    DE (1) DE60002397T2 (fr)
    FR (1) FR2789192B1 (fr)
    WO (1) WO2000046663A1 (fr)

    Families Citing this family (1)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US20010056455A1 (en) * 2000-03-17 2001-12-27 Rong Lin Family of low power, regularly structured multipliers and matrix multipliers

    Family Cites Families (14)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US3093751A (en) * 1959-08-14 1963-06-11 Sperry Rand Corp Logical circuits
    US3900724A (en) * 1974-02-11 1975-08-19 Trw Inc Asynchronous binary multiplier using non-threshold logic
    US4133040A (en) * 1977-06-30 1979-01-02 Rca Corporation Multi-function logic gate with one gate delay
    JPS60247734A (ja) * 1984-05-24 1985-12-07 Toshiba Corp 論理演算回路
    EP0344226B1 (fr) * 1987-08-25 1993-05-05 Hughes Aircraft Company Systeme additionneur rapide
    JP2607538B2 (ja) * 1987-08-28 1997-05-07 株式会社日立製作所 加算回路
    US5175703A (en) * 1991-04-29 1992-12-29 Motorola, Inc. High speed full adder and method
    US5499203A (en) * 1992-09-27 1996-03-12 Grundland; Nathan Logic elements for interlaced carry/borrow systems having a uniform layout
    FR2699025B1 (fr) 1992-12-04 1995-01-06 Thomson Csf Semiconducteurs Convertisseur analogique numérique.
    FR2700084B1 (fr) 1992-12-30 1995-02-10 Thomson Csf Semiconducteurs Convertisseur analogique numérique avec échantillonneur bloqueur distribué.
    JP3110221B2 (ja) * 1993-10-04 2000-11-20 株式会社東芝 全加算器回路
    US5487025A (en) * 1993-11-15 1996-01-23 Intergraph Corporation Carry chain adder using regenerative push-pull differential logic
    JP3330236B2 (ja) * 1994-09-01 2002-09-30 三菱電機エンジニアリング株式会社 加算回路およびキャリー選択回路
    FR2750549B1 (fr) 1996-06-28 1998-09-18 Thomson Csf Convertisseur analogique-numerique

    Also Published As

    Publication number Publication date
    EP1066557A1 (fr) 2001-01-10
    WO2000046663A1 (fr) 2000-08-10
    FR2789192B1 (fr) 2001-04-20
    DE60002397D1 (de) 2003-06-05
    FR2789192A1 (fr) 2000-08-04
    DE60002397T2 (de) 2004-04-01
    US6658446B1 (en) 2003-12-02

    Similar Documents

    Publication Publication Date Title
    EP0600788B1 (fr) Convertisseur analogique numérique
    FR2573211A1 (fr) Comparateur synchronise
    FR2689706A1 (fr) Convertisseur numérique-analogique comportant un tampon de sortie à tension de décalage ajustable.
    FR2473810A1 (fr) Procede de compensation de la tension de decalage d&#39;un amplificateur differentiel et macro-fonctionnelle en resultant
    FR2586516A1 (fr) Convertisseur analogique-numerique a conversion fractionnee comportant un circuit d&#39;isolation entre un noeud de soustraction et un codeur de bits de faible poids
    FR2665275A1 (fr) Multiplieur cellulaire en arbre de type gradin inverse et son procede de realisation.
    EP1925079A1 (fr) Commutateur de courant a paire differentielle de transistors alimente par une faible tension vcc
    EP1066557B1 (fr) Additionneur complet ecl chainable rapide avec des entrees differentielles
    EP0817390B1 (fr) Convertisseur analogique numérique
    EP0706143B1 (fr) Contrôleur à logique floue de type analogique
    FR2460070A1 (fr) Dispositif amplificateur pour audio-frequences
    FR3071116A1 (fr) Dispositif modifiant la valeur d&#39;impedance d&#39;une resistance de reference
    FR2746243A1 (fr) Procede pour fournir une representation d&#39;une scene optique par transformation de walsh-hadamard et capteur d&#39;image mettant en oeuvre ce procede
    EP0645884B1 (fr) Chaíne d&#39;amplification en mode de courant, amplificateur opérationnel, cellule de gain et élément d&#39;amplification correspondants
    EP0068059A1 (fr) Circuit ou exclusif et circuit de vérification de parité l&#39;incorporant
    FR2666185A1 (fr) Convertisseur analogique/numerique a interpolation.
    EP1016220B1 (fr) Convertisseur analogique-numerique a circuit de repliement arborescent
    FR2543324A1 (fr) Cellule d&#39;addition binaire a trois entrees et deux sorties en circuit integre bipolaire, notamment pour multiplieur integre rapide, et application a la realisation d&#39;un additionneur a sept entrees et trois sorties
    EP1076417B1 (fr) Circuit de répliement de signal, et cellule d&#39;interpolation série d&#39;un convertisseur analogique-numérique utilisant un tel circuit
    EP0305301A1 (fr) Circuit compresseur de signal, en particulier pour appareil téléphonique
    FR2516675A1 (fr) Cellule d&#39;addition binaire a trois entrees a propagation rapide de la retenue
    FR2660510A1 (fr) Procede et dispositif d&#39;interconnexion programmable entre deux ensembles de circuits electroniques et application a un circuit logique programmable.
    EP0782272B1 (fr) Circuit de traitement numérique à contrôle de gain
    EP0349028A2 (fr) Circuit semiconducteur intégré comprenant une paire différentielle de transistors à effet de champ
    EP0065460A1 (fr) Compteur parallèle en circuit intégré MOS et application à la réalisation d&#39;un additionneur binaire

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    17P Request for examination filed

    Effective date: 20001027

    AK Designated contracting states

    Kind code of ref document: A1

    Designated state(s): DE FR IT

    Kind code of ref document: A1

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    RTI1 Title (correction)

    Free format text: FAST-CHAINABLE ECL FULL ADDER WITH DIFFERENTIAL INPUTS

    GRAH Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOS IGRA

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Designated state(s): DE FR IT

    REF Corresponds to:

    Ref document number: 60002397

    Country of ref document: DE

    Date of ref document: 20030605

    Kind code of ref document: P

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FG4D

    Free format text: FRENCH

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FD4D

    Ref document number: 1066557E

    Country of ref document: IE

    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20040203

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: DE

    Payment date: 20120125

    Year of fee payment: 13

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: IT

    Payment date: 20120215

    Year of fee payment: 13

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R119

    Ref document number: 60002397

    Country of ref document: DE

    Effective date: 20130903

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20130202

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: DE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20130903

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 17

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 18

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: FR

    Payment date: 20170126

    Year of fee payment: 18

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: ST

    Effective date: 20181031

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20180228