EP1039487A2 - Auf einem Substrat aufgebaute Schichtenfolge in Dünnschichttechnologie - Google Patents

Auf einem Substrat aufgebaute Schichtenfolge in Dünnschichttechnologie Download PDF

Info

Publication number
EP1039487A2
EP1039487A2 EP00103863A EP00103863A EP1039487A2 EP 1039487 A2 EP1039487 A2 EP 1039487A2 EP 00103863 A EP00103863 A EP 00103863A EP 00103863 A EP00103863 A EP 00103863A EP 1039487 A2 EP1039487 A2 EP 1039487A2
Authority
EP
European Patent Office
Prior art keywords
layer
layer sequence
sequence according
substrate
adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP00103863A
Other languages
English (en)
French (fr)
Other versions
EP1039487B1 (de
EP1039487A3 (de
Inventor
Martin Schallner
Soeren Steinert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ericsson AB
Original Assignee
Robert Bosch GmbH
Marconi Communications GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH, Marconi Communications GmbH filed Critical Robert Bosch GmbH
Publication of EP1039487A2 publication Critical patent/EP1039487A2/de
Publication of EP1039487A3 publication Critical patent/EP1039487A3/de
Application granted granted Critical
Publication of EP1039487B1 publication Critical patent/EP1039487B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/075—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin-film techniques
    • H01C17/12—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thin-film techniques by sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9335—Product by special process
    • Y10S428/934—Electrical process
    • Y10S428/935—Electroplating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/922—Static electricity metal bleed-off metallic stock
    • Y10S428/9335—Product by special process
    • Y10S428/938—Vapor deposition or gas diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12389—All metal or with adjacent metals having variation in thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12486—Laterally noncoextensive components [e.g., embedded, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12639—Adjacent, identical composition, components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12771—Transition metal-base component
    • Y10T428/12861—Group VIII or IB metal-base component
    • Y10T428/12896—Ag-base component

Definitions

  • the invention is based on the genus, as in independent claim 1 specified.
  • the subject of the application with the features of claim 1 has the following advantage:
  • the selected layer structure in thin-film technology can minimize contamination during laser ablation.
  • a sputtered adhesive layer 2 with a thickness of a few 10 nm.
  • Resistor layer 3 with a thickness in the same Order of magnitude applied.
  • a gold layer 4 also sputtered with the conductive layer a thickness in the range between about 200 nm and 400 nm.
  • Reinforcement layer another about 2 - 10 microns thick Gold layer 5, which is by electrodeposition, chemical amplification or physical (e.g. Dusting, rolling) was generated.
  • the smaller layer thickness increases the Surface resistance of the remaining layer, and thus the power losses increase. At high frequencies however, this increase is small because of the skin effect the current can hardly penetrate a conductor and only in a thin layer flows in the conductor surface.
  • the Current losses are proportional to the prevailing Current density.
  • the increase in losses due to the thinner The guiding layer can be minimized in that the Adjustment ranges, if possible in terms of circuitry, in Areas are attached in which no or only one low current flows, for example at the end of one open line.
  • the adjustment ranges in the generally small compared to the overall ladder structure. Hence the local increase in sheet resistance little impact on the losses of the whole Ladder structure.
  • Figures 2 and 3 show a chip capacitor on its top and bottom surfaces are metallized. Becomes now a part on the top in an adjustment area 6 only a thin metallic coating on the surface, so these are compared. Part 7 of the top with normal layering is used to connect the upper capacitor side by means of bond wire 8. With 9 is a solder or adhesive connection on the substrate 1 designated.
  • Figure 4 shows the schematic representation of a ceramic Multilayer capacitor in SMD technology with its Contact surfaces 11 and 12 for gluing or soldering.
  • Adjustment area 19 only thinly metallized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

Auf einem Substrat (1) aufgebaute Schichtenfolge in Dünnschichttechnologie mit einer gesputterten, elektrischen Leitschicht, die durch eine ebenfalls elektrisch leitende Verstärkungsschicht (15) verstärkt ist, welche mit einem anderen Verfahren auf der Leitschicht aufgebracht ist.
Damit beim Abtragen von Leitermaterial mit Hilfe eines Lesers zu Abgleichzwecken möglichst wenig Verunreinigungen durch das abgetragene Material auftreten, ist die Leitschicht in einem Abgleichbereich (16, 17) weniger bis überhaupt nicht durch die Verstärkungsschicht (15) verstärkt.

Description

Stand der Technik
Die Erfindung geht von der Gattung aus, wie im unabhängigen Anspruch 1 angegeben.
Seit vielen Jahren wird im Bereich der Dünn- und Dickschichttechnologie der Laserabgleich von Widerständen standardmäßig zum Ausgleich von Fertigungsschwankungen und zum Funktionsabgleich eingesetzt. Dabei werden die Widerstände auf den Substraten oder Platinen entweder auf ihren Sollwert abgeglichen, bevor die Substrate oder Platinen mit Bauteilen bestückt werden, oder abhängig von den Bauelementwerten (z. B. Kapazität) auf einen berechneten Widerstandswert abgeglichen. Durch die Art der zu bearbeitenden Materialien entstehen beim Abgleich kaum Rückstände. Diese könnten gegebenenfalls durch eine Reinigung nach dem Abgleich entfernt werden.
Seit wenigen Jahren wird außerdem eine metallisch leitfähige Schicht (z.B. Goldschicht) von Kondensatoren abgetragen, um deren Kapazität zu ändern und damit beispielsweise die Resonanzfrequenz eines Schwingkreises einstellen zu können ([1] Lasertrim Capacitors, Johanson Technology, Camarillo, CA). Dieser Abgleich ist also ein Funktionsabgleich. Hierbei entstehen zwar um die Abgleichstelle herum Verschmutzungen, die aber bei Bauteilen in Gehäusen, wie sie in Verbindung mit Abgleichkondensatoren im Frequenzbereich bis zu einigen 100 MHz eingesetzt werden, nur von geringer Bedeutung sind.
Neu ist der Laserabgleich von (metallisch leitfähigen) Dünnschichtstrukturen, beispielsweise von in Goldstruktur ausgeführten Resonatoren auf Keramik (siehe Abstimmung von Ringresonatoren in der noch unveröffentlichten deutschen Patentanmeldung 198 21 382). Auch hier wird ein Funktionsabgleich durchgeführt.
Beim Laserabtrag von 3 - 5 µm dicken Goldschichten, wie sie in der Dünnschichttechnologie oft verwendet werden, entstehen in der Nähe des Abgleichpunktes goldhaltige Ablagerungen mit Partikelgrößen bis zu einigen 10 µm. Diese sind sehr problematisch, da in der Dünnschichttechnologie oftmals mit offenen Halbleitern (z.B. Transistoren mit 0,25 µm Gatestrukturen) gearbeitet wird, die Verschmutzungen gegenüber sehr empfindlich sind. Da es sich meistens um einen Funktionsabgleich mit vollständig bestückten Aufbauten handelt, ist eine Reinigung zur Beseitigung der Abgleichrückstände nur in Sonderfällen möglich. Durch eine Absaugung während des Abgleiches kann nur eine teilweise Reduzierung der abgelagerten Partikel erreicht werden.
Vorteile der Erfindung
Der Anmeldungsgegenstand mit den Merkmalen des Anspruches 1 hat folgenden Vorteil:
Durch den gewählten Schichtaufbau in Dünnschichttechnologie können Verschmutzungen beim Laserabtrag minimiert werden. Das zeigen folgende Überlegungen:
Bei einer Standardschichtenfolge in Dünnschichttechnologie gemäß Figur 1 befindet sich auf einem Substrat 1 zunächst eine gesputterte Haftschicht 2 mit einer Dicke von einigen 10 nm. Darüber ist oftmals eine gesputterte Widerstandsschicht 3 mit einer Dicke in der gleichen Größenordnung aufgebracht. Darauf befindet sich als Leitschicht eine ebenfalls gesputterte Goldschicht 4 mit einer Dicke im Bereich zwischen etwa 200 nm und 400 nm. Auf dieser ersten Goldschicht liegt als Verstärkungaschicht eine weitere etwa 2 - 10 µm dicke Goldschicht 5, die durch galvanische Abscheidung, chemische Verstärkung oder physikalisch (beispielsweise Aufstäuben, Aufwalzen) erzeugt wurde.
Die oben beschriebene Verunreinigungsproblematik wird dadurch weitgehend beseitigt, dass in Bereichen, in denen ein Laserabgleich erfolgen soll, auf die Verstärkung der gesputterten Leitschicht ganz oder teilweise verzichtet wird. Dadurch läßt sich der Materialabtrag beim Abgleich erheblich reduzieren. So sind beispielsweise statt einer auf 5 µm verstärkten Goldschicht nur noch eine etwa 300 nm dicke Sputterschicht abzutragen, wenn auf die Verstärkung ganz verzichtet wird. Dadurch sinkt die Menge des abgetragenen Materials um 94%. Außerdem ist die aufgesputterte Leitschicht wesentlich feinkörniger als die verstärkte, so dass die beim Laserabgleich entstehenden Partikel entsprechend kleiner ausfallen und verdampfen.
Durch die geringere Schichtdicke steigt jedoch der Flächenwiderstand der verbleibenden Schicht an, und somit nehmen die Stromverluste zu. Bei hohen Frequenzen ist dieser Anstieg jedoch gering, da aufgrund des Skineffektes der Strom kaum in einen Leiter eindringen kann und nur in einer dünnen Schicht in der Leiteroberfläche fließt. Die Stromverluste sind proportional zur herrschenden Stromdichte. Die Zunahme der Verluste durch die dünnere Leitschicht kann dadurch minimiert werden, dass die Abgleichbereiche, wenn schaltungstechnisch möglich, in Bereichen angebracht werden, in denen kein oder nur ein geringer Strom fließt, beispielsweise am Ende einer offenen Leitung. Außerdem sind die Abgleichbereiche im allgemeinen klein gegenüber der gesamten Leiterstruktur. Folglich hat die lokale Erhöhung des Flächenwiderstandes kaum einen Einfluß auf die Verluste der gesamten Leiterstruktur.
Bei Schaltungen, bei denen etwas erhöhte Verluste tolerierbar sind, kann auch die gesamte Platine oder das gesamte Substrat nur mit einer dünnen Leitschicht versehen werden, wodurch ein Arbeitsgang und damit Kosten eingespart werden können. Allerdings ist dann die Bestückung mit Bauteilen oder die Herstellung von Verbindungen mittels Bonddrähten aufwendiger.
Weitere vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben, deren Merkmale auch, soweit sinnvoll, miteinander kombiniert werden können.
Zeichnung
Schichtkörper sind als Ausführungsbeispiele der Erfindung in der Zeichnung dargestellt und im Folgenden näher erläutert.
Schematisch ist gezeigt in
  • Figur 1: eine konventionelle Schichtenfolge,
  • Figur 2: ein Chipkondensator in Aufsicht,
  • Figur 3: der Chipkondensator in Seitenansicht,
  • Figur 4: ein Keramikkondensator in SMD-Technologie,
  • Figur 5: ein Ende einer leer laufenden Streifenleitung,
  • Figur 6: ein Ringresonator,
  • Figur 7: eine Verbindungsleitung.
    • Im Wesentlichen gleiche Teile in unterschiedlichen Figuren sind mit gleichen Bezugszeichen versehen.
    Beschreibung der Ausführungsbeispiele
    Die Figuren zeigen einige typische Beispiele mit der optimierten Schichtenfolge.
    Die Figuren 2 und 3 zeigen einen Chipkondensator, der auf seiner Ober- und Unterseite flächig metallisiert ist. Wird nun auf der Oberseite in einem Abgleichbereich 6 ein Teil der Fläche nur dünn metallisch beschichtet, so kann auf dieser abgeglichen werden. Der Teil 7 der Oberseite mit normal aufgebauter Schichtung dient zum Anschluß der oberen Kondensatorseite mittels Bonddraht 8. Mit 9 ist eine Löt- oder Klebeverbindung auf dem Substrat 1 bezeichnet.
    Bei Keramikkondensatoren in SMD-Technologie (vgleiche [1]) kann im Gegensatz zum Chipkondensator die gesamte obere Deckmetallisierung 10 dünn ausgeführt werden. Figur 4 zeigt die schematische Darstellung eines keramischen Vielschichtkondensators in SMD-Technologie mit seinen Kontaktflächen 11 und 12 zum Kleben oder Löten.
    Zum Abgleich der Leitungslänge einer am Ende leerlaufenden Leitung 13 wird die Metallisierung am offenen Leitungsende 14 dünn ausgeführt, wie in Figur 5 dargestellt.
    Durch gezielte Laserschnitte kann die Resonanzfrequenz des in Figur 6 dargestellten Ringresonators 15 verändert werden. Dazu ist die Metallisierung an den Abgleichbereichen 16, 17 dünn ausgeführt (vgleiche deutsche Patentanmeldung 198 21 382).
    Sind Abgleiche an einer Leitung 18, die beispielsweise als Verbindungsleitung verschiedener Komponenten verwendet wird, erforderlich, so wird, wie Figur 7 zeigt, der Abgleichbereich 19 nur dünn metallisiert.

    Claims (8)

    1. Auf einem Substrat (1) aufgebaute Schichtenfolge in Dünnschichttechnologie mit einer gesputterten, elektrischen Leitschicht (4), die durch eine ebenfalls elektrisch leitende Verstärkungeschicht (5) verstärkt ist, welche mit einem anderen Verfahren auf der Leitschicht (4) aufgebracht ist,
      dadurch gekennzeichnet, dass die Leitschicht (4) in einem Abgleichbereich (6, 10, 14, 16, 17, 19) weniger bis überhaupt nicht durch die Verstärkungsschicht (5) verstärkt ist.
    2. Schichtenfolge nach Anspruch 1, dadurch gekennzeichnet, dass die Leitschicht (4) aus Gold besteht.
    3. Schichtenfolge nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Verstärkungsschicht (5) aus Gold besteht.
    4. Schichtenfolge nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sich der Abgleichbereich (14, 16, 17) in einem Bereich verringerter Stromstärke befindet.
    5. Schichtenfolge nach Anspruch 4, dadurch gekennzeichnet, dass dass sich der Abgleichbereich (14) am Ende einer offenen Leitung (13) befindet.
    6. Schichtenfolge nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Leitschicht an einer Kontaktfläche (11, 12) stärker verstärkt ist als im Abgleichbereich (10).
    7. Schichtenfolge nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass sich der Abgleichbereich (6, 10, 14, 16, 17, 19) an der Seite befindet, die dem Substrat (1) gegenüber liegt.
    8. Schichtenfolge nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass auf der gesamten Leitschicht (10) auf die Verstärkungsschicht verzichtet ist.
    EP00103863A 1999-03-25 2000-02-24 Auf einem Substrat aufgebaute Schichtenfolge in Dünnschichttechnologie zum Abgleich einer elektronischen Schaltung Expired - Lifetime EP1039487B1 (de)

    Applications Claiming Priority (2)

    Application Number Priority Date Filing Date Title
    DE19913466A DE19913466A1 (de) 1999-03-25 1999-03-25 Auf einem Substrat aufgebaute Schichtenfolge in Dünnschichttechnologie
    DE19913466 1999-03-25

    Publications (3)

    Publication Number Publication Date
    EP1039487A2 true EP1039487A2 (de) 2000-09-27
    EP1039487A3 EP1039487A3 (de) 2004-01-02
    EP1039487B1 EP1039487B1 (de) 2007-05-09

    Family

    ID=7902319

    Family Applications (1)

    Application Number Title Priority Date Filing Date
    EP00103863A Expired - Lifetime EP1039487B1 (de) 1999-03-25 2000-02-24 Auf einem Substrat aufgebaute Schichtenfolge in Dünnschichttechnologie zum Abgleich einer elektronischen Schaltung

    Country Status (4)

    Country Link
    US (1) US7018720B1 (de)
    EP (1) EP1039487B1 (de)
    AT (1) ATE362186T1 (de)
    DE (2) DE19913466A1 (de)

    Family Cites Families (12)

    * Cited by examiner, † Cited by third party
    Publication number Priority date Publication date Assignee Title
    US3556951A (en) * 1967-08-04 1971-01-19 Sylvania Electric Prod Method of forming leads on semiconductor devices
    DE2409312C3 (de) * 1974-02-27 1981-01-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung
    US4301439A (en) * 1978-12-26 1981-11-17 Electro Materials Corp. Of America Film type resistor and method of producing same
    US4338506A (en) * 1979-09-07 1982-07-06 Motorola, Inc. Method of trimming thick film capacitor
    US4288530A (en) * 1979-10-15 1981-09-08 Motorola, Inc. Method of tuning apparatus by low power laser beam removal
    US4357395A (en) * 1980-08-22 1982-11-02 General Electric Company Transfer lamination of vapor deposited foils, method and product
    US4626822A (en) * 1985-05-02 1986-12-02 Motorola, Inc. Thick film resistor element with coarse and fine adjustment provision
    JPH0678590B2 (ja) * 1988-09-19 1994-10-05 パイオニア株式会社 スタンパー製造方法
    US5167776A (en) * 1991-04-16 1992-12-01 Hewlett-Packard Company Thermal inkjet printhead orifice plate and method of manufacture
    US5261593A (en) * 1992-08-19 1993-11-16 Sheldahl, Inc. Direct application of unpackaged integrated circuit to flexible printed circuit
    US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
    DE19821382A1 (de) 1998-05-13 1999-11-25 Bosch Gmbh Robert Verfahren zum Abgleichen der Resonanzfrequenz eines Ringresonators

    Also Published As

    Publication number Publication date
    DE19913466A1 (de) 2000-09-28
    DE50014312D1 (de) 2007-06-21
    EP1039487B1 (de) 2007-05-09
    EP1039487A3 (de) 2004-01-02
    ATE362186T1 (de) 2007-06-15
    US7018720B1 (en) 2006-03-28

    Similar Documents

    Publication Publication Date Title
    DE2810054C2 (de) Elektronische Schaltungsanordnung und Verfahren zu deren Herstellung
    DE4340594C2 (de) Verfahren zur Herstellung und zum Einstellen der Charakteristik eines oberflächenmontierbaren chipförmigen LC-Filters
    DE68927531T2 (de) Verfahren zum Herstellen einer Leiterplatte
    DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
    DE69215192T2 (de) Leiterplatte mit abgeschirmten bereichen sowie herstellungsverfahren einer solchen leiterplatte
    DE19606074C2 (de) Verfahren zum Bilden einer Goldplattierungselektrode
    DE19626977A1 (de) Dünnfilmvielschichtverdrahtungsplatte und deren Herstellung
    EP0016925B1 (de) Verfahren zum Aufbringen von Metall auf Metallmuster auf dielektrischen Substraten
    WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
    DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
    DE19645854A1 (de) Verfahren zur Herstellung von Leiterplatten
    DE4340718A1 (de) Elektronikkomponente
    DE69330657T2 (de) Elektronische Schaltungsvorrichtung und Verfahren zur Herstellung
    EP0549791A1 (de) Mehrlagenleiterplatte und verfahren zu ihrer herstellung
    DE112022000537T5 (de) Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistung
    DE3416107A1 (de) Busleitungsanordnung mit hoher kapazitaet in schichtbauweise
    DE19901540A1 (de) Verfahren zur Feinabstimmung eines passiven, elektronischen Bauelementes
    DE112022000532B4 (de) Mehrschichtiger Keramikkondensator mit Ultrabreitbandleistung
    DE3127356A1 (de) Verfahren zum bilden elektrisch leitender durchdringungen in duennfilmen
    EP1039487B1 (de) Auf einem Substrat aufgebaute Schichtenfolge in Dünnschichttechnologie zum Abgleich einer elektronischen Schaltung
    DE69931551T2 (de) Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte
    DE19651554C2 (de) Halbleiterbauelement, das gegen elektromagnetische Störungen geschützt ist
    DE102009023629B4 (de) Leiterplatte und Herstellungsverfahren
    DE10236466A1 (de) Verfahren zur Herstellung von hochfrequenztechnisch verwend-baren elektrischen Leitungsstrukturen
    DE69331649T2 (de) TAB Band und sein Herstellungsverfahren

    Legal Events

    Date Code Title Description
    PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

    Free format text: ORIGINAL CODE: 0009012

    AK Designated contracting states

    Kind code of ref document: A2

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    AX Request for extension of the european patent

    Free format text: AL;LT;LV;MK;RO;SI

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: MARCONI COMMUNICATIONS GMBH

    PUAL Search report despatched

    Free format text: ORIGINAL CODE: 0009013

    AK Designated contracting states

    Kind code of ref document: A3

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    AX Request for extension of the european patent

    Extension state: AL LT LV MK RO SI

    17P Request for examination filed

    Effective date: 20040701

    AKX Designation fees paid

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    17Q First examination report despatched

    Effective date: 20041015

    GRAP Despatch of communication of intention to grant a patent

    Free format text: ORIGINAL CODE: EPIDOSNIGR1

    RTI1 Title (correction)

    Free format text: THIN FILM LAYER SEQUENCE ON A SUBSTRATE FOR TRIMMING OF AN ELECTRONIC CIRCUIT

    GRAS Grant fee paid

    Free format text: ORIGINAL CODE: EPIDOSNIGR3

    RAP1 Party data changed (applicant data changed or rights of an application transferred)

    Owner name: ERICSSON AB

    GRAA (expected) grant

    Free format text: ORIGINAL CODE: 0009210

    AK Designated contracting states

    Kind code of ref document: B1

    Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FI

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20070509

    REG Reference to a national code

    Ref country code: GB

    Ref legal event code: FG4D

    Free format text: NOT ENGLISH

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: EP

    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FG4D

    Free format text: LANGUAGE OF EP DOCUMENT: GERMAN

    REF Corresponds to:

    Ref document number: 50014312

    Country of ref document: DE

    Date of ref document: 20070621

    Kind code of ref document: P

    GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

    Effective date: 20070628

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: SE

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20070809

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: ES

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20070820

    ET Fr: translation filed
    REG Reference to a national code

    Ref country code: IE

    Ref legal event code: FD4D

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IE

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20070509

    Ref country code: PT

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20071009

    Ref country code: DK

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20070509

    PLBE No opposition filed within time limit

    Free format text: ORIGINAL CODE: 0009261

    STAA Information on the status of an ep patent application or granted ep patent

    Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

    26N No opposition filed

    Effective date: 20080212

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GR

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20070810

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: IT

    Payment date: 20080226

    Year of fee payment: 9

    BERE Be: lapsed

    Owner name: ERICSSON A.B.

    Effective date: 20080228

    REG Reference to a national code

    Ref country code: CH

    Ref legal event code: PL

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: MC

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20080228

    Ref country code: LI

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20080229

    Ref country code: CH

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20080229

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: BE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20080228

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: AT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20080224

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: CY

    Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

    Effective date: 20070509

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: LU

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20080224

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: IT

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20090224

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: PLFP

    Year of fee payment: 17

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: NL

    Payment date: 20160225

    Year of fee payment: 17

    Ref country code: DE

    Payment date: 20160226

    Year of fee payment: 17

    PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

    Ref country code: GB

    Payment date: 20160226

    Year of fee payment: 17

    Ref country code: FR

    Payment date: 20160217

    Year of fee payment: 17

    REG Reference to a national code

    Ref country code: DE

    Ref legal event code: R119

    Ref document number: 50014312

    Country of ref document: DE

    REG Reference to a national code

    Ref country code: NL

    Ref legal event code: MM

    Effective date: 20170301

    GBPC Gb: european patent ceased through non-payment of renewal fee

    Effective date: 20170224

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: NL

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20170301

    REG Reference to a national code

    Ref country code: FR

    Ref legal event code: ST

    Effective date: 20171031

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: FR

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20170228

    Ref country code: DE

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20170901

    PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

    Ref country code: GB

    Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

    Effective date: 20170224