EP0694886B1 - Système d'affranchissement postal électronique ayant un programme d'exploitation rechargeable dans une mémoire flash - Google Patents

Système d'affranchissement postal électronique ayant un programme d'exploitation rechargeable dans une mémoire flash Download PDF

Info

Publication number
EP0694886B1
EP0694886B1 EP19950401701 EP95401701A EP0694886B1 EP 0694886 B1 EP0694886 B1 EP 0694886B1 EP 19950401701 EP19950401701 EP 19950401701 EP 95401701 A EP95401701 A EP 95401701A EP 0694886 B1 EP0694886 B1 EP 0694886B1
Authority
EP
European Patent Office
Prior art keywords
memory
microprocessor
circuit
sector
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP19950401701
Other languages
German (de)
English (en)
Other versions
EP0694886A1 (fr
Inventor
Bernard Vermesse
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quadient Technologies France SA
Original Assignee
Neopost Technologies SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Neopost Technologies SA filed Critical Neopost Technologies SA
Publication of EP0694886A1 publication Critical patent/EP0694886A1/fr
Application granted granted Critical
Publication of EP0694886B1 publication Critical patent/EP0694886B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00362—Calculation or computing within apparatus, e.g. calculation of postage value
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00193—Constructional details of apparatus in a franking system
    • G07B2017/00258—Electronic hardware aspects, e.g. type of circuits used
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00314—Communication within apparatus, personal computer [PC] system, or server, e.g. between printhead and central unit in a franking machine
    • G07B2017/00322—Communication between components/modules/parts, e.g. printer, printhead, keyboard, conveyor or central unit
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
    • G07B17/00—Franking apparatus
    • G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
    • G07B17/00362—Calculation or computing within apparatus, e.g. calculation of postage value
    • G07B2017/00395—Memory organization
    • G07B2017/00403—Memory zones protected from unauthorized reading or writing

Definitions

  • the invention relates generally to field of postage machines which are now widely used in shipping offices of corporate mail.
  • It relates more particularly to a system electronic postage including a microprocessor connected by an address bus and a bus data to a non-volatile memory circuit in which is recorded an operating program (see EP-A-0 605 313).
  • operating program is meant a program intended for the control of the microprocessor in order to obtain a desired operation of it. It can be used in particular with amount accounting information management postage. This information includes generally the amount of funds available in the system (this amount being decremented with each transaction postage) as well as the cumulative amount of postage (this amount is incremented each time franking operation). This information is maintained in the so-called top-down and bottom-up registers in non-volatile memory backed up by battery. Most franking system has two memories not battery-backed birds in which are duplicate the top and bottom registers.
  • Such a franking system is generally mounted inside a sealed enclosure.
  • the program operating system is saved in a memory of the type EPROM.
  • Such memory requires exposure to rays ultra violet to be erased then reprogrammed in order to change the operating program.
  • the circuit or EPROM memory box must be mounted in the franking system on a support so as to be removable. The presence of such a support increases the cost of the postage system. It would be possible to record the operating program in a RAM type read / write memory backed up by drums. But such a solution increases the cost even more of the franking system.
  • this arrangement would cause complications to ensure the level of program data security required by Postal administrations. In other words, it is not planned today to change, in situ in a system electronic franking, the operating program stored in a non-volatile memory circuit, i.e. without removing the memory circuit from the sealed enclosure containing the franking system.
  • the object of the invention is to propose a system electronic postage meter having a circuit of memory arranged in such a way as to allow a change in situ of the operating program recorded in the circuit of memory without penalizing the cost of the system and without affecting its security level.
  • the invention relates to a system electronic postage characterized in that the memory circuit is of the flash memory type having a memory space divided into a plurality of sectors selectively addressable from the address bus, in this that there is an address decoding circuit between the address bus and a memory circuit terminal authorizing or prohibiting writing to memory, this circuit of decoding being arranged so that the microprocessor is prevented from writing to a first memory sector in which the operating program is saved when the decoding circuit detects the presence of a signal control set to a logical first level and the microprocessor is allowed to write to said first memory sector when the decoding circuit detects the presence of the control signal set to a second level logic, and that there is a loading program saved in a second protected memory sector, by programmed configuration of the memory circuit, against all write access, this loading program being planned to control the microprocessor in such a way that he establish a dialogue with another processor in view load a new operating program, provided by this other processor, instead of the operating program already saved in said first memory sector when the control signal
  • Non-volatile memory circuit technology from flash type is starting to appear on the market and is of interest for a franking system electronic postal.
  • Such a memory circuit has space memory organized into sectors of fixed size selectively erasable by a microprocessor control. The sectors of such memory are otherwise likely to be selectively protected against write or write access erasure. This protection is done by configuring the flash memory on a programming bench. This protection can therefore be performed before mounting the memory circuit flash directly on a printed circuit board.
  • Such non-volatile memory circuit may be suitable for recording the operating program of a machine postage because it has a memory space important enough.
  • Decoding circuit prevents changes untimely operating program in memory flash, for example in the event of a malfunction of the microprocessor, and contributes to the security of the system.
  • this control signal comes from a line conductive connected to a current source by a pin removable. This way when the spindle is interposed between the decoding circuit and the current source, the control signal is set to its first logical state. When this pin is removed, the control signal changes of logical state which makes the first sector of memory containing the operating program accessible in erasing and writing by the microprocessor which can then reload a new operating program.
  • the microprocessor, the circuit memory, address decoding circuit and pin be placed inside a sealed enclosure. This way, only the manufacturer can load a new one. operating program in the first sector of the memory.
  • Figure 1 shows in schematic form a first embodiment of the franking system.
  • Figure 2 illustrates the organization into sectors of the flash memory.
  • the franking system includes a microprocessor 1 having seventeen address bits A0-A16 and eight data bits D0-D7, for example the circuit integrated known as "80C166" or the circuit integrated known under the reference "ST10". He still understands a non-volatile flash memory circuit 2, for example the integrated circuit known under the reference "29F10PL".
  • This memory has a capacity of 128 Kilo bytes divided into eight memory sectors of 16 Kilo bytes each. These eight sectors are designated by S1 to S8 in Figure 2.
  • the data inputs / outputs D0 to D7 of the memory 2 are connected to the data inputs / outputs microprocessor 1 through a bus data 10 comprising eight lines of data.
  • the entrees of addresses A0 to A16 of memory circuit 2 are connected to corresponding address outputs of microprocessor 1 to across an address bus 11 comprising seventeen lines addresses.
  • the memory circuit 2 also has an input of OE read command, WR write command input and a CE box selection input.
  • the entrance to selection of CE box permanently receives a signal 0 volt electric so the memory circuit 2 receives all read and write commands from microprocessor 1.
  • the microprocessor 1 also has an output of RD read command, a write command output WR, a reserved input of a CHPRG control signal, and a serial RXD1 input and TXD1 output port.
  • RD microprocessor read command output is connected to the RD read command input of the circuit of memory.
  • the serial RXD1 input and TXD1 output of the microprocessor are connected to a connector 5 through a control bus 12 comprising several lines of orders.
  • microprocessor input for receive the CHPRG control signal is connected through the control bus 12 and a removable pin 4 (under the shape of a jumper) to a current source delivering a 5 volts electrical signal corresponding to a level logic equal to 1.
  • the address decoder 3 includes an AND gate reverser 31 with three inputs to receive respectively the CHPRG control signal and signals from the outputs of most significant addresses A15 and A16 of microprocessor. These last two signals are taken directly on address bus 11. It also includes a reversing single door 32 which receives a control signal write from WR write command output of microprocessor 1. It includes yet another AND gate reverser 33 having a first input connected to the output of gate 31 and two other inputs connected to the output of door 32. The output of door 33 is connected to the input write command WR of memory circuit 2.
  • the microprocessor 1, the memory circuit 2, the address decoder 3 and pin 4 are enclosed in a enclosure 20 comprising a hatch 21 giving access from the outside of the enclosure on pin 4.
  • the hatch closes normally the enclosure and is sealed to prevent any unauthorized access to the interior of the enclosure by a user.
  • the connector 5 is freely accessible from outside the enclosure 20. However, it could also be locked inside of the enclosure so as to be accessible only when the hatch 21 is open.
  • the set of circuits 1,2,3,4,5 is mounted on one or printed circuit boards not shown, the terminals memory circuit 2 can be directly soldered on a printed circuit board.
  • the memory space of memory 2 is divided into a plurality of memory sectors of identical capacity, in the occurrence eight sectors S1 to S8 of 16 Kilo bytes each.
  • a loading program is saved in the sector S1.
  • the S1 sector is protected against erasing or writing, after the program load recorded there and before mounting the circuit memory 2 directly on the printed circuit board. Such protection is achieved using a device specific memory programming known per se.
  • a machine operating program postage is recorded in sectors S7 and S8 from memory. Sectors S2 to S6 are left free for the recording of other data.
  • the address decoder 3 prevents access writing the microprocessor in sectors S7 and S8 of memory of the fact that the combination of the input signals of door 31 forces the output of the address decoder to a logic level equal to 1 and that this logic level is that required to inhibit WR write command input memory circuit 2.
  • the address decoder 3 ensures that the operating program saved in the S7 and S8 memory is not affected by a malfunction microprocessor for example.
  • the microprocessor accesses the first bytes saved in sector S1 of the memory which constitute the beginning of the loading program.
  • This loading program is first designed to test during the start of its execution the logic level CHPRG signal received by the microprocessor. If this signal to a logic level equal to 1, the loading program launches execution of the operating program at the same time as stops. It is therefore the normal framework for operation of the franking system.
  • the CHPRG signal will have a logic level equal to 0.
  • the address decoder 3 lets through the control signal WR writing from the microprocessor so that authorize the microprocessor to write in the S7 sectors and S8 from memory.
  • the loading program upon signal detection CHPRG at a logic level equal to 0, command the microprocessor in such a way that it first erases the contents of sectors S7 and S8 and then that it establishes a communication with another processor connected to the ports RXD1 and TXD1 serial input / output via connector 5 to load a new one in situ operating program in sectors S7 and S8, this new operating program from the other processor.
  • the loading program can stop and block the functioning of the system postage. System power postage should be cut.
  • the spindle 4 must be replaced again so that the CHPRG signal level is equal to 1. Then the machine meter is turned back on and the program loading as indicated above will launch the execution of the new operating program.
  • the signal CHPRG can come from directly from the microprocessor which is controlled in such a way so as to change the logic level of the CHPRG signal to response to a coded message obtained from the port of entry RXD1 series.
  • the microprocessor of the franking system is connected, for example by a telephone line, at a fleet management center postage systems.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Description

L'invention se rapporte d'une façon générale au domaine des machines d'affranchissement qui sont maintenant largement utilisées dans les bureaux d'expédition de courrier des entreprises.
Elle concerne plus particulièrement un système d'affranchissement postal électronique comprenant un microprocesseur connecté par un bus d'adresses et un bus de données à un circuit de mémoire non volatile dans lequel est enregistré un programme d'exploitation (voir EP-A-0 605 313).
On entend par programme d'exploitation, un programme destiné à la commande du microprocesseur en vue d'obtenir un fonctionnement désiré de celui-ci. Il peut servir notamment à gestion d'informations de comptabilisation de montants d'affranchissement. Ces informations comprennent généralement le montant en fonds disponible dans le système (ce montant étant décrémenté à chaque opération d'affranchissement) ainsi que le montant cumulé des affranchissement (ce montant étant incrémenté à chaque opération d'affranchissement). Ces informations sont maintenues dans les registres dits descendant et ascendant en mémoire non volatile secourue par batterie. La plupart des système d'affranchissement comporte deux mémoires non volatiles secourues par batterie dans lesquelles sont dupliqués les registres descendant et ascendant.
Un tel système d'affranchissement est généralement monté à l'intérieur d'une enceinte scellée. Dans les systèmes d'affranchissement connus, le programme d'exploitation est enregistré dans une mémoire du type EPROM. Une telle mémoire nécessite une exposition aux rayons ultra violet pour être effacée puis reprogrammée afin de changer le programme d'exploitation. Pour réaliser cette fonction, le circuit ou boitier mémoire EPROM doit être monté dans le système d'affranchissement sur un support de façon à être amovible. La présence d'un tel support augmente le coût du système d'affranchissement. Il serait envisageable d'enregistrer le programme d'exploitation dans une mémoire à lecture/écriture du type RAM secourue par batterie. Mais une telle solution grève encore plus le coût du système d'affranchissement. Par ailleurs, cet agencement entraínerait des complications pour assurer le niveau de sécurité des données du programme exigé par les Administrations postales. Autrement dit, il n'est pas prévu aujourd'hui de changer, in situ dans un système d'affranchissement électronique, le programme d'exploitation enregistré dans un circuit de mémoire non volatile, c'est-à-dire sans sortir le circuit de mémoire de l'enceinte scellée renfermant le système d'affranchissement.
Le but de l'invention est de proposer un système d'affranchissement postal électronique ayant un circuit de mémoire agencé de telle façon à permettre un changement in situ du programme d'exploitation enregistré dans le circuit de mémoire sans pénaliser le coût de revient du système et sans affecter le niveau de sécurité de celui-ci.
A cet effet, l'invention a pour objet un système d'affranchissement postal électronique caractérisé en ce que le circuit de mémoire est du type mémoire flash ayant un espace mémoire divisé en une pluralité de secteurs sélectivement adressables à partir du bus d'adresses, en ce qu'il est prévu un circuit de décodage d'adresses entre le bus d'adresses et une borne du circuit mémoire autorisant ou interdisant l'écriture dans la mémoire, ce circuit de décodage étant agencé de manière que le microprocesseur est empêché d'écrire dans un premier secteur de la mémoire dans lequel le programme d'exploitation est enregistré quand le circuit de décodage détecte la présence d'un signal de contrôle mis à un premier niveau logique et le microprocesseur est autorisé à écrire dans ledit premier secteur de la mémoire quand le circuit de décodage détecte la présence du signal de contrôle mis à un second niveau logique, et en ce qu'il est prévu un programme de chargement enregistré dans un second secteur de la mémoire protégé, par configuration programmée du circuit de mémoire, contre tout accès en écriture, ce programme de chargement étant pévu pour commander le microprocesseur de telle manière qu'il établisse un dialogue avec un autre processeur en vue de charger un nouveau programme d'exploitation, fourni par cet autre processeur, à la place du programme d'exploitation déjà enregistré dans ledit premier secteur de la mémoire quand le signal de contrôle est mis au second niveau logique.
La technologie des circuits de mémoire non volatile du type flash commence à faire son apparition sur le marché et présente un intérêt pour un système d'affranchissement postal électronique. Un tel circuit mémoire a un espace mémoire organisé en secteurs de taille fixe sélectivement effaçables par une commande de microprocesseur. Les secteurs d'une telle mémoire sont par ailleurs susceptibles d'être sélectivement protégés contre tout accès en écriture ou en effacement. Cette protection s'effectue en configurant la mémoire flash sur un banc de programmation. Cette protection peut donc être réalisée avant montage du circuit de mémoire flash directement sur une carte de circuit imprimé. Un tel circuit de mémoire non volatile peut convenir à l'enregistrement du programme d'exploitation d'une machine d'affranchissement car elle dispose d'un espace mémoire suffisamment important.
Le circuit de décodage empêche les modifications intempestives du programme d'exploitation dans la mémoire flash, par exemple en cas de dysfonctionnement du microprocesseur, et contribue à la sécurité du système.
Il est même possible de télé charger un nouveau programme d'exploitation dans la mémoire flash si un système de télécommunication est prévu entre le microprocesseur du système d'affranchissement et cet autre processeur.
Selon un mode de réalisation particulièrement simple à mettre en oeuvre, ce signal de contrôle est issu d'une ligne conductrice reliée à une source de courant par une broche amovible. De cette façon, quand la broche est interposée entre le circuit de décodage et la source de courant, le signal de contrôle est mis à son premier état logique. Quand cette broche est enlevée, le signal de contrôle change d'état logique ce qui rend le premier secteur de la mémoire contenant le programme d'exploitation accessible en effacement et en écriture par le microprocesseur qui peut alors y recharger un nouveau programme d'exploitation.
Pour empêcher un chargement non autorisé d'un nouveau programme d'exploitation dans le premier secteur de la mémoire, il est prévu que le microprocesseur, le circuit de mémoire, le circuit de décodage d'adresses et la broche amovible soient placés à l'intérieur d'une enceinte scellée. De cette façon, seul le fabricant peut charger un nouveau programme d'exploitation dans le premier secteur de la mémoire.
D'autres caractéristiques et avantages ressortiront de la description qui suit d'exemples de réalisation de l'invention faite en référence aux dessins.
la figure 1 montre sous forme schématique un premier mode de réalisation du système d'affranchissement.
La figure 2 illustre l'organisation en secteurs de la mémoire flash.
Sur la figure 1, le système d'affranchissement comprend un microprocesseur 1 ayant dix-sept bits d'adresses A0-A16 et huit bits de données D0-D7, par exemple le circuit intégré connu sous la référence "80C166" ou le circuit intégré connu sous la référence "ST10". Il comprend encore un circuit de mémoire flash non volatile 2, par exemple le circuit intégré connu sous la référence "29F10PL". Cette mémoire a une capacité de 128 Kilo octets divisée en huit secteurs mémoire de 16 Kilo octets chacun. Ces huit secteurs sont désignés par S1 à S8 sur la figure 2.
Les entrées/sorties de données D0 à D7 du circuit de mémoire 2 sont reliées aux entrées/sorties de données respectives du microprocesseur 1 au travers d'un bus de données 10 comprenant huit lignes de données. Les entrées d'adresses A0 à A16 du circuit de mémoire 2 sont reliées aux sorties d'adresses correspondantes du microprocesseur 1 au travers d'un bus d'adresses 11 comprenant dix-sept lignes d'adresses.
Le circuit de mémoire 2 comporte encore une entrée de commande de lecture OE, une entrée de commande d'écriture WR et une entrée de sélection de boítier CE. L'entrée de sélection de boítier CE reçoit en permanence un signal électrique de 0 volt de sorte que le circuit de mémoire 2 reçoit toutes les commandes de lecture et d'écriture provenant du microprocesseur 1.
Le microprocesseur 1 comporte encore une sortie de commande de lecture RD, une sortie de commande d'écriture WR, une entrée réservée d'un signal de contrôle CHPRG, et un port d'entrée RXD1 et de sortie TXD1 sérielles.
La sortie de commande de lecture RD du microprocesseur est reliée à l'entrée de commande de lecture RD du circuit de mémoire. L'entrée RXD1 et la sortie TXD1 sérielles du microprocesseur sont reliées à un connecteur 5 au travers d'un bus de commande 12 comportant plusieurs lignes de commandes.
Par ailleurs, l'entrée du microprocesseur pour recevoir le signal de contrôle CHPRG est reliée au travers du bus de commande 12 et d'une broche amovible 4 (sous la forme d'un cavalier) à une source de courant délivrant un signal électrique de 5 volts correspondant à un niveau logique égal à 1.
Il est prévu aussi un décodeur d'adresses 3 ayant une sortie reliée à l'entrée de commande d'écriture WE du circuit de mémoire 2.
Le décodeur d'adresses 3 comprend une porte ET inverseuse 31 à trois entrées pour recevoir respectivement le signal de contrôle CHPRG et des signaux provenant des sorties d'adresses de poids fort A15 et A16 du microprocesseur. Ces deux derniers signaux sont prélevés directement sur le bus d'adresses 11. Il comprend aussi une porte simple inverseuse 32 qui reçoit un signal de commande d'écriture provenant de la sortie de commande d'écriture WR du microprocesseur 1. Il comprend encore une autre porte ET inverseuse 33 ayant une première entrée reliée à la sortie de la porte 31 et deux autres entrées reliées à la sortie de la porte 32. La sortie de la porte 33 est reliée à l'entrée de commande d'écriture WR du circuit de mémoire 2.
Le microprocesseur 1, le circuit de mémoire 2, le décodeur d'adresses 3 et la broche 4 sont enfermés dans une enceinte 20 comportant une trappe 21 donnant accès depuis l'extérieur de l'enceinte à la broche 4. La trappe ferme normalement l'enceinte et est scellée pour empêcher tout accès non autorisé à l'intérieur de l'enceinte par un utilisateur. Comme représenté sur la figure 1, le connecteur 5 est librement accessible depuis l'extérieur de l'enceinte 20. Toutefois il pourrait aussi être enfermé à l'intérieur de l'enceinte de façon à être accessible seulement quand la trappe 21 est ouverte.
L'ensemble des circuits 1,2,3,4,5 est monté sur une ou des plaques de circuit imprimé non représentées, les bornes du circuit de mémoire 2 pouvant directement être soudées sur une plaque de circuit imprimé.
L'espace mémoire de la mémoire 2 est divisé en une pluralité de secteurs mémoire de capacité identique, en l'occurrence huit secteurs S1 à S8 de 16 Kilo octets chacun.
Un programme de chargement est enregistré dans le secteur S1. Par ailleurs le secteur S1 est protégé contre l'effacement ou l'écriture, après que le programme de chargement y soit enregistré et avant le montage du circuit de mémoire 2 directement sur la plaque de circuit imprimé. Une telle protection est réalisée à l'aide d'un appareil spécifique de programmation de mémoire connu en soi.
Un programme d'exploitation d'une machine d'affranchissement est enregistré dans les secteurs S7 et S8 de la mémoire. Les secteurs S2 à S6 sont laissés libres pour l'enregistrement d'autres données.
Ces deux secteurs sont accessibles par le microprocesseur au travers des bits d'adresse A15 et A16.
Pendant le fonctionnement normal du système d'affranchissement, le décodeur d'adresses 3 empêche l'accès en écriture du microprocesseur dans les secteurs S7 et S8 de la mémoire du fait que la combinaison des signaux en entrée de la porte 31 force la sortie du décodeur d'adresses à un niveau logique égal à 1 et que ce niveau logique est celui qu'il faut pour inhiber l'entrée de commande d'écriture WR du circuit de mémoire 2.
Par conséquent, le décodeur d'adresses 3 assure que le programme d'exploitation enregistré dans les secteurs S7 et S8 de la mémoire ne soit pas altéré par un dysfonctionnement du microprocesseur par exemple.
Par ailleurs, à la mise sous tension du système d'affranchissement, le microprocesseur accède aux premiers octets enregistrés dans le secteur S1 de la mémoire qui constituent le début du programme de chargement.
Ce programme de chargement est d'abord agencé pour tester pendant le début de son exécution le niveau logique du signal CHPRG reçu par le microprocesseur. Si ce signal à un niveau logique égal à 1, le programme de chargement lance l'exécution du programme d'exploitation en même temps qu'il s'interrompt. Il s'agit donc du cadre normal de fonctionnement du système d'affranchissement.
Maintenant si la broche 4 est enlevée du circuit électrique entre la source de +5 volts et le décodeur d'adresses 3, le signal CHPRG aura un niveau logique égal à 0. Quand le signal CHPRG a un niveau logique égal à 0, le décodeur d'adresses 3 laisse passer le signal de commande d'écriture WR venant du microprocesseur de manière à autoriser le microprocesseur à écrire dans les secteurs S7 et S8 de la mémoire.
Le programme de chargement, sur détection du signal CHPRG à un niveau logique égal à 0, commande le microprocesseur de telle manière qu'il efface d'abord le contenu des secteurs S7 et S8 et ensuite qu'il établisse une communication avec un autre processeur raccordé aux ports d'entrée/sortie sérielles RXD1 et TXD1 par l'intermédiaire du connecteur 5 en vue de charger in situ un nouveau programme d'exploitation dans les secteurs S7 et S8, ce nouveau programme d'exploitation venant de l'autre processeur. Après le chargement du nouveau programme d'exploitation, le programme de chargement peut s'interrompre et bloquer le fonctionnement du système d'affranchissement. L'alimentation du système d'affranchissement doit être coupée. A ce moment, la broche 4 doit de nouveau être remise en place de manière que le niveau du signal CHPRG soit égal à 1. Puis la machine d'affranchissement est remise sous tension et le programme de chargement comme indiqué plus haut lancera l'exécution du nouveau programme d'exploitation.
En variante, le signal CHPRG peut être issu directement du microprocesseur qui est commandé de telle manière à changer le niveau logique du signal CHPRG en réponse à un message codé obtenu depuis le port d'entrée série RXD1. Dans cette variante, le microprocesseur du système d'affranchissement est relié, par exemple par une ligne téléphonique, à un centre de gestion d'un parc de systèmes d'affranchissement.

Claims (3)

  1. Un système d'affranchissement postal électronique comprenant un microprocesseur (1) connecté par un bus d'adresses (11) et un bus de données (10) à un circuit de mémoire non volatile (2) dans lequel est enregistré un programme d'exploitation, caractérisé en ce que le circuit de mémoire est du type mémoire flash ayant un espace mémoire divisé en une pluralité de secteurs (S1-S8) sélectivement adressables à partir du bus d'adresses, en ce qu'il est prévu un circuit de décodage d'adresses (3) entre le bus d'adresses et une borne (WE) du circuit mémoire autorisant ou interdisant l'écriture dans la mémoire, ce circuit de décodage étant agencé de manière que le microprocesseur est empêché d'écrire dans un premier secteur (S7,S8) de la mémoire dans lequel le programme d'exploitation est enregistré quand le circuit de décodage détecte la présence d'un signal de contrôle (CHPRG) mis à un premier niveau logique et le microprocesseur est autorisé à écrire dans ledit premier secteur de la mémoire quand le circuit de décodage détecte la présence du signal de contrôle mis à un second niveau logique, et en ce qu'il est prévu un programme de chargement enregistré dans un second secteur (S1) de la mémoire protégé, par configuration programmée du circuit de mémoire, contre tout accès en écriture, ce programme de chargement étant prévu pour commander le microprocesseur de telle manière qu'il établisse un dialogue avec un autre processeur en vue de charger un nouveau programme d'exploitation, fourni par cet autre processeur, à la place du programme d'exploitation déjà enregistré dans ledit premier secteur de la mémoire quand le signal de contrôle est mis au second niveau logique.
  2. Le système selon la revendication 1, dans lequel le signal de contrôle (CHPRG) est issu d'une ligne conductrice reliée à une source de courant par une broche amovible (4).
  3. Le système selon la revendication 2, dans lequel, le microprocesseur (1), le circuit de mémoire (2), le circuit de décodage d'adresses (3) et la broche amovible (4) sont placés à l'intérieur d'une enceinte scellée (20).
EP19950401701 1994-07-18 1995-07-18 Système d'affranchissement postal électronique ayant un programme d'exploitation rechargeable dans une mémoire flash Expired - Lifetime EP0694886B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9408859A FR2722595B1 (fr) 1994-07-18 1994-07-18 Systeme d'affranchissement postal electronique ayant un programme d'exploitation rechargeable in situ
FR9408859 1994-07-18

Publications (2)

Publication Number Publication Date
EP0694886A1 EP0694886A1 (fr) 1996-01-31
EP0694886B1 true EP0694886B1 (fr) 1999-10-13

Family

ID=9465479

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19950401701 Expired - Lifetime EP0694886B1 (fr) 1994-07-18 1995-07-18 Système d'affranchissement postal électronique ayant un programme d'exploitation rechargeable dans une mémoire flash

Country Status (3)

Country Link
EP (1) EP0694886B1 (fr)
DE (1) DE69512718T2 (fr)
FR (1) FR2722595B1 (fr)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4547853A (en) * 1982-10-13 1985-10-15 Pitney Bowes Inc. Electronic postage meter reset circuit
DE3650330T2 (de) * 1985-10-16 1995-11-16 Pitney Bowes Inc Frankiermaschinensystem zur nichtflüchtigen Speicherung von Daten.
WO1989011134A1 (fr) * 1988-05-09 1989-11-16 Ascom Hasler Ag Systeme electronique de calcul et d'enregistrement pour machines d'affranchissement
CH683726A5 (de) * 1992-03-10 1994-04-29 Frama Ag Frankiermaschine.
FR2700043B1 (fr) * 1992-12-30 1995-02-10 Neopost Ind Machine à affranchir permettant de mémoriser un historique.

Also Published As

Publication number Publication date
EP0694886A1 (fr) 1996-01-31
FR2722595B1 (fr) 1996-10-04
DE69512718D1 (de) 1999-11-18
FR2722595A1 (fr) 1996-01-19
DE69512718T2 (de) 2000-03-02

Similar Documents

Publication Publication Date Title
EP0554164B1 (fr) Carte à puce à plusieurs protocoles de communication
EP0461971B1 (fr) Dispositif électronique de connexion
EP0437386B1 (fr) Verrous de sécurité pour circuit intégré
EP1062633B1 (fr) Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
EP0669576B1 (fr) Circuit de redondance de mémoire
FR2646942A1 (fr) Carte a circuit integre
FR2503423A1 (fr) Systeme de cartes a memoire electronique pouvant etre rechargees a des valeurs fiduciaires
EP0267114B1 (fr) Circuit intégré pour la mémorisation et le traitement d'informations de manière confidentielle comportant un dispositif anti-fraude
EP0651394A1 (fr) Circuit intégré contenant une mémoire protégée et système sécurisé utilisant ledit circuit intégré
WO2001097032A1 (fr) Memoire eeprom securisee comprenant un circuit de correction d'erreur
FR2693581A1 (fr) Dispositif de mémorisation à semi-conducteurs et méthode d'accès à ce dispositif.
EP0735489A1 (fr) Procédé de protection de zones de mémoires non volatiles
FR2711832A1 (fr) Carte de mémoire non volatile avec indication prêt occupé et minimisation de compte de broches.
FR2594984A1 (fr) Element a carte de circuits integres pour dispositif de traitement de donnees
EP0694886B1 (fr) Système d'affranchissement postal électronique ayant un programme d'exploitation rechargeable dans une mémoire flash
EP1374249B1 (fr) Dispositif et procede de protection partielle en lecture d'une memoire non volatile
FR2691832A1 (fr) Circuit de commande de mémoire pour une carte à mémoire.
FR2618926A1 (fr) Dispositif a memoire de controle de l'utilisation d'un logiciel, du type cle
FR2604554A1 (fr) Dispositif de securite pourla programmation d'une memoire non volatile programmable electriquement
EP1006532A1 (fr) Mémoire EEPROM sécurisée comportant des moyens de détection d'effacement par UV
EP0851359B1 (fr) Procédé et dispositif de lecture de mémoire ayant des zones protégées en lecture
FR2719939A1 (fr) Mémoire non volatile modifiable électriquement à interface de commande.
FR2788353A1 (fr) Microprocesseur avec circuits de protection pour securiser l'acces a ses registres
FR2768256A1 (fr) Procede d'enregistrement d'un mot binaire au moyen de cellules memoire du type programmable et effacable electriquement
EP0328436B1 (fr) Procédé et dispositif de décodage partiel de l'entête d'un message de communication émis par une première station vers au moins une seconde station, notamment dans un véhicule automobile

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB

17P Request for examination filed

Effective date: 19960509

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

17Q First examination report despatched

Effective date: 19990112

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 69512718

Country of ref document: DE

Date of ref document: 19991118

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19991201

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20100805

Year of fee payment: 16

Ref country code: DE

Payment date: 20100723

Year of fee payment: 16

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20100722

Year of fee payment: 16

REG Reference to a national code

Ref country code: DE

Ref legal event code: R082

Ref document number: 69512718

Country of ref document: DE

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20110718

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20120330

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20120201

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110801

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 69512718

Country of ref document: DE

Effective date: 20120201

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110718