EP0625277A1 - Ecran plat a micropointes protegees individuellement par dipole - Google Patents

Ecran plat a micropointes protegees individuellement par dipole

Info

Publication number
EP0625277A1
EP0625277A1 EP94900903A EP94900903A EP0625277A1 EP 0625277 A1 EP0625277 A1 EP 0625277A1 EP 94900903 A EP94900903 A EP 94900903A EP 94900903 A EP94900903 A EP 94900903A EP 0625277 A1 EP0625277 A1 EP 0625277A1
Authority
EP
European Patent Office
Prior art keywords
dipoles
dipole
microtips
produced
protected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP94900903A
Other languages
German (de)
English (en)
Other versions
EP0625277B1 (fr
Inventor
Michel Garcia
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pixtech SA
Original Assignee
Pixel International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pixel International SA filed Critical Pixel International SA
Publication of EP0625277A1 publication Critical patent/EP0625277A1/fr
Application granted granted Critical
Publication of EP0625277B1 publication Critical patent/EP0625277B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/04—Cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • H01J1/3042—Field-emissive cathodes microengineered, e.g. Spindt-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/319—Circuit elements associated with the emitters by direct integration

Definitions

  • the present invention relates to a flat screen with microtips individually protected by dipole.
  • Known microtip screens are vacuum tubes generally consisting of two thin glass plates sealed in a sealed manner, the rear plate or cathode plate comprising a matrix array of field effect emitters formed by microtips, and the front plate or anode plate being covered with a transparent conductive layer and phosphors.
  • Each light point (pixel) is associated with a cathodic emissive surface located opposite and made up of a large number of microtips (around 10,000 per mm2).
  • This emissive surface is defined by the intersection of a line (grid) and a column (cathode conductor) of the matrix. Thanks to the short tip-grid distance ( ⁇
  • a potential difference of less than 100 volts applied between line and column makes it possible to obtain at the top of the tip, an electric field sufficient to cause electron emission and high luminance with a low voltage phosphor.
  • the conventional structure of the cathode of a microtip screen comprises in particular, deposited successively on a glass or silicon substrate:
  • resistive layer of silicon or other material A resistive layer of silicon or other material.
  • Cold conductors consisting of a metal layer which can be deposited either below or above the resistive layer.
  • An insulating layer (Si or Si02) which constitutes the gate insulator.
  • a metallic layer which constitutes the grid or line conductors.
  • holes are made in the insulating grid, by known etching techniques, in which the microtips are then produced.
  • the main purpose of the resistive layer is to limit the current in each emitter in order to homogenize the electronic emission, and to limit the maximum current which would pass through the tip in the event of a tip / gate short circuit.
  • the load characteristic which results from putting a resistance in series with the point is a straight line.
  • the voltage drop across this resistor is proportional to the current flowing through it and can be quite large if the current emitted by the tip is large.
  • the voltage which must be applied to the tip-resistance protection system is increased by the same amount, which has significant consequences on the consumption of the screen in particular.
  • the device according to the present invention proposes to solve these problems. It makes it possible not only to obtain an effective limitation of the current passing through each microtip by self-regulation of the emission current beyond a threshold, even if the tip is in direct contact with the grid, but also a better homogeneity of emission, as well as an efficient and simplified control of the luminance of the screen.
  • an emissive flat screen cathode with field emission comprising microtips each protected individually by means of an electrical coupling in series with a dipole formed by a depleting field effect transistor.
  • the current-voltage characteristic of such a dipole is not linear.
  • FIG. 1 is a cross section illustrating the operating principle of a known microtip screen
  • FIG. 2 is an elementary symbolic diagram of a microtip of FIG. 1
  • FIG. 3 is an elementary symbolic diagram of a microtip individually protected by a dipole
  • FIG. 4 represents the cross section of an emissive microtip cathode according to the invention
  • FIG. 5 is a partial section showing in perspective the channel of the field effect transistor around the microtip.
  • FIG. 1 The basic principle of a microtip screen is shown diagrammatically in FIG. 1, in which we see successively from bottom to top (in practice from back to front): A plate 1 of glass or silicon, an underlay d coating 2, the cathode conductors or column conductors 3, a resistive layer 4 an insulating layer 5, the line or grid conductors 6, an empty space 7 and a layer of front glass 8 covered on its internal face with a conductive layer transparent constituting the anode 9, and phosphors 10.
  • An electron beam 11 emitted under vacuum by the microtips 12 electrically connected to the cathode conductors and modulated by the potential of the grid 6 is accelerated towards the anode 9 where it excites the phosphors 10 (triode type operation). Thanks to the short tip-anode distance, focusing is obtained by proximity effect without any electronic optics.
  • each microtip 12 is protected against an excess of current by placing a load resistor in series (FIG. 2).
  • This resistance generally consists of a layer resistive 3 of amorphous silicon (or other resistant material).
  • each microtip 12 is achieved, no longer by putting a load resistor in series, but by putting a dipole 13 in series with the voltage-current characteristic n is not linear.
  • This dipole consists of a field effect transistor (FET), preferably of the type with an insulated depletion gate, the drain D of which is connected to the microtip 12 and the source S to the corresponding column conductor 3, the gate or " gate "G (or pinch electrode) of each transistor being directly connected either to the source S or to the drain D.
  • FET field effect transistor
  • This arrangement allows complete protection of the microtip 12 against frank short circuits between tip and grid 6 by complete blocking of the current in the tip.
  • the dipoles 13 will advantageously be manufactured in integrated technology, on a single silicon substrate 14 (solid or thin layer), so that one can, by polarizing said substrate, which can be common to all the dipoles 13, modify globally (on all points at the same time) the protection threshold and the level of the emission current (modulation of the screen brightness).
  • FIG. 4 shows a partial section of an emissive cathode with microtips protected by dipoles 13, these being produced from a P-type substrate 14 in which overdoped zones 15 of the type are formed.
  • N obtained by diffusion or other (implantation) and constituting the sources, the channel 20 (depletion transistor) formed for example by an N-type ion implantation, as well as an insulating layer of gate 16 made of silica obtained by surface oxidation or deposition .
  • the pinch electrode 17 is created at the same time as the column conductor 3 by metallization.
  • the tip is produced in the usual way, but rests on the pinch gate of the transistor.
  • the drains located under the microtips are not overdoped, as usually in conventional MOS structures.
  • the field effect transistor constituting the dipole 13 can advantageously have a circular geometry, its conduction channel being situated all around the microtip 12 (FIG. 5).
  • the operation of the dipole 13 is then as follows: The extraction voltage is applied to the electrode 6 (grid). When this voltage is low (low enough for the peak / source voltage to be less than the threshold of the depletion transistor), the dipole in series with the tip 12 is roughly equivalent to the resistance of the channel 20 implanted, its value is quite weak. When the extraction voltage increases so that the peak / source voltage is of the order of, or greater than, the threshold of said depletion transistor, the pinch gate 17 does its job and "clamps" the channel 20 limiting the current in the dipole at a value
  • saturation current of the depletion transistor which is, in the first order, only a function of the geometric dimensions of the assembly and the voltage of the substrate 14 relative to the source 15.
  • the voltage loss in the dipole n being more function itself current in the tip, but only the threshold voltage of said depletion transistor. In fact each point will be crossed by the saturation current of the depletion transistor which protects it.
  • the geometries of said transistors being identical, the currents in the tips (whatever the specific emission characteristics of the tips) will be identical.
  • the emissive cathode can itself be produced on silicon using integrated technology.
  • the column conductors 3, and possibly the row conductors (or grid 6) may be made up of diffused layers, buried or not, with the alternative of doubling, in places, the layer diffused by metallization (positioned in an uncluttered sector for example or in such a way as to minimize coupling capacities)

Abstract

Un écran plat à micropointes protégées individuellement par dipôle est constitué d'une cathode émissive à émission de champ comportant des micropointes (12) protégées chacune individuellement grâce à un couplage électrique en série avec un dipôle (13) formé d'un transistor à effet de champ à déplétion, les dipôles étant réalisés de telle façon que l'on puisse modifier sur toutes les pointes en même temps le seuil de protection et le niveau du courant d'émission, en agissant uniquement sur la polarisation du substrat (14) commun de ces dipôles. Il concerne d'une façon générale le domaine des écrans d'affichage ou de visualisation.

Description

ÉCRAN PLAT A MICROPOINTES PROTÉGÉES INDIVIDUELLEMENT PAR DIPOLE
La présente invention a pour objet un écran plat à micropointes protégées individuellement par dipôle.
Il concerne d'une façon générale le domaine des écrans d'affichage ou de visualisation plats à adressage matriciel de toutes dimensions, et peut s'appliquer à tous les secteurs industriels utilisant des écrans de ce type: télévision, informatique, télécommunications, appareils de contrôle, installations de surveillance, etc.
Les écrans à micropointes connus sont des tubes à vide constitués en général de deux plaques de verre mince scellées de façon étanche, la plaque arrière ou plaque cathode comportant un réseau matriciel d'émetteurs à effet de champ formé de micropointes, et la plaque avant ou plaque anode étant recouverte d'une couche conductrice transparente et de luminophores.
A chaque point lumineux (pixel), est associé une surface émissive cathodique située vis à vis et constituée d'un grand nombre de micropointes (environ 10 000 par mm2) . Cette surface émissive est définie par l'intersection d'une ligne (grille) et d'une colonne (conducteur cathodique) de la matrice. Grâce à la faible distance pointe-grille (<
1 μ ) et à l'effet amplificateur de la pointe, une différence de potentiel de moins de 100 volts appliquée entre ligne et colonne permet d'obtenir au sommet de la pointe, un champ électrique suffisant pour provoquer l'émission d'électrons et une luminance élevée avec un luminophore basse tension.
La structure classique de la cathode d'un écran à micropointes comprend en particulier, déposés successivement sur un substrat de verre ou de silicium:
- Une couche d'isolation.
- Une couche résistive de silicium ou autre matériau. - Les "conducteurs colonne" constitués d'une couche métallique qui peut être déposée soit dessous soit dessus la couche résistive.
- Une couche isolante (Si ou Si02) qui constitue l'isolant de grille. - Une couche métallique qui constitue la grille ou conducteurs de ligne.
Après dépôt des susdites couches, il est pratiqué dans la grille isolante, par des techniques de gravure connues, des trous dans lesquels sont ensuite réalisées les micropointes.
La couche résistive a pour but essentiel de limiter le courant dans chaque émetteur afin d'homogénéiser l'émission électronique, et de limiter le courant maximum qui passerait dans la pointe en cas de court-circuit pointe/grille.
La caractéristique de charge qui résulte de la mise en série, avec la pointe, d'une résistance est une droite. La chute de tension dans cette résistance est proportionnelle au courant qui la traverse et peut s'avérer assez importante si le courant émis par la pointe est important. La tension qui doit être appliquée au système pointe-résistance de protection est augmentée d'autant, ce qui a des conséquences importantes sur la consommation de l'écran notamment. Le dispositif selon la présente invention se propose de résoudre ces problèmes. Il permet en effet non seulement d'obtenir une limitation efficace du courant traversant chaque micropointe par autorégulation du courant d'émission au delà d'un seuil, même si la pointe est en contact direct avec la grille, mais également une meilleure homogénéité d'émission, ainsi qu'un contrôle efficace et simplifié de la luminance de l'écran.
Il est constitué d'une cathode émissive d'écran plat à émission de champ comportant des micropointes protégées chacune individuellement grâce à un couplage électrique en série avec un dipôle formé d'un transistor à effet de champ à déplétion. La caractéristique courant-tension d'un tel dipôle n'est pas linéaire. Ces dipoles pouvant être réalisés de telle façon que l'on puisse modifier de façon globale (sur toutes les pointes en même temps) le seuil de protection et le niveau du courant d'émission et donc la brillance de l'écran, en agissant uniquement sur la polarisation du substrat commun de ces dipoles, ou groupes de dipoles.
Sur les dessins schématiques annexés, donnés à titre d'exemple non limitatif d'une des formes de réalisation de l'objet de l'invention: la figure 1 est une coupe transversale illustrant le principe de fonctionnement d'un écran à micropointes connu, la figure 2 est un schéma symbolique élémentaire d'une micropointe de la figure 1, la figure 3 est un schéma symbolique élémentaire d'une micropointe protégée individuellement par un dipôle, la figure 4 représente la coupe transversale d'une cathode émissive à micropointes selon l'invention, et la figure 5 est une coupe partielle montrant en perspective le canal du transistor à effet de champ autour de la micropointe.
Le principe de base d'un écran à micropointes est schématisé sur la figure 1, sur laquelle on voit successivement de bas en haut (en pratique d'arrière en avant) : Une plaque 1 de verre ou de silicium, une sous-couche d'enrobage 2, les conducteurs cathodiques ou conducteurs colonnes 3, une couche résistive 4 une couche isolante 5, les conducteurs de ligne ou grille 6, un espace vide 7 et une couche de verre avant 8 recouverte sur sa face interne d'une couche conductrice transparente constituant l'anode 9, et de luminophores 10.
Un faisceau d'électrons 11 émis sous vide par les micropointes 12 reliées électriquement aux conducteurs cathodiques et modulé par le potentiel de la grille 6 est accéléré en direction de l'anode 9 où il excite les luminophores 10 (fonctionnement type triode). Grâce à la faible distance pointe-anode, la focalisation est obtenue par effet de proximité sans aucune optique électronique.
Dans ce type de cathode, chaque micropointe 12 est protégée contre un excès de courant par la mise en série d'une résistance de charge (fig 2). Cette résistance est constituée en général par une couche résistive 3 de silicium amorphe (ou autre matériau) résistant.
Dans une cathode émissive selon l'invention, la protection de chaque micropointe 12 est réalisée, non plus par la mise en série d'une résistance de charge, mais par la mise en série d'un dipôle 13 dont la caractéristique tension-courant n'est pas linéaire. Ce dipôle est constitué d'un transistor à effet de champ (FET), de préférence du type à grille isolée à déplétion, dont le drain D est connecté à la micropointe 12 et la source S au conducteur colonne 3 correspondant, la porte ou "gâte" G (ou encore électrode de pincement) de chaque transistor étant directement reliée soit à la source S soit au drain D.
Cette disposition permet de réaliser une protection complète de la micropointe 12 contre les court-circuits francs entre pointe et grille 6 par blocage complet du courant dans la pointe.
Les dipoles 13 seront avantageusement fabriqués en technologie intégrée, sur un substrat 14 unique de silicium (massif ou en couche mince), de manière à ce que l'on puisse, en polarisant ledit substrat, pouvant être commun à tous les dipoles 13, modifier de façon globale (sur toutes les pointes en même temps) le seuil de protection et le niveau du courant d'émission (modulation de la brillance de l'écran) .
A titre d'exemple, la figure 4 montre une coupe partielle d'une cathode émissive à micropointes protégées par dipoles 13, ceux-ci étant réalisés à partir d'un substrat 14 de type P dans lequel sont formées des zones surdopées 15 de type N obtenues par diffusion ou autre (implantation) et constituant les sources, le canal 20 (transistor à déplétion) formé par exemple par une implantaion ionique de type N, ainsi qu'une couche d'isolation de grille 16 en silice obtenue par oxydation de surface ou dépôt. L'électrode de pincement 17 est créée en même temps que le conducteur de colonne 3 par métallisation. La pointe est réalisée de façon habituelle, mais repose sur la grille de pincement du transistor. De préférence, les drains situés sous les micropointes ne sont pas surdopés, comme habituellement dans les structures MOS classiques.
Le transistor à effet de champ constituant le dipôle 13 peut avantageusement présenter une géométrie circulaire, son canal de conduction étant situé tout autour de la micropointe 12 (figure 5).
Le fonctionnement du dipôle 13 est alors le suivant: La tension d'extraction est appliquée sur l'électrode 6 (grille). Lorsque cette tension est faible (suffisamment faible pour que la tension pointe/source soit inférieure au seuil du transistor à déplétion), le dipôle en série avec la pointe 12 est, à peu près, équivalent à la résistance du canal 20 implanté, sa valeur est assez faible. Lorsque la tension d'extraction augmente de telle sorte que la tension pointe/source soit de l'ordre, ou supérieure, au seuil dudit transistor à déplétion, la grille de pincement 17 fait son office et "pince" le canal 20 limitant le courant dans le dipôle à une valeur
(courant de saturation du transistor à déplétion) qui n'est, au premier ordre, plus fonction que des dimensions géométriques de l'ensemble et de la tension du substrat 14 par rapport à la source 15. La perte de tension dans le dipôle n'étant plus elle-même fonction du courant dans la pointe, mais uniquement de la tension de seuil dudit transistor à déplétion. En fait chaque pointe se verra traversée par le courant de saturation du transistor à déplétion qui la protège. Les géométries desdits transistors étant identiques, les courants dans les pointes (quelles que soient les caractéristiques propres d'émission des pointes) seront identiques.
La cathode émissive peut être elle-même réalisée sur silicium en technologie intégrée. Dans ce cas, les conducteurs de colonnes 3, et éventuellement les conducteurs de lignes, (ou grille 6) pourront être constitués de couches diffusées, enterrées ou non, avec comme alternative de doubler, par endroit, la couche diffusée par une métallisation (positionnée dans un secteur non encombré par exemple ou de telle sorte à minimiser les capacités de couplage)
Le positionnement des divers éléments constitutifs donne à l'objet de l'invention un maximum d'effets utiles qui n'avaient pas été, à ce jour, obtenus par des dispositifs similaires.

Claims

REVENDICATIONS
1°. Écran plat à micropointes protégées individuellement par dipôle, appliquable à tous les secteurs industriels utilisant des écrans d'affichage ou de visualisation plats, caractérisé par la combinaison d'un écran plat à adressage matriciel avec cathode à émission de champ comportant des micropointes (12) protégées chacune individuellement grâce à un couplage électrique en série avec un dipôle (13) dont la caractéristique courant-tension n'est pas linéaire, formé d'un transistor à effet de champ dont le drain (D) est connecté à la micropointe (12) et la source (S) au conducteur colonne (3) correspondant, la porte ou "gâte" G (ou encore électrode de pincement) de chaque transistor étant directement reliée soit à la source (S) soit au drain (D).
2°. Dispositif selon la revendication 1, se caractérisant par le fait que les dipoles (13) sont réalisés de telle façon que l'on puisse modifier de façon globale (sur toutes les pointes en même temps) le seuil de protection et le niveau du courant d'émission et donc la brillance de l'écran, en agissant uniquement sur la polarisation du substrat (14) de ces dipoles ou groupes de dipoles.
3°. Dispositif selon l'une quelconque des revendications précédentes, se caractérisant par le fait que les dipoles (13) sont constitués de transistors à effet de champ (FET) à déplétion du type à grille isolée. 4°. Dispositif selon l'une quelconque des revendications précédentes, se caractérisant par le fait que les dipoles (13) sont fabriqués en technologie intégrée.
5°. Dispositif selon l'une quelconque des revendications précédentes, se caractérisant par le fait que les dipoles (13) sont réalisés sur un substrat (14) unique de silicium.
6°. Dispositif selon l'une quelconque des revendications précédentes, se caractérisant par le fait que le transistor à effet de champ constituant le dipôle (13) a une géométrie circulaire, son canal de conduction étant situé tout autour de la micropointe (12).
7°. Procédé de fabrication d'une cathode émissive à micropointes protégées par dipoles selon l'une quelconque des revendications précédentes, se caractérisant par le fait que les dipoles (13) sont réalisés à partir d'un substrat (14) de type P dans lequel sont formées d'une part des zones surdopées (15) de type N constituant les sources et obtenues par diffusion, implantation ou autre, d'autre part le canal (20) du transistor à déplétion formé par exemple par une implantaion ionique de type N, et enfin une couche d'isolation de grille (16) en silice obtenue par oxydation de surface ou dépôt, l'électrode de pincement (17) étant créée en même temps que le conducteur de colonne (3) par métallisation, la micropointe (12), réalisée de façon habituelle, reposant sur ladite grille de pincement. 8°. Procédé selon la revendication 7, se caractérisant par le fait que, contrairement aux structures MOS classiques, le drain (D) situé sous la micropointes (12) n'est pas surdopé.
9°. Procédé selon l'une quelconque des revendications 7 et 8, se caractérisant par le fait que la cathode à émisson de champ est réalisée sur silicium en technologie intégrée, les conducteurs de colonnes (3), et éventuellement les conducteurs de lignes ou grille (6) étant constitués de couches diffusées, enterrées ou non.
10°. Procédé selon la revendication 9, se caractérisant par le fait que les couches diffusées sont doublées localement par une métallisation, positionnée par exemple dans un secteur non encombré, ou de manière à minimiser les capacités de couplage.
EP94900903A 1992-12-04 1993-12-03 Ecran plat a micropointes protegees individuellement par dipole Expired - Lifetime EP0625277B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9214893A FR2698992B1 (fr) 1992-12-04 1992-12-04 Ecran plat à micropointes protégées individuellement par dipôle.
FR9214893 1992-12-04
PCT/FR1993/001190 WO1994014153A1 (fr) 1992-12-04 1993-12-03 Ecran plat a micropointes protegees individuellement par dipole

Publications (2)

Publication Number Publication Date
EP0625277A1 true EP0625277A1 (fr) 1994-11-23
EP0625277B1 EP0625277B1 (fr) 1998-06-17

Family

ID=9436433

Family Applications (1)

Application Number Title Priority Date Filing Date
EP94900903A Expired - Lifetime EP0625277B1 (fr) 1992-12-04 1993-12-03 Ecran plat a micropointes protegees individuellement par dipole

Country Status (5)

Country Link
EP (1) EP0625277B1 (fr)
JP (1) JP3486904B2 (fr)
DE (1) DE69319225T2 (fr)
FR (1) FR2698992B1 (fr)
WO (1) WO1994014153A1 (fr)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514937A (en) * 1994-01-24 1996-05-07 Motorola Apparatus and method for compensating electron emission in a field emission device
JP3026484B2 (ja) * 1996-08-23 2000-03-27 日本電気株式会社 電界放出型冷陰極
JP2000260299A (ja) * 1999-03-09 2000-09-22 Matsushita Electric Ind Co Ltd 冷電子放出素子及びその製造方法
US6648711B1 (en) 1999-06-16 2003-11-18 Iljin Nanotech Co., Ltd. Field emitter having carbon nanotube film, method of fabricating the same, and field emission display device using the field emitter
JP4670137B2 (ja) * 2000-03-10 2011-04-13 ソニー株式会社 平面型表示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2656843B2 (ja) * 1990-04-12 1997-09-24 双葉電子工業株式会社 表示装置
JPH04221990A (ja) * 1990-12-25 1992-08-12 Sony Corp 画像表示装置
US5212426A (en) * 1991-01-24 1993-05-18 Motorola, Inc. Integrally controlled field emission flat display device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9414153A1 *

Also Published As

Publication number Publication date
DE69319225D1 (de) 1998-07-23
JP3486904B2 (ja) 2004-01-13
WO1994014153A1 (fr) 1994-06-23
FR2698992B1 (fr) 1995-03-17
EP0625277B1 (fr) 1998-06-17
JPH07506456A (ja) 1995-07-13
FR2698992A1 (fr) 1994-06-10
DE69319225T2 (de) 1998-11-19

Similar Documents

Publication Publication Date Title
EP0461990B1 (fr) Source d&#39;électrons à cathodes émissives à micropointes
EP0316214B1 (fr) Source d&#39;électrons à cathodes émissives à micropointes et dispositif de visualisation par cathodoluminescence excitée par émission de champ, utilisant cette source
US6676471B2 (en) Method of preventing junction leakage in field emission displays
FR2568394A1 (fr) Dispositif de visualisation par cathodoluminescence excitee par emission de champ
FR2796489A1 (fr) Dispositif d&#39;affichage a emission de champ comportant un film de nanotube en carbone en tant qu&#39;emetteurs
EP0704877A1 (fr) Protection électrique d&#39;une anode d&#39;écran plat de visualisation
FR2760893A1 (fr) Cathode a emission de champ
US5719406A (en) Field emission device having a charge bleed-off barrier
EP0625277B1 (fr) Ecran plat a micropointes protegees individuellement par dipole
EP1210721B1 (fr) Ecran plat a emission de champ avec electrode de modulation
US10141154B2 (en) Array substrate, display panel and display apparatus having the same, and fabricating method thereof
US5894187A (en) Field emission cold cathode having concentric cathode areas and feeder areas, and cathode ray tube having such a field emission cold cathode
WO1994014182A1 (fr) Procede de realisation sur silicium, de cathodes emissives a micropointes, pour ecran plat de petites dimensions, et produits obtenus
US5920296A (en) Flat screen having individually dipole-protected microdots
US20070141736A1 (en) Field emission device with self-aligned gate electrode structure, and method of manufacturing same
FR2764729A1 (fr) Procede de fabrication d&#39;espaceurs pour ecran plat de visualisation
EP0616356A1 (fr) Dispositif d&#39;affichage à micropointes et procédé de fabrication de ce dispositif
US20010031600A1 (en) Extraction grid for field emission displays and method
JP3465890B2 (ja) 電子放出素子、およびそれを用いたフラットディスプレイ
US5903100A (en) Reduction of smearing in cold cathode displays
FR2798507A1 (fr) Dispositif permettant de produire un champ electrique module au niveau d&#39;une electrode et son application aux ecrans plats a emission de champ
JP2752014B2 (ja) 画像表示装置
EP0867908A1 (fr) Uniformisation de l&#39;émission électronique potentielle d&#39;une cathode d&#39;écran plat à micropointes
FR2910175A1 (fr) Structure de cathode pour ecran plat avec grille de refocalisation

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19940824

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT

17Q First examination report despatched

Effective date: 19960912

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

REF Corresponds to:

Ref document number: 69319225

Country of ref document: DE

Date of ref document: 19980723

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19980803

RAP2 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: PIXTECH SA

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: FR

Ref legal event code: GC

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20030602

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20030627

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20030630

Year of fee payment: 10

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20031203

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040701

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20031203

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20040831

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20051203