EP0623866B1 - Stromquellenanordnung zur Erzeugung mehrfacher Referenzströme - Google Patents

Stromquellenanordnung zur Erzeugung mehrfacher Referenzströme Download PDF

Info

Publication number
EP0623866B1
EP0623866B1 EP94106982A EP94106982A EP0623866B1 EP 0623866 B1 EP0623866 B1 EP 0623866B1 EP 94106982 A EP94106982 A EP 94106982A EP 94106982 A EP94106982 A EP 94106982A EP 0623866 B1 EP0623866 B1 EP 0623866B1
Authority
EP
European Patent Office
Prior art keywords
transistors
transistor
current
current source
arrangement according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP94106982A
Other languages
English (en)
French (fr)
Other versions
EP0623866A3 (de
EP0623866A2 (de
Inventor
Dieter Dr. Dipl.-Ing. Draxelmayr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Siemens Corp
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Publication of EP0623866A2 publication Critical patent/EP0623866A2/de
Publication of EP0623866A3 publication Critical patent/EP0623866A3/de
Application granted granted Critical
Publication of EP0623866B1 publication Critical patent/EP0623866B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Definitions

  • the invention relates to a current source arrangement in a integrated circuit for generating multiple reference currents for distributed circuit arrangements according to the preamble of claim 1.
  • Reference currents are well known, for example from the book Tietze / Schenk: Semiconductor Circuit Technology, Springer-Verlag, 7th edition, 1985, page 356 ff.
  • the precision current sources described in the aforementioned literature reference contain an operational amplifier which controls a transistor on the output side, one output terminal of which is connected on the one hand to a reference potential via a resistor and on the other hand to the feedback input of the operational amplifier. There is a reference voltage at the positive input of the operational amplifier. A load is switched on at the free output of the transistor. The output voltage of the operational amplifier adjusts itself so that the voltage across the resistor becomes equal to the reference voltage, so that the output current is precisely defined. In application circuits with multiple identical structures, such as. B.
  • a multiple DA converter a previously described precision power source is required several times, which is very expensive.
  • multiple structures of this type are therefore supplied with the aid of a current mirror circuit in which a reference current is conducted at a central point into a MOS transistor connected as a diode.
  • the reference current is often generated using an external source or a resistor.
  • Further transistors of the same type as the MOS transistor connected as a diode are then connected as current sources in the individual circuit arrangements of the multiple structures to the reference potential obtained.
  • the arrangement of the current sources with the aid of a reference transistor, which is connected as a diode, and the further transistors assigned to the multiple structures result in a (spatially) distributed current mirror.
  • the adaptation (matching) of the multiple structures with regard to the same or comparable properties are poorly defined due to the distributed current mirror and the distributed circuit arrangements and can lead to coupling via the common bias line.
  • the invention has for its object a generic Specify current source arrangement with which the adaptation properties distributed circuitry improved and mutual Couplings of the distributed circuit arrangements can be reduced. Furthermore, a use for such an arrangement can be specified.
  • the invention has the advantage that by dividing the Reference current with the help of parallel, spatially close to each other arranged transistors, which also in a scheme the adaptation properties are included for the sum of the reference currents (matching) by the local in a limited Area transistors arranged improved become. Furthermore, the distributed circuitry largely decoupled due to interference on one line practically not for another supply line for couple another one of the distributed circuit arrangements can. Thus, with extensive decoupling, the distributed circuitry improved global adaptation properties. Different technology gradients cannot have a strong negative impact.
  • Embodiments of the invention are characterized in the subclaims.
  • the current source arrangement shown in the figure is e.g. B. supplied by a positive voltage, the terminals VCC are at 5 V, while the reference potential GND is at 0 V lies.
  • the clamp VR is connected to an input of a transistor N31 which in connection with a transistor N32 a differential amplifier forms.
  • This differential amplifier is from a Power source supplied from transistors P31, P32, N33 and N34.
  • the one defined by transistors P31 and P32 Current is generated by the current mirror from N33 and N34 in mirrored the differential amplifier.
  • transistors N31 and N32 are transistors P33 and P34 arranged, which also switched as a current mirror are.
  • the junction of the output circuits of the transistors N32 and P34 form the output VO of the operational amplifier OA.
  • the output VO controls a plurality of parallel ones Transistors in the exemplary embodiment by the transistors N1 to N3 are shown.
  • a common output connector each of the transistors has a connection connected to the resistor R, the other connection of which Reference potential GND is.
  • the connection point of the transistors N1 to N3 with the resistor R is on the other hand with connected to the control input of transistor N32 and forms the feedback input VF of the operational amplifier OA.
  • the control loop works so that the potential VF at Control input of transistor N32 the potential at the terminal VR corresponds to d. that is, the reference voltage across the resistor R. is present. Determine the reference voltage and resistance R. precisely the reference current IB.
  • the reference current IB becomes more parallel with the help of the plurality Transistors, in the exemplary embodiment using the Transistors N1 to N3 in three reference currents I1 to I3 divided.
  • the reference currents I1 to I3 then serve in turn for supplying distributed circuit arrangements B1 to B3, for reasons of clarity, only those Circuit arrangement B1 are shown in detail. It is course that the circuit arrangements B1 to B3 further circuit parts, e.g. B. SZ, VC2 or VC3, which in turn may also be distributed, downstream can.
  • the three transistors N1 to N3 are spatially close together, preferably arranged close together, so that for the Reference currents I1 to I3 the adaptation properties in one locally restricted area are decisive. Possibly Interference affects each of the transistors in same way.
  • the well-defined in this way Reference currents become the distributed circuitry, e.g. B. three digital-to-analog converters.
  • a triple digital-to-analog converter can with transistors N1 of the same design to N3 three well-defined from the central reference current IB and adapted reference currents I1 to I3 are generated which optimal synchronization of the distributed circuit arrangements guarantee.
  • a triple digital-to-analog converter can with transistors N1 of the same design to N3 three well-defined from the central reference current IB and adapted reference currents I1 to I3 are generated which optimal synchronization of the distributed circuit arrangements guarantee.
  • Another improvement in the generation of reference currents I1 to I3 provides that from the output VO of the operational amplifier OA, which is the control connections of the reference currents generating transistors N1 to N3 controls transistor TC connected as a capacitor according to reference potential is switched.
  • TC has a smoothing function.
  • Block B1 Each individual reference current I1 to I3 is in the by him supplied distributed circuitry locally to a power source array fed, such as in the Block B1 is shown, and controls this.
  • Blocks B2 and B3 are constructed in the same way as B1.
  • the locally in the respective distributed circuit arrangement Realized current source is used in the exemplary embodiment of block B1.
  • the power source essentially exists from the transistors P11 and P12 with their Output circuits are connected in series and a cascode level form.
  • a connection of the transistor P11 is from of the VCC terminal.
  • the connection carrying the potential VB of the transistor N1 is connected to the control input of the Transistor P11 and with an output terminal of the transistor P12 connected.
  • P11 is a p-channel transistor that is designed to be comparatively large.
  • the transistor P12 has essential the task of connecting the transistor P11 with the transistor P12 from the control input of the Transistor P11 and the associated output terminal largely decouple the transistor P12 and the static Characteristic curve of the current source by increasing the differential To improve output resistance.
  • a circuit arrangement SZ is connected downstream of block B1, which, for example, a current cell for a digital-to-analog converter forms.
  • the current source is in the embodiment advantageously constructed similarly to the circle B1. To match this the transistors P21 to P23 the transistors P11 up to P13.
  • the current source IQ supplying the transistor P23 is z. B. corresponding to the transistors P14, N11 and N12 educated. Unlike the transistor P12, it is an output terminal of transistor P22 with the common connection point the output circuits of two switch transistors S1 and S2 connected.
  • S1 and S2 are complementary signals S and SQ controlled. Corresponding lead the output terminals O and OQ of the switch transistors S1 and S2 alternate those flowing through P21 and P22 Electricity.
  • the reference current I1 is thus functional via the transistor P12 is fed into transistor P11, which is connected to P21 forms a current mirror.
  • the same Structure of block B1 and that shown in Figure 1 downstream current cell SZ, in particular the one executed therein Control loop is achieved that the drain potentials of transistors P11 and P21 are largely the same. Consequently is an optimal synchronization of these two circuit parts achieved.
  • block B1 has more Current cells can be connected in the same way, for example for a digital-to-analog converter are provided. This is schematically based on the blocks B2 and B3 downstream blocks VC2 and VC3 shown, which then each have a digital-to-analog converter represent.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Analogue/Digital Conversion (AREA)

Description

Die Erfindung betrifft eine Stromquellenanordnung in einer integrierten Schaltung zur Erzeugung mehrfacher Referenzstrome für verteilte Schaltungsanordnungen gemäß dem Oberbegriff von Patentanspruch 1.
In der US 4,587,477 ist eine gattungsgemäße Stromquellenanordnung für einen Digital-Analog-Wandler beschrieben, die eine Mehrzahl gewichteter Referenzströme erzeugt. Die Stromquellenanordnung weist dabei mehrere als Schalter arbeitende Transistoren auf, deren Laststrecken parallel zueinander angeordnet sind.
Stromquellen zur Erzeugung von Referenz-bzw. Bezugsströmen sind hinlänglich bekannt, beispielsweise aus dem Buch Tietze/Schenk: Halbleiter-Schaltungstechnik, Springer-Verlag, 7. Auflage, 1985, Seite 356 ff. Die in der vorgenannten Literaturstelle beschriebenen Präzisions-Stromquellen enthalten einen Operationsverstärker, der ausgangsseitig einen Transistor steuert, dessen einer Ausgangsanschluß einerseits über einen Widerstand an Bezugspotential und andererseits an den Rückkopplungseingang des Operationsverstärkers gelegt ist. An dem positiven Eingang des Operationsverstärkers liegt eine Referenzspannung. Am freien Ausgang des Transistors wird eine Last angeschaltet. Die Ausgangsspannung des Operationsverstärkers stellt sich dabei so ein, daß die Spannung an dem Widerstand gleich der Referenzspannung wird, so daß der Ausgangsstrom präzise definiert wird.
In Anwendungsschaltungen mit mehrfach gleichen Strukturen, wie z. B. einem Mehrfach-DA-Umsetzer ist eine zuvor beschriebene Präzisionsstromquelle entsprechend mehrfach erforderlich, was sehr aufwendig ist. Üblicherweise erfolgt die Stromversorgung derartiger Mehrfachstrukturen deshalb mit Hilfe einer Stromspiegelschaltung, bei der an zentraler Stelle ein Referenzstrom in einen als Diode geschalteten MOS-Transistor geleitet wird. Der Referenzstrom wird häufig mittels einer externen Quelle oder mit Hilfe eines Widerstandes erzeugt. Weitere zu dem als Diode geschalteten MOS-Transistor gleichartige Transistoren werden dann als Stromquellen in den einzelnen Schaltungsanordnungen der Mehrfachstrukturen an das erhaltene Referenzpotential geschaltet. Durch die Anordnung der Stromquellen mit Hilfe eines Referenztransistors, der als Diode geschaltet ist, und der weiteren, den Mehrfachstrukturen zugeordneten Transistoren ergibt sich ein (räumlich) verteilter Stromspiegel. Die Anpassung (matching) der Mehrfachstrukturen im Hinblick auf gleiche oder vergleichbare Eigenschaften sind aufgrund des verteilten Stromspiegels und der verteilten Schaltungsanordnungen schlecht definiert und können zu Verkopplungen über die gemeinsame Vorspannungsleitung führen.
Der Erfindung liegt die Aufgabe zugrunde, eine gattungsgemäße Stromquellenanordnung anzugeben, mit der die Anpassungseigenschaften verteilter Schaltungsanordnungen verbessert und gegenseitige Verkopplungen der verteilten Schaltungsanordnungen verringert werden können. Weiterhin soll eine Verwendung für eine derartige Anordnung angegeben werden.
Diese Aufgabe wird durch die Merkmale der Patentansprüche 1 und 7 gelöst.
Die Erfindung hat den Vorteil, daR durch die Aufteilung des Bezugsstroms mit Hilfe parallel liegender, räumlich beieinander angeordneter Transistoren, die zudem in eine Regelung für die Summe der Referenzströme einbezogen sind, die Anpassungseigenschaften (matching) durch die lokal in einem begrenzten Gebiet beieinander angeordneten Transistoren verbessert werden. Weiterhin werden die verteilten Schaltungsanordnungen weitgehend entkoppelt, da Störungen auf einer Leitung praktisch nicht auf eine andere Versorgungsleitung für eine andere der verteilten Schaltungsanordnungen überkoppeln kann. Somit ergeben sich bei weitgehender Entkopplung der verteilten Schaltungsanordnungen verbesserte globale Anpassungseigenschaften. Unterschiedliche Technologiegradienten können sich damit nicht stark negativ auswirken.
Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels näher erläutert, das in Figur 1 dargestellt ist.
Die in der Figur gezeigte Stromquellenanordnung wird z. B. von einer positiven Spannung versorgt, wobei die Klemmen VCC auf 5 V liegen, während das Bezugspotential GND auf 0 V liegt.
Eine an einem als Operationsverstärker ausgebildeten Schaltungsteil OA an der Klemme VR anliegende Referenzspannung und ein Widerstand R bestimmen einen Bezugsstrom IB. Die Klemme VR ist mit einem Eingang eines Transistors N31 verbunden, der in Verbindung mit einem Transistor N32 einen Differenzverstärker bildet. Dieser Differenzverstärker wird von einer Stromquelle aus den Transistoren P31, P32, N33 und N34 versorgt. Der durch die Transistoren P31 und P32 definierte Strom wird dabei durch den Stromspiegel aus N33 und N34 in den Differenzverstärker gespiegelt. Im Lastkreis der Differenzverstärkertransistoren N31 und N32 sind Transistoren P33 und P34 angeordnet, die ebenfalls als Stromspiegel geschaltet sind. Der Verbindungspunkt der Ausgangskreise der Transistoren N32 und P34 bildet den Ausgang VO des Operationsverstärkers OA.
Der Ausgang VO steuert eine Mehrzahl parallel geschalteter Transistoren, die im Ausführungssbeispiel durch die Transistoren N1 bis N3 dargestellt sind. Ein gemeinsamer Ausgangsanschluß jeder der Transistoren ist mit einem Anschluß des Widersstands R verbunden, dessen anderer Anschluß auf Bezugspotential GND liegt. Der Verbindungspunkt der Transistoren N1 bis N3 mit dem Widerstand R ist andererseits mit dem Steuereingang des Transistors N32 verbunden und bildet den Rückkoppelungseingang VF des Operationsverstärkers OA. In Betrieb arbeitet der Regelkreis so, daß das Potential VF am Steuereingang des Transistors N32 dem Potential an der Klemme VR entspricht, d. h., daß am Widerstand R die Referenzspannung anliegt. Referenzspannung und Widerstand R bestimmen präzise den Bezugsstrom IB.
Der Bezugsstrom IB wird mit Hilfe der Mehrzahl parallel liegender Transistoren, im Ausführungsbeispiel mit Hilfe der Transistoren N1 bis N3 in drei Referenzströme I1 bis I3 geteilt. Die Referenzströme I1 bis I3 dienen dann ihrerseits zur Versorgung verteilter Schaltungsanordnungen B1 bis B3, von denen aus Gründen der Übersichtigkeit lediglich die Schaltungsanordnung B1 detailliert dargestellt sind. Es ist selbstverständlich, daß den Schaltungsanordnungen B1 bis B3 weitere Schaltungsteile, z. B. SZ, VC2 bzw. VC3, die ihrerseits ebenfalls verteilt sein dürfen, nachgeschaltet sein können. Man kann deshalb auch den jeweiligen Schaltungsteil B1, B2 oder B 3 zusammen mit dem jeweils nachgeschalteten Schaltungsteil SZ, VC2 oder VC3 als jeweilige verteilte Schaltungsanordnung ansehen.
Die drei Transistoren N1 bis N3 sind räumlich beieinander, vorzugsweise eng beieinander angeordnet, so daß für die Referenzströme I1 bis I3 die Anpassungseigenschaften in einem lokal eng begrenzten Gebiet ausschlaggebend sind. Eventuelle Störeinflusse wirken sich auf jeden der Transistoren in gleicher Weise aus. Die auf diese Weise gut definierten Referenzströme werden zu den verteilten Schaltungsanordnungen, z. B. drei Digital-Analog-Umsetzern geleitet. Insbesondere bei gleichen Strukturen, z. B. einem Dreifach-Digital-Analog-Umsetzer können mit gleich ausgelegten Transistoren N1 bis N3 aus dem zentralen Bezugsstrom IB drei gut definierte und angepaßte Referenzströme I1 bis I3 erzeugt werden, die einen optimalen Gleichlauf der verteilten Schaltungsanordnungen gewährleisten. Weiterhin wird mit einer derartigen Referenzstromerzeugung sichergestellt, daß Störungen auf einer Leitung, d. h. Störungen bezuglich einer der verteilten Schaltungsanordnungen praktisch nicht auf die anderen verteilten Schaltungsanordnungen überkoppeln können.
Eine weitere Verbesserung bei der Erzeugung der Referenzströme I1 bis I3 sieht vor, daß vom Ausgang VO des Operationsverstärkers OA, der die Steueranschlüsse der die Referenzströme erzeugenden Transistoren N1 bis N3 steuert, ein als Kapazität geschalteter Transistor TC nach Bezugspotential geschaltet ist. TC übt eine Glattungsfunktion aus.
Jeder einzelne Referenzstrom I1 bis I3 wird in der durch ihn versorgten verteilten Schaltungsanordnung lokal einer Stromquellenanordnung zugeführt, wie sie beispielsweise in dem Block B1 dargestellt ist, und steuert diese. Die Blöcke B2 und B3 sind in gleicher Weise wie B1 aufgebaut.
Die lokal in der jeweiligen verteilten Schaltungsanordnung realisierte Stromquelle wird im Ausführungsbeispiel anhand des Blockes B1 beschrieben. Die Stromquelle besteht im wesentlichen aus den Transistoren P11 und P12, die mit ihren Ausgangskreisen in Reihe geschaltet sind und eine Kaskodestufe bilden. Ein Anschluß des Transistors P11 wird von der Klemme VCC versorgt. Der das Potential VB führende Anschluß des Transistors N1 ist mit dem Steuereingang des Transistors P11 und mit einem Ausgangsanschluß des Transistors P12 verbunden. P11 ist ein p-Kanal-Transistor, der vergleichsweise groß ausgelegt ist. Der Transistor P12 hat im wesentlichen die Aufgabe, den Verbindungspunkt des Transistors P11 mit dem Transistor P12 vom Steuereingang des Transistors P11 bzw. dem damit verbundenen Ausgangsanschluß des Transistors P12 weitgehend zu entkoppeln und die statische Kennlinie der Stromquelle durch Vergrößerung des differentiellen Ausgangswiderstands zu verbessern. Damit werden Störeinflüsse auf den Steueranschluß des Transistors P11 und damit auf den Referenzstrom I1 verringert und die Gateanschlüsse der Transistoren P13 und P23 auf jeweils gleiches Potential gelegt. Fur die Entkopplung ist eine Regelschleife vorgesehen, die im wesentlichen aus den Transistoren P12 und P13 besteht. Dazu ist der an VCC angeschlossene Transistor P3 mit seinem Steueranschluß am Verbindungspunkt der Transistoren P11 und P12 angeschlossen, während der Steueranschluß des Transistors P12 am Ausgang des Transistors P13 angeschlossen ist. P13 wird von der aus den Transistoren P14 und N11 sowie N12 gebildeten Stromquelle versorgt. Dazu wird P14 vom Potential VB, d. h. dem Ausgangsanschluß des Transistors N1 gesteuert. Der von VCC durch P14 fließende Strom wird mit Hilfe der Transistoren N12 und N11 in den Kreis von P13 gespiegelt.
Dem Block B1 nachgeschaltet ist eine Schaltungsanordnung SZ, die beispielsweise eine Stromzelle für einen Digital-Analog-Umsetzer bildet. Die Stromquelle ist im Ausführungsbeispiel vorteilhaft ähnlich wie der Kreis B1 aufgebaut. Dazu entsprechen die Transistoren P21 bis P23 den Transistoren P11 bis P13. Die den Transistor P23 versorgende Stromquelle IQ ist z. B. entsprechend wie die Transistoren P14, N11 und N12 ausgebildet. Anders als der Transistor P12 ist der eine Ausgangsanschluß des Transistors P22 mit dem gemeinsamen Verbindungspunkt der Ausgangskreise zweier Schaltertransistoren S1 und S2 verbunden. S1 und S2 werden von antivalenten bzw. komplementären Signalen S und SQ gesteuert. Entsprechend führen die Ausgangsanschlüsse O und OQ der Schaltertransistoren S1 und S2 abwechselnd den durch P21 und P22 fließenden Strom. Durch die in gleicher Weise wie beim Block B1 mit Hilfe des Regeltransistors P23 vorgenommene Entkopplung des Verbindungspunktes der Transistoren P21 und P22 vom Verbindungspunkt des Transistors P22 mit den Transistoren S1 und S2 können sich transiente Schaltvorgänge der Schaltertransistoren S1 und S2 höchstens in geringem Maße auf die Ansteuerung von P21 und damit auf den Referenzstrom I1 auswirken.
Funktionell wird also der Referenzstrom I1 über den Transistor P12 in den Transistor P11 eingespeist, der mit P21 einen Stromspiegel bildet.Durch die vorzugsweise gleiche Struktur des Blocks B1 und der in Figur 1 dargestellten nachgeschalteten Stromzelle SZ, insbesondere die darin ausgeführte Regelschleife wird erreicht, daß die Drainpotentiale der Transistoren P11 und P21 weitgehend gleich sind. Somit wird ein optimaler Gleichlauf dieser beiden Schaltungsteile erzielt. Es ist selbstverständlich, daß dem Block B1 weitere Stromzellen in gleicher Weise nachgeschaltet werden können, die beispielsweise für einen Digital-Analog-Umsetzer vorgesehen sind. Dies ist schematisch anhand der den Blöcken B2 und B3 nachgeschalteten Blöcke VC2 und VC3 dargestellt, die dementsprechend dann jeweils einen Digital-Analog-Umsetzer repräsentieren.

Claims (7)

  1. Stromquellenanordnung in einer integrierten Schaltung zur Erzeugung mehrfacher Referenzströme für verteilte Schaltungsanordnungen,
    mit einer Mehrzahl von Transistoren (N1...N3), die räumlich beieinander angeordnet sind und deren Laststrecken parallel geschaltet sind,
    dadurch gekennzeichnet, daß
    ein Operationsverstärker(OA) vorgesehen ist, dessen erster Eingang an einem Referenzpotential (VR) anliegt und dessen zweiter Eingang (VF) mit einem Mittelabgriff zwischen der Parallelschaltung der Laststrecken der Transistoren (N1...N3) und einem dazu in Reihe geschalteten Widerstandselement (R) verbunden ist, und daß
    dadurch ein Bezugsstrom (IB) im Lastkreis der Transistoren (N1...N3) definiert ist,
    wobei die Transistoren (N1...N3) über einen Ausgang (VO) des Operationsverstärkers (OA) angesteuert werden, wodurch der Bezugsstrom (IB) in eine der Anzahl der Transistoren (N1...N3) entsprechende Anzahl von Referenzströmen (I1...I3) aufgeteilt wird, die jeweils eine der verteilten Schaltungsanordnungen (B1, B2, B3) versorgen.
  2. Anordnung nach Anspruch 1,
    dadurch gekennzeichnet,
    daß Transistoren (N1...N3) gleich dimensioniert sind.
  3. Anordnung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    daß parallel zu den Laststrecken der Transistoren (N1...N3) zur Glättung ein kapazitves Element (TC) geschaltet ist.
  4. Anordnung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet,
    daß in die Laststrecken jedes der Transistoren (N1...N3) eine der verteilten Schaltungsanordnungen (B1, B2, B3) in Reihe geschaltet ist, die jeweils eine durch den jeweiligen Referenzstrom (I1, I2, I3) gesteuerte Stromquellenanordnung (P11, P12; P21, P22) aufweisen.
  5. Anordnung nach Anspruch 4,
    dadurch gekennzeichnet,
    daß die Stromquellenanordnungen (P11, P12; P21, P22) als Kaskodestufen ausgebildet sind, wobei der ausgangsseitig von jedem der Transistoren (N1...N3) gebildete Referenzstrom (I1, I2, I3) jeweils einen ersten Transistor (P11) der Kaskodestufen steuert, dessen Laststrecke mit der Laststrecke eines zweiten Transistors (P12) derart verbunden ist, und daß zur Regelung des Potentials an einem Mittelabgriff zwischen den Laststrecken des ersten und des zweiten Transistors (P11, P12) ein Regeltransistor (P13) vorgesehen ist.
  6. Anordnung nach einem der vorhergehenden Ansprüche,
    dadurch gekennzeichnet, daß jeder der Referenzströme (I1...I3) durch die jeweils zugeordnete verteilte Schaltungsanordnung (B1, B2, B3) gespiegelt wird.
  7. Stromquellenanordnung nach einem der vorhergehenden Ansprüche in einem Mehrfach-Digital-Analog-Umsetzer.
EP94106982A 1993-05-07 1994-05-04 Stromquellenanordnung zur Erzeugung mehrfacher Referenzströme Expired - Lifetime EP0623866B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4315296A DE4315296C2 (de) 1993-05-07 1993-05-07 Stromquellenanordnung zum Erzeugen mehrfacher Referenzströme
DE4315296 1993-05-07

Publications (3)

Publication Number Publication Date
EP0623866A2 EP0623866A2 (de) 1994-11-09
EP0623866A3 EP0623866A3 (de) 1995-01-11
EP0623866B1 true EP0623866B1 (de) 2000-03-01

Family

ID=6487526

Family Applications (1)

Application Number Title Priority Date Filing Date
EP94106982A Expired - Lifetime EP0623866B1 (de) 1993-05-07 1994-05-04 Stromquellenanordnung zur Erzeugung mehrfacher Referenzströme

Country Status (2)

Country Link
EP (1) EP0623866B1 (de)
DE (2) DE4315296C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746950C2 (de) * 1997-01-31 2003-11-06 Lg Semicon Co Ltd Digital-Analog-Umsetzer

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587477A (en) * 1984-05-18 1986-05-06 Hewlett-Packard Company Binary scaled current array source for digital to analog converters
EP0169388B1 (de) * 1984-07-16 1988-09-28 Siemens Aktiengesellschaft Integrierte Konstantstromquelle
US4596948A (en) * 1984-10-17 1986-06-24 Irvine Sensors Corporation Constant current source for integrated circuits
DE3779666D1 (de) * 1986-02-03 1992-07-16 Siemens Ag Geschaltete stromquelle.
US4961045A (en) * 1989-10-27 1990-10-02 Motorola, Inc. Floating output digital to analog converter
US5063343A (en) * 1990-04-05 1991-11-05 Gazelle Microcircuits, Inc. Current pump structure

Also Published As

Publication number Publication date
DE4315296C2 (de) 2000-03-02
EP0623866A3 (de) 1995-01-11
DE59409161D1 (de) 2000-04-06
DE4315296A1 (de) 1994-11-10
EP0623866A2 (de) 1994-11-09

Similar Documents

Publication Publication Date Title
EP1253498B1 (de) Spannungsregler
DE69420649T2 (de) Voll differentieller Operationsverstärker mit niedriger Versorgungsspannung
DE69216626T2 (de) Leistungsverstärker mit signalabhängiger Ruhestromeinstellung
DE3713107C2 (de) Schaltung zur Erzeugung von konstanten Spannungen in CMOS-Technologie
DE68903243T2 (de) Spannungs-stromumsetzer mit mos-transistoren.
EP0275940B1 (de) Differenzverstärker mit steuerbarer Leistungsaufnahme
DE3624207A1 (de) Einstufiger differenz-operationsverstaerker mit hoher leerlaufverstaerkung
DE68911708T2 (de) Bandabstand-Referenzspannungsschaltung.
EP0939494B1 (de) Schaltungsanordnung mit Strom-Digital-Analog-Konvertern
DE4444623A1 (de) Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET
EP0360888B1 (de) CMOS-Pulsweitenmodulator
EP0356570A1 (de) Stromspiegel
DE19533768C1 (de) Stromtreiberschaltung mit Querstromregelung
DE69413235T2 (de) In verschiedene Konfigurationen umschaltbarer Operationsverstärker
EP0623866B1 (de) Stromquellenanordnung zur Erzeugung mehrfacher Referenzströme
EP0523266B1 (de) Integrierbarer Stromspiegel
DE19503036C1 (de) Differenzverstärker
EP1545000A1 (de) Schaltungsanordnung zur Regelung des Duty Cycle eines elektrischen Signals
DE102004042354B4 (de) Stromspiegelanordnung
EP0421016A1 (de) ECL-TTL-Signalpegelwandler
EP0776087B1 (de) CMOS-Transkonduktanzverstärker mit gleitendem Arbeitspunkt
DE69427479T2 (de) Hochgenauer Stromspiegel für niedrige Versorgungsspannung
EP0577057B1 (de) Leitungsabschluss einer Telefonleitung
DE10134450A1 (de) Umschaltbare Stromquelle
DE10219003A1 (de) Stromspiegel für eine integrierte Schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IT

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IT

17P Request for examination filed

Effective date: 19950207

17Q First examination report despatched

Effective date: 19961118

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT

REF Corresponds to:

Ref document number: 59409161

Country of ref document: DE

Date of ref document: 20000406

ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 20000504

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

Free format text: REGISTERED BETWEEN 20110707 AND 20110713

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

Owner name: INFINEON TECHNOLOGIES AG, DE

Effective date: 20110922

REG Reference to a national code

Ref country code: DE

Ref legal event code: R081

Ref document number: 59409161

Country of ref document: DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20130521

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20130529

Year of fee payment: 20

Ref country code: FR

Payment date: 20130603

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20130716

Year of fee payment: 20

REG Reference to a national code

Ref country code: DE

Ref legal event code: R071

Ref document number: 59409161

Country of ref document: DE

REG Reference to a national code

Ref country code: GB

Ref legal event code: PE20

Expiry date: 20140503

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20140503

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF EXPIRATION OF PROTECTION

Effective date: 20140506