EP0435750A1 - Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel - Google Patents
Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel Download PDFInfo
- Publication number
- EP0435750A1 EP0435750A1 EP90403695A EP90403695A EP0435750A1 EP 0435750 A1 EP0435750 A1 EP 0435750A1 EP 90403695 A EP90403695 A EP 90403695A EP 90403695 A EP90403695 A EP 90403695A EP 0435750 A1 EP0435750 A1 EP 0435750A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- period
- column
- voltage
- pulse
- duration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Definitions
- the present invention relates to the control of the columns of a matrix type LCD screen, more particularly a method of addressing each column of a matrix type LCD screen and in particular of an active matrix LCD screen.
- a matrix type LCD screen includes a set of bus-lines and bus-columns which controls the voltage applied to electrodes located on the same side of a layer of liquid crystal, the other side being occupied by a counter electrode which cooperates with the first electrode for electrically orienting the molecules of the liquid crystal and for modulating a light beam by polarization rotation.
- the columns are controlled by supplying each column with a charge current of the capacity produced between the column conductor and the counter-electrode such that the electric voltage across this capacity represents a sample of video signal between two successive addresses.
- a control circuit of a column comprising a voltage-duration converter 1 which receives on one of its inputs the sample E of video signal and on its other input a voltage ramp from a generator of ramps 2.
- This converter delivers a pulse I0 at output, the duration t of which translates the amplitude of the sample video signal at the input.
- This pulse I is sent to the gate g of a driving effect transistor 3 having a field effect, one of the electrodes or drain d of which, in the embodiment shown, receives a voltage ramp from generator 2 and whose l The other electrode or source is connected to the column bus in question.
- the pulse I obtained at the output of the converter 1 does not have a falling edge with a steep slope.
- the blocking of transistor 3 occurs at a time which depends on the value of the conduction threshold. Consequently, the charging voltage of the capacity changes with the displacement of the threshold.
- the conduction threshold shifts due to the electric stress or constraint undergone by the field effect transistor 3 which is used to switch the column.
- This stress can be defined as the product of the gate-source voltage by the time during which the voltage is applied.
- this stress is a function of the value of the input signal and therefore of the video signal since the duration of the pulse is a function of the video signal.
- FIG. 2 shows the pulse I, the voltage ramp and the column voltages V1 and V2 obtained.
- threshold voltages T1 and T2 respectively with threshold voltages T1 and T2. It can be seen that the rise in the threshold voltage of the transistor tends to reduce the column voltage Vsg. Thus, it can be seen that a low value of the video signal sample generates a gate-source voltage stress lower than the stress generated by a high value of the video signal sample, as shown diagrammatically by A and B on FIG. 3. In the first case, the offset of the threshold voltage will therefore be lower. This therefore results in a non-uniform shift of the threshold voltages of the various column switching transistors, resulting in non-uniformity of luminance on the LCD screen.
- the present invention therefore aims to remedy this drawback by proposing a method of addressing each column which prevents the switching threshold of the transistor from changing with the video signal samples.
- the present invention also aims to propose a method for addressing each column which makes it possible to create conditions such that the gate-source stress of the transistor is on average independent of the video signal sample applied to the column.
- the subject of the present invention is a method of addressing each column of an LCD screen of the matrix type comprising the production of a control pulse of a driving transistor of said column, said pulse having a duration determined by the value of the input video signal sample, said pulse acting on the conduction state of said transistor to connect said column to a supply terminal where a voltage ramp develops, characterized in that alternates two pulse durations the sum of which is predetermined and so that a given value of the video signal sample produces the same optical effect from one period to the next, differentiated excitation voltages are implemented on the at least one of the electrodes for framing the liquid crystal layer, namely said column and its counter-electrode
- the video signal before conversion, is periodically inverted so as to obtain, after conversion, during a first period a pulse of duration t and during a second period a pulse of duration Tt, T being the duration of the period.
- the voltage ramp is offset symmetrically at each period with respect to the fixed voltage so as to apply a ramp varying between V and V ′ during a first period and a ramp varying between -V ′ and -V during a second period.
- a DC offset voltage is applied to the counter-electrode compensating for the average offset of the threshold voltages switching transistors.
- FIG. 4 shows an active matrix LCD screen.
- This screen has been represented diagrammatically by a single point or pixel P at the intersection of a column bus cl and a line bus L.
- the coupling line L-column cl is produced by a transistor T in thin film (TFT) which receives on its grid the voltage applied to the line L and on an electrode the voltage applied to the column, the other electrode being connected to the electrode of the liquid crystal forming with the counter electrode CE the capacity C.
- the liquid crystal is therefore equivalent to a capacity C with a resistance not shown.
- the CE counter-electrode receives an alternating voltage from a rectangular voltage generator 4. As shown in FIG.
- the CE counter-electrode voltage alternately passes to a level of, for example 5 Volts during a first period then at a level of, for example, 0 Volts during a second period.
- the column control circuit comprises, like the column control circuit of FIG. 1, a voltage-duration converter 1 which receives as input a sample of video signal and on another input a ramp from a ramp generator 2.
- the video signal sample E comes from a circuit 5 complementing the video signal.
- the circuit 5 is controlled by the rectangular voltage generator 4 so as to apply for a first period the video signal itself and for a second period the complement of the video signal.
- a pulse I is obtained whose duration is a function of the amplitude of the video signal, namely a pulse I having, for example, a duration t during the first period and a duration Tt during the second period, T representing the duration of the period, namely preferably a frame duration. More generally, the alternation of the two pulse durations is equal to a predetermined sum.
- the threshold voltages of the control transistors of the different lines undergo a shift so that the voltages corresponding to white and black respectively are no longer V and V ′ but in general V - DV and V ′ - DV.
- an offset voltage of the same level is applied to the counter-electrode.
- this compensation can also be carried out at other places, in particular by decoding the ramp or at the level of the video signal itself.
- FIG. 6 an embodiment of the addressing method in accordance with the present invention in the case where the CE counter-electrode receives a fixed voltage, for example a voltage of 0 Volt.
- the ramp applied to one of the electrodes of the switching transistor 3 is offset in voltage at each period.
- a ramp varying for example, between 0 and 5 Volts during a first period
- a ramp varying between -5 Volts and 0 Volt during a second period as shown in FIG. 5 which relates to an example of coding with a black dot.
- the pulse applied to the gate of transistor 3 has a duration t0 which corresponds to maximum stress.
- the voltage at the terminals of pixel P is therefore equal to 5 Volts (maximum value of the ramp) -0 Volt (voltage applied to the counter-electrode), or 5 Volts which corresponds to a minimum luminance of the point.
- the pulse applied to the gate of transistor 3 has a duration T-to corresponding to minimal stress.
- the voltage across the pixel is equal to -5 Volts (minimum value of the ramp) -0 Volt (value of the counter-electrode voltage) or -5 Volts.
- the luminance of the point is still minimal in this case.
Abstract
Description
- La présente invention concerne la commande des colonnes d'un écran LCD de type matriciel, plus particulièrement un procédé d'adressage de chaque colonne d'un écran LCD de type matriciel et notamment d'un écran LCD à matrice active.
- Un écran LCD de type matriciel comporte un ensemble de bus-lignes et de bus-colonnes qui contrôle la tension appliquée à des électrodes situées d'un même côté d'une couche de cristal liquide, l'autre côté étant occupé par une contre-électrode qui coopère avec la première électrode pour orienter électriquement les molécules du cristal liquide et réaliser la modulation d'un faisceau lumineux par rotation de polarisation. La commande des colonnes est réalisée en fournissant à chaque colonne un courant de charge de la capacité réalisée entre le conducteur de colonne et la contre-électrode telle que la tension électrique aux bornes de cette capacité représente un échantillon de signal vidéo entre deux adressages successifs.
- Pour obtenir ce courant de charge fonction du signal vidéo, on a proposé, notamment dans le cas où les circuits de commande sont intégrés à l'écran LCD, d'utiliser un transistor d'attaque de colonne dont la grille reçoit une impulsion de commande fonction de l'échantillon de signal vidéo. Pour illustrer ce cas, on a représenté sur la figure 1 le schéma de principe d'une commande connue pour un écran LCD à matrice active symbolisé par une colonne cl, une ligne L, un point P, la contre-électrode CE et un transistor en film mince de sélection de ligne.
- De manière plus spécifique, on a proposé, comme représenté sur la figure 1, d'utiliser un circuit de commande d'une colonne comportant un convertisseur tension-durée 1 qui reçoit sur une de ses entrées l'échantillon E de signal vidéo et sur son autre entrée une rampe de tension issue d'un générateur de rampes 2. Ce convertisseur délivre en sortie une impulsion I0 dont la durée t traduit l'amplitude de l'échantillon de signal vidéo en entrée. Cette impulsion I est envoyée sur la grille g d'un transistor d'attaque 3 à effet de champ dont l'une des électrodes ou drain d, dans le mode de réalisation représenté, reçoit une rampe de tension issue du générateur 2 et dont l'autre électrode ou source s est connectée au bus de colonne considéré. Avec le circuit décrit ci-dessus, tant que la tension Vgs du transistor 3 reste supérieure à sa tension de seuil Vt, le signal sur la source s suit donc l'évolution de la rampe de tension appliquée sur le drain d et la capacité C qui représente la capacité équivalente de la colonne, à savoir la capacité cristal-liquide, les capacités parasites des transistors de commande du point P et la capacité de croisement des bus, se charge. Dès que la tension Vgs devient inférieure à la tension de seuil Vt, le transistor 3 se bloque et le signal sur la colonne garde pour valeur la valeur de la tension chargée dans la capacité C. On obtient donc sur chaque colonne cl, une tension, par exemple, proportionnelle à la largeur de l'impulsion I de commande du transistor 3
- Dans ce circuit, l'impulsion I obtenue en sortie du convertisseur 1 ne présente pas un front descendant à pente raide. Il en résulte que le blocage du transistor 3 se produit à un instant qui dépend de la valeur du seuil de conduction. En conséquence, la tension de charge de la capacité change avec le déplacement du seuil. En effet, le seuil de conduction se décale du fait du stress ou contrainte électrique subit par le transistor à effet de champ 3 qui sert à commuter la colonne. Ce stress peut être défini comme le produit de la tension grille-source par la durée pendant laquelle la tension est appliquée. Ainsi, ce stress est fonction de la valeur du signal en entrée et donc du signal vidéo puisque la durée de l'impulsion est fonction du signal vidéo. Pour illustrer ce problème, on a représenté sur la figure 2, l'impulsion I, la rampe de tension et les tensions de colonne V1 et V2 obtenues respectivement avec des tensions de seuil T1 et T2. On voit que l'élèvation de la tension de seuil du transistor tend à réduire la tension de colonne Vsg. Ainsi, on peut constater qu'une valeur basse de l'échantillon de signal vidéo, engendre un stress de tension grille-source inférieur au stress engendré par une valeur haute de l'échantillon de signal vidéo, comme représenté schématiquement par A et B sur la figure 3. Dans le premier cas, le décalage de la tension de seuil sera donc inférieur. Il en résulte donc un décalage non uniforme des tensions de seuil des différents transistors de commutation de colonne entraînant une non- uniformité de luminance sur l'écran LCD
- La présente invention a donc pour but de remédier à cet inconvénient en proposant un procédé d'adressage de chaque colonne qui évite que le seuil de commutation du transistor ne change avec les échantillons de signal vidéo.
- La présente invention a aussi pour but de proposer un procédé d'adressage de chaque colonne qui permette de créer des conditions telles que le stress grille-source du transistor soit en moyenne indépendant de l'échantillon de signal vidéo appliqué sur la colonne.
- En conséquence, la présente invention a pour objet un procédé d'adressage de chaque colonne d'un écran LCD de type matriciel comprenant la production d'une impulsion de commande d'un transistor d'attaque de ladite colonne, ladite impulsion ayant une durée déterminée par la valeur de l'échantillon de signal vidéo en entrée, ladite impulsion agissant sur l'état de conduction dudit transistor pour relier ladite colonne à une borne d'alimentation où se développe une rampe de tension, caractérisé en ce que l'on alterne deux durées d'impulsion dont la somme est prédéterminée et afin qu'une valeur donnée de l'échantillon de signal vidéo produise le même effet optique d'une période à la suivante, on met en oeuvre des tensions d'excitation différenciées sur l'une au moins des électrodes d'encadrement de la couche de cristal liquide, à savoir ladite colonne et sa contre -électrode
- Selon un mode de réalisation particulier, avant conversion, l'on inverse périodiquement le signal vidéo de manière à obtenir, après conversion, pendant une première période une impulsion de durée t et pendant une deuxième période une impulsion de durée T-t, T étant la durée de la période.
- D'autre part, lorsqu'une tension alternative est appliquée périodiquement sur la contre-électrode, la même rampe de tension est appliquée à chaque période.
- Touefois, lorsqu'une tension fixe est appliquée sur la contre-électrode, la rampe de tension est décalée symétriquement à chaque période par rapport à la tension fixe de manière à appliquer une rampe variant entre V et V′ pendant une première période et une rampe variant entre -V′ et -V pendant une deuxième période.
- Avec ce procédé la valeur moyenne des stress grille-source est constante. Ainsi, le décalage des tensions de seuil des transistors commandant les colonnes est aussi constant, ce qui entraîne une dégradation visuelle uniforme.
- Toutefois, pour pallier à ce décalage constant des tensions sur les colonnes par rapport à la normale, selon une autre caractéristique de la présente invention, l'on applique sur la contre-électrode une tension continue de décalage compensant le décalage moyen des tensions de seuil des transistors de commutation.
- D'autres caractéristiques et avantages de la présente invention apparaîtront à la lecture de la description faite ci-après de différents modes de réalisation, cette description étant faite avec référence aux dessins ci-annexés dans lesquels:
- - la figure 1 déjà décrite est un schéma synoptique d'un circuit de commande d'une colonne d'un écran LCD à matrice active selon l'art antérieur;
- - la figure 2 est une courbe donnant la tension en fonction du temps expliquant les problèmes dûs au stress du transistor de commutation dans le circuit de la figure 1;
- - la figure 3 représente deux courbes schématiques montrant le stress en fonction de la tension de l'échantillon vidéo;
- - la figure 4 est un schéma synoptique d'un circuit de commande pour la mise en oeuvre du procédé de la présente invention dans le cas où une tension alternative est appliquée sur la contre-électrode;
- - la figure 5 est un diagramme des temps expliquant le fonctionnement de la présente invention, et
- - la figure 6 est un schéma simplifié expliquant le fonctionnement de la présente invention dans le cas d'un écran LCD à matrice active dont la contre-électrode est à un potentiel fixe.
- Pour simplifier la description, dans les figures les mêmes éléments portent les mêmes références.
- On a représenté sur la figure 4 un écran LCD à matrice active. Cet écran a été représenté schématiquement par un seul point ou pixel P au croisement d'un bus de colonne cl et d'un bus ligne L. Dans le mode de réalisation représenté, le couplage ligne L-colonne cl est réalisé par un transistor T en film mince (TFT) qui reçoit sur sa grille la tension appliquée sur la ligne L et sur une électrode la tension appliquée sur la colonne, l'autre électrode étant connectée à l'électrode du cristal liquide formant avec la contre-électrode CE la capacité C. Le cristal-liquide est donc équivalent à une capacité C avec une résistance non représentée. Dans le mode de réalisation de la figure 4, la contre-électrode CE reçoit une tension alternative issue d'un générateur de tension rectangulaire 4. Comme représenté sur la figure 5, la tension de contre-électrode CE passe alternativement à un niveau de, par exemple 5 Volts pendant une première période puis à un niveau de, par exemple, 0 Volt pendant une deuxième période. D'autre part, le circuit de commande de colonne comporte, comme le circuit de commande de colonne de la figure 1, un convertisseur tension-durée 1 qui reçoit en entrée un échantillon de signal vidéo et sur une autre entrée une rampe issue d'un générateur de rampe 2. Conformément à la présente invention, l'échantillon de signal vidéo E est issu d'un circuit 5 complémentant le signal vidéo. Le circuit 5 est commandé par le générateur de tension rectangulaire 4 de manière à appliquer pendant une première période le signal vidéo lui-même et pendant une deuxième période le complément du signal vidéo. Ainsi, en sortie du convertisseur tension-durée 1, on obtient une impulsion I dont la durée est fonction de l'amplitude du signal vidéo, à savoir une impulsion I présentant, par exemple, une durée t pendant la première période et une durée T-t pendant la deuxième période, T représentant la durée de la période, à savoir de préférence une durée trame. De manière plus générale, l'alternance des deux durées d'impulsion est égale à une somme prédéterminée.
- Avec le circuit ci-dessus, lorsque l'impulsion I a une durée t, l'on obtient sur la source s du transistor 3 une tension V′ telle que représentée sur la figure 5. Dans ce cas la tension aux bornes de la cellule de cristal liquide est égale à (5 Volts - V′) dans le mode de réalisation représenté et correspond à une tension importante permettant par exemple l'affichage du noir. Lors de la deuxième période, l'impulsion I a une durée T-t et correspond à une tension V sur la source. Dans ce cas, la tension aux bornes de la cellule de cristal liquide devient égale à 0 - V, cette tension est aussi une tension importante correspondant à l'affichage du noir. Comme représenté sur la figure 5, la tension rectangulaire entre 0 et 5V ainsi que les tensions V et V′ sont choisies de telle sorte que (5 - V′) = (V - 0). On applique donc une tension moyenne nulle aux bornes de la cellule de cristal liquide. Les mêmes conclusions seraient obtenues pour l'affichage des blancs ou des gris.
- En pratique, les tensions de seuil des transistors de commande des différentes lignes subissent un décalage de telle sorte que les tensions correspondant respectivement au blanc et au noir ne sont plus V et V′mais en général V - DV et V′ - DV.
- Pour remédier à ces décalages des tensions au niveau du point, conformément à la présente invention, on applique une tension de décalage de même niveau sur la contre-électrode. Toutefois, cette compensation peut aussi être réalisée à d'autres endroits, notamment en décodant la rampe ou au niveau du signal vidéo lui-même
- On décrira maintenant avec référence à la figure 6, un mode de réalisation du procédé d'adressage conforme à la présente invention dans le cas où la contre-électrode CE reçoit une tension fixe, par exemple une tension de 0 Volt. Conformément à la présente invention, dans ce cas, non seulement le signal vidéo E est alternativement transmis ou complémenté à chaque période, mais la rampe appliquée sur une des électrodes du transistor de commutation 3 est décalée en tension à chaque période. Ainsi, on applique soit une rampe variant, par exemple, entre 0 et 5 Volts pendant une première période, soit une rampe variant entre -5 Volts et 0 Volt pendant une deuxième période, comme représenté sur la figure 5 qui concerne un exemple de codage d'un point noir. Dans le mode de réalisation représenté, l'impulsion appliquée sur la grille du transistor 3 présente une durée to qui correspond à un stress maximal. La tension aux bornes du pixel P est donc égale à 5 Volts (valeur maximale de la rampe) -0 Volt (tension appliquée sur la contre-électrode), soit 5 Volts ce qui correspond à une luminance minimale du point. Pendant la deuxième période, l'impulsion appliquée sur la grille du transistor 3 a une durée T-to correspondant à un stress minimal. La tension aux bornes du pixel est égale à -5 Volts (valeur minimale de la rampe) -0 Volt (valeur de la tension de contre-électrode) soit -5 Volts. La luminance du point est encore minimale dans ce cas. Ainsi, en adaptant les variations de tension de la rampe appliquée sur l'électrode du transistor 3, on peut uniformiser le stress appliqué à tous les transistors du circuit de commande en inversant le signal vidéo d'une période à une autre.
- Les deux modes de réalisation décrits ci-dessus n'ont été donnés qu'à titre d'exemple et ne sont pas limitatifs quant à la portée des revendications.
Claims (7)
- Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel comprenant la production d'une impulsion de commande d'un transistor d'attaque de ladite colonne, ladite impulsion ayant une durée déterminée par la valeur de l'échantillon de signal vidéo en entrée, ladite impulsion agissant sur l'état de conduction dudit transistor pour relier ladite colonne à une borne d'alimentation où se développe une rampe de tension, caractérisé en ce que l'on alterne deux durées d'impulsion dont la somme est prédéterminée et afin qu'une valeur donnée de l'échantillon de signal vidéo produise le même effet optique d'une période à la suivante, on met en oeuvre des tensions d'excitation différenciées sur l'une au moins des électrodes d'encadrement de la couche de cristal liquide, à savoir ladite colonne et sa contre-électrode
- Procédé d'adressage selon la revendication 1, caractérisé en ce que, avant conversion, l'on inverse périodiquement le signal vidéo de manière à obtenir, après conversion, pendant une première période une impulsion de durée (t) et pendant une deuxième période une impulsion de durée (T-t), (T) étant la durée de la période.
- Procédé selon la revendication 1, caractérisé en ce que lorsqu'une tension alternative est appliquée périodiquement sur la contre-électrode, la même rampe de tension est appliquée à chaque période.
- Procédé selon la revendication 1, caractérisé en ce que lorsqu'une tension fixe est appliquée sur la contre-électrode, la rampe de tension est décalée symétriquement à chaque période par rapport à la tension fixe de manière à appliquer une rampe variant entre V et V′ pendant une première période et une rampe variant entre -V′ et -V pendant une deuxième période.
- Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que la période (T) correspond à une trame.
- Procédé selon l'une quelconque des revendications 1 à 5, caractérisé en ce que l'écran LCD est un écran à matrice active.
- Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que l'on applique sur la contre-électrode une tension continue de décalage compensant le décalage moyen des tensions de seuil des transistors de commutation.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8917312 | 1989-12-28 | ||
FR8917312A FR2656757B1 (fr) | 1989-12-28 | 1989-12-28 | Procede d'adressage de chaque colonne d'un ecran lcd de type matriciel. |
Publications (2)
Publication Number | Publication Date |
---|---|
EP0435750A1 true EP0435750A1 (fr) | 1991-07-03 |
EP0435750B1 EP0435750B1 (fr) | 1996-03-06 |
Family
ID=9389059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
EP90403695A Expired - Lifetime EP0435750B1 (fr) | 1989-12-28 | 1990-12-20 | Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel |
Country Status (6)
Country | Link |
---|---|
US (1) | US5319381A (fr) |
EP (1) | EP0435750B1 (fr) |
JP (1) | JP3034612B2 (fr) |
AT (1) | ATE135129T1 (fr) |
DE (1) | DE69025736D1 (fr) |
FR (1) | FR2656757B1 (fr) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992007352A1 (fr) * | 1990-10-19 | 1992-04-30 | Thomson S.A. | Circuit de commande pour afficheur de type matriciel et decodeur de signal pour un tel circuit |
EP0588398A2 (fr) * | 1992-08-14 | 1994-03-23 | Philips Electronics Uk Limited | Dispositifs d'affichage à matrice active et leur procédé de commande |
EP0620543A1 (fr) * | 1993-04-14 | 1994-10-19 | International Business Machines Corporation | Appareil d'affichage à cristaux liquides |
EP0730257A2 (fr) * | 1995-02-28 | 1996-09-04 | Sony Corporation | Méthode et appareil pour engendrer un signal de rampe et appareil de commande/affichage à cristaux liquides |
FR2787910A1 (fr) * | 1998-12-23 | 2000-06-30 | Sextant Avionique | Circuit de commande d'ecran a cristaux liquides |
WO2003030135A2 (fr) * | 2001-09-28 | 2003-04-10 | Koninklijke Philips Electronics N.V. | Ecrans a cristaux liquides presentant un scintillement reduit |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5712653A (en) * | 1993-12-27 | 1998-01-27 | Sharp Kabushiki Kaisha | Image display scanning circuit with outputs from sequentially switched pulse signals |
US6310599B1 (en) | 1995-12-22 | 2001-10-30 | Cirrus Logic, Inc. | Method and apparatus for providing LCD panel protection in an LCD display controller |
GB2313224A (en) * | 1996-05-17 | 1997-11-19 | Sharp Kk | Ferroelectric liquid crystal device |
US6137466A (en) * | 1997-11-03 | 2000-10-24 | Motorola, Inc. | LCD driver module and method thereof |
KR100605763B1 (ko) * | 2005-01-18 | 2006-08-01 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 구동 장치 및 방법 |
JP4810910B2 (ja) * | 2005-07-26 | 2011-11-09 | エプソンイメージングデバイス株式会社 | 電気光学装置、駆動方法および電子機器 |
WO2007034353A2 (fr) * | 2005-09-19 | 2007-03-29 | Koninklijke Philips Electronics N.V. | Dispositifs d'affichage a matrice active et leurs procedes de commande |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2135099A (en) * | 1983-01-21 | 1984-08-22 | Citizen Watch Co Ltd | Drive circuit for matrix display device |
US4525710A (en) * | 1982-02-16 | 1985-06-25 | Seiko Instruments & Electronics Ltd. | Picture display device |
EP0199361A2 (fr) * | 1985-04-26 | 1986-10-29 | Matsushita Electric Industrial Co., Ltd. | Circuit de commande pour un dispositif d'affichage à cristaux liquides |
GB2204174A (en) * | 1987-04-23 | 1988-11-02 | Seiko Instr Inc | Electro-optical modulator |
EP0298255A1 (fr) * | 1987-06-04 | 1989-01-11 | Seiko Epson Corporation | Circuit d'attaque pour un affichage à cristaux liquides |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2524679B1 (fr) * | 1982-04-01 | 1990-07-06 | Suwa Seikosha Kk | Procede d'attaque d'un panneau d'affichage a cristaux liquides a matrice active |
JPS59113420A (ja) * | 1982-12-21 | 1984-06-30 | Citizen Watch Co Ltd | マトリクス表示装置の駆動方法 |
JPS6083477A (ja) * | 1983-10-13 | 1985-05-11 | Sharp Corp | 液昇表示装置の駆動回路 |
JPS61163324A (ja) * | 1985-01-14 | 1986-07-24 | Canon Inc | 液晶セルの駆動方法 |
JPS6249399A (ja) * | 1985-08-29 | 1987-03-04 | キヤノン株式会社 | 表示装置 |
US4836656A (en) * | 1985-12-25 | 1989-06-06 | Canon Kabushiki Kaisha | Driving method for optical modulation device |
-
1989
- 1989-12-28 FR FR8917312A patent/FR2656757B1/fr not_active Expired - Lifetime
-
1990
- 1990-12-20 AT AT90403695T patent/ATE135129T1/de not_active IP Right Cessation
- 1990-12-20 DE DE69025736T patent/DE69025736D1/de not_active Expired - Fee Related
- 1990-12-20 EP EP90403695A patent/EP0435750B1/fr not_active Expired - Lifetime
- 1990-12-27 JP JP2417849A patent/JP3034612B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-19 US US08/047,360 patent/US5319381A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4525710A (en) * | 1982-02-16 | 1985-06-25 | Seiko Instruments & Electronics Ltd. | Picture display device |
GB2135099A (en) * | 1983-01-21 | 1984-08-22 | Citizen Watch Co Ltd | Drive circuit for matrix display device |
EP0199361A2 (fr) * | 1985-04-26 | 1986-10-29 | Matsushita Electric Industrial Co., Ltd. | Circuit de commande pour un dispositif d'affichage à cristaux liquides |
GB2204174A (en) * | 1987-04-23 | 1988-11-02 | Seiko Instr Inc | Electro-optical modulator |
EP0298255A1 (fr) * | 1987-06-04 | 1989-01-11 | Seiko Epson Corporation | Circuit d'attaque pour un affichage à cristaux liquides |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992007352A1 (fr) * | 1990-10-19 | 1992-04-30 | Thomson S.A. | Circuit de commande pour afficheur de type matriciel et decodeur de signal pour un tel circuit |
EP0588398A2 (fr) * | 1992-08-14 | 1994-03-23 | Philips Electronics Uk Limited | Dispositifs d'affichage à matrice active et leur procédé de commande |
EP0588398A3 (fr) * | 1992-08-14 | 1994-11-23 | Philips Electronics Uk Ltd | Dispositifs d'affichage à matrice active et leur procédé de commande. |
EP0620543A1 (fr) * | 1993-04-14 | 1994-10-19 | International Business Machines Corporation | Appareil d'affichage à cristaux liquides |
EP0730257A2 (fr) * | 1995-02-28 | 1996-09-04 | Sony Corporation | Méthode et appareil pour engendrer un signal de rampe et appareil de commande/affichage à cristaux liquides |
EP0730257A3 (fr) * | 1995-02-28 | 1996-09-11 | Sony Corp | |
FR2787910A1 (fr) * | 1998-12-23 | 2000-06-30 | Sextant Avionique | Circuit de commande d'ecran a cristaux liquides |
WO2003030135A2 (fr) * | 2001-09-28 | 2003-04-10 | Koninklijke Philips Electronics N.V. | Ecrans a cristaux liquides presentant un scintillement reduit |
WO2003030135A3 (fr) * | 2001-09-28 | 2003-10-09 | Koninkl Philips Electronics Nv | Ecrans a cristaux liquides presentant un scintillement reduit |
Also Published As
Publication number | Publication date |
---|---|
EP0435750B1 (fr) | 1996-03-06 |
US5319381A (en) | 1994-06-07 |
DE69025736D1 (de) | 1996-04-11 |
JPH04136893A (ja) | 1992-05-11 |
FR2656757B1 (fr) | 1992-03-20 |
ATE135129T1 (de) | 1996-03-15 |
JP3034612B2 (ja) | 2000-04-17 |
FR2656757A1 (fr) | 1991-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0435750B1 (fr) | Procédé d'adressage de chaque colonne d'un écran LCD de type matriciel | |
FR2569294A1 (fr) | Panneau d'affichage et son procede de commande | |
US20010005192A1 (en) | Method of driving a liquid crystal display device, and a liquid crystal display device | |
US4404555A (en) | Addressing scheme for switch controlled liquid crystal displays | |
US5838290A (en) | Display device with photovoltaic converter | |
FR2553218A1 (fr) | Ecran d'affichage a matrice active sans croisement des lignes et des colonnes d'adressage | |
KR20040045894A (ko) | 연산 트랜스컨덕턴스 증폭기 회로, 램프 소스 및 액정디스플레이 | |
EP0993667A2 (fr) | Dispositif d'affichage | |
EP0972282B1 (fr) | Dispositif de commande d'une cellule d'un ecran matriciel | |
EP0875881A2 (fr) | Modulateurs de lumière à matrice active, utilisation d'un modulateur de lumière à matrice active, et dispositif d'affichage | |
US5812106A (en) | Active matrix display device | |
KR20020095167A (ko) | 쌍안정 키랄 네마틱 액정 디스플레이와 이러한디스플레이의 구동 방법 | |
JPH0836161A (ja) | 液晶電気光学装置およびその駆動方法 | |
EP0487389A1 (fr) | Ecran plat à matrice active | |
EP1958182A1 (fr) | System video comprenant un afficheur matriciel a cristaux liquides a procede d adressage ameliore | |
US6344842B1 (en) | Liquid crystal display device and a driving method therefor | |
KR100552278B1 (ko) | 게이트 신호를 가변하는 액정 표시 장치 | |
FR2580826A1 (fr) | Procede et appareil de commande d'un dispositif de modulation optique | |
JP2810906B2 (ja) | 液晶光シャッタの駆動方法 | |
JP3305129B2 (ja) | 表示装置 | |
JPH06301011A (ja) | マトリクス表示装置およびその駆動方法 | |
EP2531998A1 (fr) | Procédé d'ecriture d'image dans un afficheur à cristal liquide | |
WO2003052730A1 (fr) | Dispositif de presentation a matrice active de cristaux liquides a procedure de reduction de la tension d'alimentation | |
CA2536216A1 (fr) | Micro-ecran de visualisation a cristaux liquides et son procede de commande | |
JP3361265B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LI LU NL SE |
|
17P | Request for examination filed |
Effective date: 19910812 |
|
17Q | First examination report despatched |
Effective date: 19931122 |
|
RAP1 | Party data changed (applicant data changed or rights of an application transferred) |
Owner name: THOMSON MULTIMEDIA |
|
GRAA | (expected) grant |
Free format text: ORIGINAL CODE: 0009210 |
|
AK | Designated contracting states |
Kind code of ref document: B1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LI LU NL SE |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: ES Free format text: THE PATENT HAS BEEN ANNULLED BY A DECISION OF A NATIONAL AUTHORITY Effective date: 19960306 Ref country code: AT Effective date: 19960306 Ref country code: DK Effective date: 19960306 Ref country code: GR Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT Effective date: 19960306 |
|
REF | Corresponds to: |
Ref document number: 135129 Country of ref document: AT Date of ref document: 19960315 Kind code of ref document: T |
|
REF | Corresponds to: |
Ref document number: 69025736 Country of ref document: DE Date of ref document: 19960411 |
|
GBT | Gb: translation of ep patent filed (gb section 77(6)(a)/1977) |
Effective date: 19960403 |
|
ITF | It: translation for a ep patent filed |
Owner name: JACOBACCI & PERANI S.P.A. |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: SE Effective date: 19960606 |
|
BECN | Be: change of holder's name |
Effective date: 19960306 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: LI Effective date: 19961231 Ref country code: BE Effective date: 19961231 Ref country code: CH Effective date: 19961231 Ref country code: LU Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 19961231 |
|
PLBE | No opposition filed within time limit |
Free format text: ORIGINAL CODE: 0009261 |
|
STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT |
|
26N | No opposition filed | ||
BERE | Be: lapsed |
Owner name: S.A. THOMSON MULTIMEDIA Effective date: 19961231 |
|
REG | Reference to a national code |
Ref country code: CH Ref legal event code: PL |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: 746 Effective date: 20011123 |
|
REG | Reference to a national code |
Ref country code: GB Ref legal event code: IF02 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: D6 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: DE Payment date: 20061214 Year of fee payment: 17 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: IT Payment date: 20061231 Year of fee payment: 17 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: NL Payment date: 20071203 Year of fee payment: 18 |
|
PGFP | Annual fee paid to national office [announced via postgrant information from national office to epo] |
Ref country code: GB Payment date: 20071128 Year of fee payment: 18 Ref country code: FR Payment date: 20061221 Year of fee payment: 17 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: DE Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20080701 |
|
REG | Reference to a national code |
Ref country code: FR Ref legal event code: ST Effective date: 20081020 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: FR Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20071231 |
|
GBPC | Gb: european patent ceased through non-payment of renewal fee |
Effective date: 20081220 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: IT Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20071220 |
|
NLV4 | Nl: lapsed or anulled due to non-payment of the annual fee |
Effective date: 20090701 |
|
PG25 | Lapsed in a contracting state [announced via postgrant information from national office to epo] |
Ref country code: NL Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20090701 Ref country code: GB Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES Effective date: 20081220 |