EP0363204B1 - Erzeugung von nach dem Rasterverfahren arbeitenden Videosignalen für einen Monitor mit verbesserter Auflösung - Google Patents

Erzeugung von nach dem Rasterverfahren arbeitenden Videosignalen für einen Monitor mit verbesserter Auflösung Download PDF

Info

Publication number
EP0363204B1
EP0363204B1 EP19890310209 EP89310209A EP0363204B1 EP 0363204 B1 EP0363204 B1 EP 0363204B1 EP 19890310209 EP19890310209 EP 19890310209 EP 89310209 A EP89310209 A EP 89310209A EP 0363204 B1 EP0363204 B1 EP 0363204B1
Authority
EP
European Patent Office
Prior art keywords
video
multiplexer
line frequency
adaptor
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP19890310209
Other languages
English (en)
French (fr)
Other versions
EP0363204A2 (de
EP0363204A3 (de
Inventor
Anthony John Matthews
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Research Machines PLC
Original Assignee
Research Machines PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Research Machines PLC filed Critical Research Machines PLC
Publication of EP0363204A2 publication Critical patent/EP0363204A2/de
Publication of EP0363204A3 publication Critical patent/EP0363204A3/de
Application granted granted Critical
Publication of EP0363204B1 publication Critical patent/EP0363204B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
    • G09G1/28—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using colour tubes
    • G09G1/285—Interfacing with colour displays, e.g. TV receiver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats

Definitions

  • This invention relates to the generation of raster scan video signals for an enhanced resolution monitor in either a high resolution mode or a low resolution mode.
  • this invention aims to reduce or eliminate the need for the additional expensive circuitry described above and, in one particular arrangement, to provide a plug-in convertor circuit to modify a normal, industry standard video adaptor to operate in accordance with the invention.
  • GB-A-2157927 discloses a circuit for the generation of high resolution raster scan displays. It is applicable to a wide range of display systems and describes means for providing a dedicated resolution (2000 x 2000) image where data read out of a frame buffer is presented directly on a CRT. It does not disclose means for supporting multiple (higher or lower) resolutions.
  • EP-A-0258560 discloses means for supporting resolutions lower than the maximum available from a memory by using pixels or lines multiple times. Such an arangement may be embodied within standard video controllers. In such an arrangement the relationship between reading a frame buffer and the line being displayed on a CRT is 1:1:
  • EP-A-0264603 discloses means for trading-off resolution and pixel depth. Such means may again be included in a standard video controller. Again, in this arrangement, the relationship between the reading of the frame buffer and the line being displayed on the screen remains 1:1.
  • a converter circuit for connection to a video adaptor of a computer to provide for the generation of a raster scan video signal to an enhanced resolution monitor in either a first, high resolution mode or a second, low resolution mode
  • the converter circuit comprising: a video timing generator for connecting to receive timing signals from the video adaptor; a multiplexer for connecting to receive a video output signal from the video adaptor; a video line buffer for connecting to receive the video output signal from the video adaptor and connected to the multiplexer; and output means connected to receive a video output signal from the multiplexer for providing a video output signal to an enhanced resolution monitor, the converter circuit being selectively operable in a first mode in which video information for a high resolution, monochrome display from the video adapter is provided at a first line frequency to the multiplexer and then provided to the output means at the first line frequency, and a second mode in which video information for a low resolution, multi-colour display from the video adaptor is provided at a second line frequency to
  • a video adaptor for a computer for providing a raster scan video signal to an enhanced resolution monitor in either a first, high resolution mode or a second, low resolution mode
  • the video adaptor comprising: a video controller for connecting to a system bus of a computer; a video memory connected to the video controller; a video timing generator connected to receive timing signals from the video controller; a multiplexer connected to receive a video output signal from the video controller; a video line buffer connected to receive the video output signal from the video controller and connected to the multiplexer; and output means connected to receive a video output signal from the multiplexer for providing a video output signal to an enhanced resolution monitor, the video adaptor being selectively operable in a first mode in which video information from the video controller is provided at a first line frequency to the multiplexer for a high resolution, monochrome display and then provided to the output means at the first line frequency, and a second mode in which video information for a low resolution, multi-colour display is provided by the
  • a computer having the facility for providing a raster scan video signal to an enhanced resolution monitor in either a first, high resolution mode or a second, low resolution mode
  • the computer having a processor responsive to a display request to provide instructions on a system bus to a video adaptor
  • the video adaptor comprising: a video controller connected to the system bus; a video memory connected to the video controller; a video timing generator connected to receive timing signals from the video controller; a multiplexer connected to receive a video output signal from the video controller; a video line buffer connected to receive the video output signal from the video controller and connected to the multiplexer; and output means connected to receive a video output signal from the multiplexer for providing a video output signal to an enhanced resolution monitor, the video adaptor being selectively operable in response to instructions received on the system bus in a first mode in which video information from the video controller is provided at a first line frequency to the multiplexer for a high resolution, monochrome display and then provided to the output means at the
  • a method of providing a raster scan video signal from a video adaptor of a computer to an enhanced resolution monitor in either a first, high resolution mode or a second, low resolution mode comprising the steps of: in the first mode, routing video information from the video adaptor at a first line frequency to a multiplexer for a high resolution, monochrome display and then to output means connected to a high resolution monitor at the first line frequency and, in the second mode, passing video information for a low resolution, multi-colour display at a second line frequency to a buffer and then reading this into the multiplexer, under the control of a video timing generator connected to receive timing signals from the video adaptor, such that each pixel of information is read out twice and each line of information is read out twice so as to provide the output means with a video output signal at the first line frequency, the first line frequency being an integral multiple of the second line frequency.
  • Figure 1 shows a block diagram of a conventional video adaptor 1 mounted on a mother board and connected to a systems bus 2 of a personal computer (PC).
  • the systems bus 2 carries address, data and control signals and is used by the PC to communicate with input/output (I/O) devices such as the video adaptor 1.
  • the video adaptor 1 is used to provide the primary point for communication of output information to the human operator.
  • a plug-in convertor circuit 3 mounted on a daughter card is connected to the video adaptor 1. As will be described below, this provides for the generation of a raster scan video signal to an enhanced resolution monitor (not shown) in either a first, high resolution mode such as may be needed for the applications mentioned above and a second, low resolution mode for use with the native video modes of the PC.
  • a plug-in video adaptor may also be used rather than mounting it on the mother board.
  • the video adaptor 1 comprises a video controller 4 such as a PVGA1A device (detailed in 'PVGA1A User Manual' published by Western Digital (Paradise Systems) Corporation, Brisbane, CA).
  • the video controller 4 is configured with 256k bytes of page mode dynamic random access memory (DRAM) 5 such as a Mitsubishi M5M4464 as defined in the recommended applications in the user manual mentioned above.
  • DRAM page mode dynamic random access memory
  • the converter circuit 3 comprises a video line buffer 6 such as an NEC uPD41101 device (detailed in the 'NEC memory data book' published by NEC Electronics (UK) Ltd. Milton Keynes, UK), a video timing generator 7 implemented using standard FAST series logic devices 74F00, 74F153, 74F163, 74F174 and 74F257 (detailed in 'Fairchild Advanced Schottky TTL' published by Fairchild Semiconductor Ltd., Potter's Bar, Herts, UK) and a PAL16R8A device (detailed in the 'LSI data book' published by Monolithic Memories Incorporated, Santa Clara, CA) and a control register 8 implemented by a Fast series logic device 74F194 (also detailed in 'Fairchild Advanced Schottky TTL').
  • a video line buffer 6 such as an NEC uPD41101 device (detailed in the 'NEC memory data book' published by NEC Electronics (UK) Ltd. Milton
  • the convertor circuit 3 also comprises a video digital to analog (D/A) convertor 9, a clock divider 10 and a multiplexer 11 which are implemented together using a Brooktree BT454 device (detailed in 'Brooktree Product Databook' published by Brooktree Corporation, San Diego, California).
  • a 110MHz clock 12 is connected to both the divider 10 and D/A convertor 9.
  • other output means can be used in place of the D/A converter 9.
  • the video timing generator 7 connected to receive timing signals from the video controller 4 and connected to control transfer of video data into and out of line buffer 6 and the D/A convertor 9.
  • the multiplexer 11 is connected to route video output signals either directly from the video controller 4 or via the line buffer 6 and to pass signals to the D/A convertor 9.
  • the register 8 is connected to receive instructions from the system bus 2 to control the mode in which the multiplexer 11 and hence the convertor circuit 3 operates.
  • Software within the PC may control the convertor circuit in one of three modes, a high resolution mode, a low resolution mode and a third optional mode described further below.
  • the full capabilities of the enhanced resolution monitor eg displaying 1280 x 960 pixels
  • the video adaptor 1 is programmed via the systems bus 2 to output one byte of video information every two 27.5 MHz clocks with a line rate of 66KHz.
  • This programming consists of chaining all memory planes together to form one large, linear bit-map. Consecutive bytes presented at the video output are taken from consecutive memory locations.
  • the built-in video timing generator is programmed to produce 128 bytes per video line at 66kHz with 960 active lines per frame.
  • the line buffer 6 is bypassed using the multiplexer 11 and the eight bits of information are presented one after another to the the D/A convertor 9.
  • the multiplexer 11 is thus presented with 8 bits of video information at 13.75 MHz (256 colours).
  • the multiplexer 11 converts this first to 4 bits at 27.5 MHz (16 colours) and then 1 bit at 110 MHz (monochrome).
  • the byte is presented so that the first pixel is bit 7, the second pixel is bit 6 and so on to the eighth pixel being the bit 0.
  • This allows an enhanced resolution monochrome (eg black and white) display to be produced on the enhanced resolution monitor without exceeding the limited band width available from the memory 5 and the video controller 4.
  • the second, low resolution mode provides compatibility of the system when using the enhanced resolution monitor with the set of modes supported by the standard video adaptor 1 as would be used when driving a standard video graphics array (VGA) monitor.
  • VGA video graphics array
  • the video adaptor 1 presents digital, 16 colour video information along with BLANK and SYNC signals derived from the 110MHz clock 12 divided by the divider 10.
  • the video adaptor 1 generates video lines at a rate of 33KHz whereas the enhanced resolution monitor requires video lines at 66kHz.
  • the video timing generator 7 thus synchronises to the BLANK signals from the video adaptor 1 and generates BLANK and SYNC signals at the monitor line rate of 66KkHz.
  • the input and output BLANK signals are used to control the line buffer 6.
  • Each line from the video adaptor 1 is written into the buffer as it arrives (at 33kHz) and the video information is read out at twice the input rate producing two identical lines on the enhanced resolution monitor (at 66kHz) containing the video information produced by the video adaptor 1.
  • Each pixel of information is also read out twice so each line comprises adjacent pairs of identical information.
  • the video timing generator 7 samples the BLANK signals from the video adapter 1 in the middle of each line to extract the vertical blanking information. It then skews the timing of its BLANK output signal by one line relative to the input signal to ensure that the line buffer 6 is full when the first displayed line is output from the buffer.
  • the D/A convertor 9 combines the 4 bit (16 colour) display information and the output SYNC and BLANK signals to form a 1 volt peak to peak analog feed signal to the enhanced resolution monitor.
  • each pixel output from the video adaptor 1 is displayed as two consecutive pixels on a line and on two consecutive lines, ie as a square of four pixels.
  • the converter circuit 2 on the daughter card is effectively disabled so that the video adaptor can be used to drive directly a standard, low resolution monitor (not shown) with the video adapter 1 operating as normal.
  • the video timing generator 7 idles, holding the enhanced resolution monitor blank and generating a 66kHz signal to prevent whistling regardless of the operation of the video adaptor 1.
  • Figure 2 is a circuit diagram of the components shown on the daughter card in Figure 1.
  • Figure 1 is a functional representation of the circuit a precise one-to-one relationship does not exist between the boxes shown in Figure 1 and the components shown in Figure 2.
  • Figure 3 is an assembler listing of the contents of the PAL16R8A device used in the video timing generator 7.
  • the arrangement described above eliminates the need for dedicated circuitry to provide an enhanced resolution display by making maximum usage of the facilities provided by a normal, standard PC video adapter together with a minimum amount of logic and special programming.
  • the arrangement described also reduces or eliminates the dedicated circuitry (or second monitor) required in the prior art to provide compatibility with the native video modes of the PC by utilising the circuitry of the video adapter and converting its output signals for use on an enhanced resolution monitor.
  • the arrangement described makes use of a lower resolution, higher colour count standard PC video adapter to reduce or eliminate the necessity of using expensive, separate, dedicated video memory and video timing generation for the high resolution image.
  • the logic described allows the number of colours to be converted into the enhanced resolution.
  • the arrangement also uses a minimum amount of logic to synchronise the video timing generator to the PC video adapter so avoiding the need to provide a separate video timing generator for the high resolution mode.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)

Claims (10)

  1. Eine Umsetzerschaltung (3) zum Anschluß an einen Videoadapter (1) eines Computers, um für die Erzeugung eines Raster-Scan-Videosignals zu sorgen, das einem Monitor mit erhöhter Auflösung entweder in einer ersten Betriebsart mit hoher Auflösung oder in einer zweiten Betriebsart mit niedriger Auflösung zugeführt wird, wobei die Umsetzerschaltung (3) folgende Einheiten umfaßt: einen Videotaktgenerator (7), der so zu schalten ist, daß er von dem Videoadapter (1) Taktsignale erhält; einen Multiplexer (11), der so zu schalten ist, daß er von dem Videoadapter (1) ein Videoausgangssignal erhält; einen Videozeilenpufferspeicher (6), der so zu schalten ist, daß er das Videoausgangssignal von dem Videoadapter (1) erhält und mit dem Multiplexer (11) verbunden ist; und ein Ausgabemittel (9), das so zu schalten ist, daß es von dem Multiplexer (11) ein Videoausgangssignal erhält, um an einen Monitor mit erhöhter Auflösung ein Videoausgangssignal zu liefern, wobei die Umsetzerschaltung (3) selektiv in einer ersten Betriebsart betrieben werden kann, in der von dem Videoadapter (1) gelieferte Videoinformation für eine einfarbige Darstellung mit hoher Auflösung dem Multiplexer (11) bei einer ersten Zeilenfrequenz geliefert und dann dem Ausgabemittel (9) bei der besagten ersten Zeilenfrequenz zugeführt wird, und einer zweiten Betriebsart, in der von dem Videoadapter (1) stammende Videoinformation für eine mehrfarbige Darstellung mit niedriger Auflösung bei einer zweiten Zeilenfrequenz dem Pufferspeicher (6) zugeführt und dann dem Multiplexer (11) dargeboten wird, so daß jeder Informationsbildpunkt aus dem Pufferspeicher (6) zweimal ausgelesen und jede Informationszeile zweimal ausgelesen wird, um dem Ausgabemittel (9) ein Videoausgangssignal bei der ersten Zeilenfrequenz zu liefern, wobei die erste Zeilenfrequenz ein ganzzahliges Mehrfaches der zweiten Zeilenfrequenz ist.
  2. Ein Videoadapter für einen Computer zur Leiferung eines Raster-Scan-Videosignals an einen Monitor mit erhöhter Auflösung in einer ersten Betriebsart mit hoher Auflösung bzw. einer zweiten Betriebsart mit niedriger Auflösung, wobei der besagte Videoadapter folgende Einheiten umfaßt: ein Videosteuergerät (4) zum Anschließen an einen Systembus (2) eines Computers; einen an das Videosteuergerät (4) angeschlossenen Videospeicher (5); einen Videotaktgenerator (7), der so geschaltet ist, daß er von dem Videosteuergerät (4) Taktsignale erhält; einen Multiplexer (11), der so angeschlossen ist, daß er von dem Videosteuergerät (4) ein Videoausgangssignal erhält; einen Videozeilenpufferspeicher (6), der so angeschlossen ist, daß er von dem Videosteuergerät (4) das Videoausgangssignal erhält und der an den Multiplexer (11) angeschlossen ist; und ein Ausgabemittel (9), das so geschaltet ist, daß es von dem Multiplexer (11) ein Videoausgangssignal erhält, um einem Monitor mit erhöhter Auflösung ein Videoausgangssignal zuzuführen, und zwar kann der Videoadapter (1) selektiv in einer ersten Betriebsart betrieben werden, in der von dem Videosteuergerät (4) stammende Videoinformation bei einer ersten Zeilenfrequenz dem Multiplexer (11) zwecks einfarbiger Darstellung mit hoher Auflösung und dann dem Ausgabemittel (9) bei der ersten Zeilenfrequenz zugeführt wird, sowie in einer zweiten Betriebsart, in der vcn dem Videosteuergerät (4) Videoinformation zwecks mehrfarbigen Darstellung mit niedriger Auflösung bei einer zweiten Zeilenfrequenz dem Pufferspeicher (6) zugeführt und dem Multiplexer (11) so dargebcten wird, daß jeder Informationsbildpunkt aus dem Pufferspeicher (6) zweimal ausgelesen wird und jede Informationszeile zweimal ausgelesen wird, um dem Ausgabemittel (9) ein Videoausgangssignal bei der ersten Zeilenfrequenz zu liefern, wobei die erste Zeilenfrequenz ein ganzzahliges Mehrfaches der zweiten Zeilenfrequenz ist.
  3. Ein Computer, der in der Lage ist, einem Monitor mit erhöhter Auflösung ein Rascer-Scan-Videosignal in einer ersten Betriebsart mit hcher Auflösung bzw. einer zweiten Betriebsart mit niedriger Auflösung zu liefern, wobei der besagte Computer einen Prozessor umfaßt, der auf eine Anzeigeanforderung zur Lieferung von Anweisungen über einen Systembus (2) an einen Videoadapter (1) anspricht, und zwar umfaßt der besagte Videoadapter (1) ein an den Systembus (2) angeschlossenes Videosteuergerät (4); einen an das Videosteuergerät (4) angeschlossenen Videospeicher (5); einen Videotaktgenerator (7), der so geschaltet ist, daß er von dem Videosteuergerät (4) Taktsignale erhält; einen Multiplexer (11), der so geschaltet ist, daß er von dem Videosteuergerät (4) ein Videoausgangssignal erhält; einen Videozeilenpufferspeicher (6), der so geschaltet ist, daß er das Videoausgangssignal von dem Videosteuergerät (4) erhält und an den Multiplexer (11) angeschlossen ist; und ein Ausgabemittel (9), das so geschaltet ist, daß es von dem Multiplexer (11) zwecks Lieferung eines Videoausgangssignals an einen Monitor mit erhöhter Auflösung ein Videoausgangssignal erhält, wobei der Videoadapter (1) auf über den Systembus (2) erhaltene Anweisungen selektiv in einer ersten Betriebsart betrieben werden kann, in der von dem Videosteuergerät (4) stammende Videoinformation dem Multiplexer (11) bei einer ersten Zeilenfrequenz zwecks einfarbiger Darstellung mit hoher Auflösung und dann dem Ausgabemittel (9) bei der ersten Zeilenfrequenz zugeführt wird, sowie in einer zweiten Betriebsart, in der von dem Videosteuergerät (4) Videoinformation zwecks mehrfarbigen Darstellung mit niedriger Auflösung bei einer zweiten Zeilenfrequenz dem Pufferspeicher (6) zugeführt und dem Multiplexer (11) so dargeboten wird, daß jeder Informationsbildpunkt zweimal aus dem Pufferspeicher (6) ausgelesen wird und jede Informationszeile zweimal ausgelesen wird, um dem Ausgabemittel (9) ein Videoausgangssignal bei der ersten Zeilenfrequenz zu liefern, wobei die erste Zeilenfrequenz ein ganzzahliges Mehrfaches der zweiten Zeilenfrequenz ist.
  4. Ein Verfahren zur Lieferung eines Raster-Scan-Videosignals von einem Videoadapter (1) eines Computers an einen Monitor mit erhöhter Auflösung in entweder einer ersten Betriebsart mit hoher Auflösung oder einer zweiten Betriebsart mit niedriger Auflösung, wobei das besagte Verfahren folgende Schritte umfaßt: in der ersten Betriebsart wahlweises Leiten von Videoinformation von dem Videoadapter (1) bei einer ersten Zeilenfrequenz zu einem Multiplexer (11) für einfarbige Darstellung mit hoher Auflösung und danach bei der ersten Zeilenfrequenz an ein an einen Monitor mit hoher Auflösung angeschlossenes Ausgabemittel (9), und in der zweiten Betriebsart Leiten bei einer zweiten Zeilenfrequenz von Videoinformation für eine mehrfarbige Darstellung mit niedriger Auflösung zu einem Pufferspeicher (6) und danach Einlesen dieser Information in den Multiplexer (11), und zwar unter Steuerung eines Videotaktgenerators (7), der so geschaltet ist, daß er von dem Videoadapter (1) Taktsignale erhält, so daß jedes Informationsbildelement zweimal ausgelesen wird und jede Informationszeile zweimal ausgelesen wird, um dem Ausgabemittel (9) ein Videoausgangssignal bei der ersten Zeilenfrequenz zu liefern, wobei die erste Zeilenfrequenz ein ganzzahliges Mehrfaches der zweiten Zeilenfrequenz ist.
  5. Eine Umsetzerschaltung, ein Videoadapter oder ein Computer nach Anspruch 1, 2 oder 3, die bzw. der in einer dritten Betriebsart betrieben werden kann, in der der Videotaktgenerator (7), der Multiplexer (11), der Videozeilenpufferspeicher (6) und das Ausgabemittel (9) effektiv außer Betrieb gesetzt sind, so daß der Videoadapter (1) einen Monitor mit niedriger Auflösung unmittelbar bei der zweiten Zeilenfrequenz betreiben kann.
  6. Ein Videoadapter nach Anspruch 2 oder Anspruch 5 bei Abhängigkeit davon, bei dem das Videosteuergerät (4) und der Videospeicher (5) einem industriegängigen Videoadapter (1) angehören und der Videotaktgenerator (7), der Multiplexer (11), der Videozeilenpufferspeicher (6) und das Ausgabemittel (9) eine an sie angeschlossene steckbare Umsetzerschaltung umfassen.
  7. Ein Verfahren nach Anspruch 4, bei dem der Videoadapter (1) ein Videosteuergerät (4) und einen Videospeicher (5) umfaßt und in der Betriebsart mit hoher Auflösung die Folge und Kontrolle von Zugriffen zu dem Videospeicher (5) durch das Videosteuergerät (4) gesteuert werden.
  8. Ein Verfahren nach Anspruch 7, bei dem in der Betriebsart mit hoher Auflösung das Bild mit erhöhter Auflösung in dem Videospeicher (5) des Videoadapters (1) gehalten wird.
  9. Ein Verfahren nach 4, 7 oder 8, bei dem in der Betriebsart mit hoher Auflösung der Multiplexer (11) die Wortlänge der von dem Videoadapter (1) erhaltenen Videodaten reduziert und die Frequenz erhöht, mit der sie dem Ausgabemittel (9) dargeboten werden, indem z.B. 8 Bits Videodaten bei 13,75 MHz zuerst zu 4 Bits bei 27,5 MHz und dann zu 1 Bit bei 110 MHz umgeformt werden.
  10. Ein Verfahren nach Anspruch 4 oder einem der Ansprüche 7 oder 9, bei dem sowohl in der Betriebsart mit hoher Auflösung als auch in der Betriebsart mit niedriger Auflösung, die durch den Videotaktgenerator (7) erzeugten Taktsignale von Ausgangssignalen des Videoadapters (1) abgeleitet werden.
EP19890310209 1988-10-07 1989-10-05 Erzeugung von nach dem Rasterverfahren arbeitenden Videosignalen für einen Monitor mit verbesserter Auflösung Expired - Lifetime EP0363204B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB8823628 1988-10-07
GB8823628A GB2229344B (en) 1988-10-07 1988-10-07 Generation of raster scan video signals for an enhanced resolution monitor

Publications (3)

Publication Number Publication Date
EP0363204A2 EP0363204A2 (de) 1990-04-11
EP0363204A3 EP0363204A3 (de) 1991-12-27
EP0363204B1 true EP0363204B1 (de) 1996-02-28

Family

ID=10644897

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19890310209 Expired - Lifetime EP0363204B1 (de) 1988-10-07 1989-10-05 Erzeugung von nach dem Rasterverfahren arbeitenden Videosignalen für einen Monitor mit verbesserter Auflösung

Country Status (3)

Country Link
EP (1) EP0363204B1 (de)
DE (1) DE68925775T2 (de)
GB (1) GB2229344B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5179639A (en) * 1990-06-13 1993-01-12 Massachusetts General Hospital Computer display apparatus for simultaneous display of data of differing resolution
JPH09307744A (ja) * 1996-05-10 1997-11-28 Oki Data:Kk 解像度変換方法および解像度変換装置
US10885883B2 (en) 2017-01-25 2021-01-05 Apple Inc. Electronic device with foveated display system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4484188A (en) * 1982-04-23 1984-11-20 Texas Instruments Incorporated Graphics video resolution improvement apparatus
US4673929A (en) * 1984-04-16 1987-06-16 Gould Inc. Circuit for processing digital image data in a high resolution raster display system
US4783652A (en) * 1986-08-25 1988-11-08 International Business Machines Corporation Raster display controller with variable spatial resolution and pixel data depth
IL83515A (en) * 1986-10-14 1991-03-10 Ibm Digital display system
GB2207029A (en) * 1987-07-14 1989-01-18 Silicongraphics Inc Computer system for converting a higher resolution image to a lower resolution image

Also Published As

Publication number Publication date
DE68925775D1 (de) 1996-04-04
EP0363204A2 (de) 1990-04-11
GB2229344B (en) 1993-03-10
DE68925775T2 (de) 1996-09-05
GB2229344A (en) 1990-09-19
EP0363204A3 (de) 1991-12-27
GB8823628D0 (en) 1988-11-16

Similar Documents

Publication Publication Date Title
EP0524468B1 (de) Hochauflösende Multimediaanzeige
CA2059928C (en) Multimedia expansion unit
US5432905A (en) Advanced asyncronous video architecture
EP0071725A2 (de) Verfahren zur Verschiebung von Texten und grafischen Daten in selektierte Bildfenster auf einer graphischen Darstellung
EP0359234B1 (de) Anzeigesteuergerät zum Konvertieren mittels Hardware von CRT-Auflösung in Plasmaanzeigetafel-Auflösung
US6266042B1 (en) Display system with resolution conversion
JPS6055836B2 (ja) ビデオ処理システム
JPH0854865A (ja) フラット・パネル・ディスプレイ・インターフェース
EP0298243B1 (de) Demultiplexer für Computervideo
US4894653A (en) Method and apparatus for generating video signals
US5189401A (en) AX and EGA video display apparatus utilizing a VGA monitor
US4935731A (en) Image display apparatus
EP0579402A1 (de) Doppelte Anzeigesteuerkarte für Nubus
EP0363204B1 (de) Erzeugung von nach dem Rasterverfahren arbeitenden Videosignalen für einen Monitor mit verbesserter Auflösung
GB2364844A (en) LCD panel signal processor
US4520391A (en) Diagonal grid image communication and display
JPH0736162B2 (ja) 図形処理装置
EP0264603B1 (de) Digitales nach dem Rasterverfahren arbeitendes Anzeigesystem
JP2624234B2 (ja) 表示装置
US4707690A (en) Video display control method and apparatus having video data storage
US4901062A (en) Raster scan digital display system
EP0177889B1 (de) Einrichtung zum Steuern eines Kathodenstrahlanzeigegerätes
JP3122996B2 (ja) 動画・静止画表示装置
JPH086683A (ja) パーソナルコンピュータ
KR200212868Y1 (ko) 반도체장치

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB NL SE

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB NL SE

17P Request for examination filed

Effective date: 19920424

17Q First examination report despatched

Effective date: 19931213

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: RESEARCH MACHINES PLC

RBV Designated contracting states (corrected)

Designated state(s): DE FR NL SE

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR NL SE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 19960228

REF Corresponds to:

Ref document number: 68925775

Country of ref document: DE

Date of ref document: 19960404

ET Fr: translation filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19960531

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20081014

Year of fee payment: 20

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20081014

Year of fee payment: 20