EP0277665A1 - Circuit réalisant la fonction OU-EXCLUSIF - Google Patents

Circuit réalisant la fonction OU-EXCLUSIF Download PDF

Info

Publication number
EP0277665A1
EP0277665A1 EP88200004A EP88200004A EP0277665A1 EP 0277665 A1 EP0277665 A1 EP 0277665A1 EP 88200004 A EP88200004 A EP 88200004A EP 88200004 A EP88200004 A EP 88200004A EP 0277665 A1 EP0277665 A1 EP 0277665A1
Authority
EP
European Patent Office
Prior art keywords
signal
circuit
exclusive
gate
complementary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP88200004A
Other languages
German (de)
English (en)
Other versions
EP0277665B1 (fr
Inventor
Marc Société Civile S.P.I.D. Rocchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laboratoires dElectronique Philips SAS
Koninklijke Philips NV
Original Assignee
Electronique & Physique
Laboratoires dElectronique Philips SAS
Laboratoires dElectronique et de Physique Appliquee
Philips Gloeilampenfabrieken NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronique & Physique, Laboratoires dElectronique Philips SAS, Laboratoires dElectronique et de Physique Appliquee, Philips Gloeilampenfabrieken NV, Koninklijke Philips Electronics NV filed Critical Electronique & Physique
Publication of EP0277665A1 publication Critical patent/EP0277665A1/fr
Application granted granted Critical
Publication of EP0277665B1 publication Critical patent/EP0277665B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors
    • H03K19/217—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors using Schottky type FET [MESFET]

Definitions

  • the invention relates to a circuit performing the OR-EXCLUSIVE function between a signal A and a signal B, produced 4 u by means of field effect transistors normally pinched in the absence of gate-source signal and of charges, and integrated on a semiconductor substrate, a signal A complementary to the signal A being further applied to this circuit.
  • the invention also relates to a circuit performing the OU-EXCLUSIVE function between a signal A and a signal B, and generating the signals necessary for its operation.
  • the invention finds its application in the miniaturization of integrated circuits comprising logic gates of the OU-EXCLUSIVE type produced on a semiconductor substrate of group III-V, in particular in gallium arsenide.
  • the circuit described in this publication comprises, to make the EXCLUSIVE gate, six field effect transistors and three charges.
  • This number goes up to eight transistors and five charges to realize at the same time the complete circuit making it possible to generate the input signals of this gate, i.e. the complementary signal of one of the input signals, which is done by means of two additional reversing stages.
  • the present invention provides a circuit performing the OU-EXCLUSIVE function produced in the same technology and formed of a single transistor and a single load, as well as a complete circuit making it possible to generate the input signals, which including a circuit of the same structure as this OR-EXCLUSIVE circuit, does not include more than three field effect transistors and three charges.
  • Another advantage is that this new door does not increase the transition times between the input and the output of the circuit compared to the state of the art.
  • the present invention makes it possible to solve this problem by means of a circuit as described in the preamble, characterized in that it is formed of a field effect transistor T'i whose gate is controlled by the signal B, on the drain of which the signal A is applied via a load R ', and the source of which is connected to the signal AT complementary to signal A, the signal representing the OU-EXCLUSIVE function (A e B) being available at the common point between the drain of the transistor and the load and constituting the output Si of this circuit.
  • OR-EXCLUSIVE ( A ⁇ B ) being available at the common point between the drain of the transistor and the load, common point constituting the output S of the circuit.
  • a circuit performing the OR-EXCLUSIVE function between a signal A and a signal B, generating the signals necessary for its operation is characterized in that it comprises a circuit performing the function OR-EXCLUSIVE (A + B) of the previous type, in that the signal AT complementary to the signal A required for this circuit is generated by a first inverter stage and in that the output signal from the OU-EXCLUSIVE circuit is carried on the input of a second inverter stage, the general output of the circuit being at the output of the second inverter stage representing the OU- EXCLUSIVE (A and B).
  • each inverter stage is formed by a field effect transistor of the MESFET type normally pinched in the absence of gate-source signal, the gate of which is controlled by the signal of input, A for the first and OU-EXCLUSIVE for the second, whose source is grounded and whose drain is connected to the continuous supply through a load, the output signal, AT for the first and OU-EXCLUSIVE for the second, being available at the common point between the drain and the load.
  • the OR-EXCLUSIVE gate P ' 1 is formed of a field effect transistor T' 1 of the MESFET type, normally pinched in the absence of gate-source signal.
  • the gate of this transistor T ' 1 is controlled by a signal, for example B.
  • the source of this transistor T' 1 is connected to a terminal 110 on which a second signal is applied for example AT complementary to a signal A.
  • the drain 111 of the transistor T ' 1 is connected to a terminal 112 to which the signal A is applied via a load R'i.
  • OR-EXCLUSIVE gate is such that it can provide the states represented by table 1: This is indeed the case for the door shown in Figure 1 a.
  • the circuit P 1 is formed from a structure identical to the circuit P ', previously described. It in fact comprises a field effect transistor T 1 , of the MESFET type normally pinched in the absence of gate-source signal.
  • the gate of the transistor T 1 is controlled by the signal B.
  • the source of the transistor T 1 is connected to a terminal 10 to which the signal A is applied.
  • the drain 11 of the transistor T 1 is connected to the terminal 12 to which is applied the signal AT complementary to signal A via a load Ri.
  • the output Si of this circuit is available on terminal 11 and is such that it carries the signal OR-EXCLUSIVE .
  • the circuit P 1 is therefore similar to the circuit P'i, but the signals A and its complementary AT are reversed. Under these conditions the output is also inverted.
  • the gate of FIG. 1 is incorporated in the circuit shown in FIG. 2.
  • such an OU-EXCLUSIVE circuit comprises a first inverter stage formed by a field effect transistor To of the MESFET type normally pinched in the absence of a gate-source signal.
  • This inverting transistor To shows a gate controlled by the signal A, a source connected to the ground, a drain connected to a continuous supply V DD via a load R o .
  • the signal A complementary to A is available at the common point between the drain of the inverting transistor To and its load Ro, and is carried on terminal 12 of the OU-EXCLUSIVE gate P 1 .
  • the output Si of the gate P 1 is carried on the gate of an inverter transistor T 2 , the source of which is connected to ground and the drain of which is brought to the continuous supply V DD by the through a charge Rz.
  • the output of this second inverter stage provides the general output S of the circuit on which the OR-EXCLUSIVE signal A and B is available.
  • the circuit of FIG. 2 is therefore as fast as the circuit known from the prior art, but it is formed of a much lower number of elements, since it only comprises three transistors and three charges instead of eight transistors and five charges.
  • the charges can be either of the resistive type or formed of field effect transistors.
  • FIG. 3 shows an example of signal sequencing, the curve in small broken lines representing the signal A, the curve in large broken lines the signal B, and the curve in solid line the output signal S.
  • the output is indeed in the low state when both A and B are in the high state, or both A and B are in the low state, the output being in the high state in the other cases.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Circuit réalisant la fonction OU-EXCLUSIF entre un signal A et un signal B, réalisé au moyen de transistors à effet de champ du type MESFET normalement pincés en l'absence de signal grille-source et de charges, et intégré sur un substrat semiconducteur du groupe III-V, un signal complémentaire ? du signal A étant en outre appliqué à ce circuit, caractérisé en ce qu'il est formé d'un transistor à effet de champ T'1 dont la grille est commandée par le signal B, sur le drain duquel est appliqué le signal A par l'intermédiaire d'une charge R'1 et dont la source est reliée au signal ? complémentaire du signal A, le signal représentant la fonction OU-EXCLUSIF (A ⊕ B) étant disponible au point commun entre le drain du transistor T'1 et la charge R'1 et constituant la sortie S1 de la porte.

Description

  • L'invention concerne un circuit réalisant la fonction OU-EXCLUSIF entre un signal A et un signal B, réalisé 4u moyen de transistors à effet de champ normalement pincés en l'absence de signal grille-source et de charges, et intégré sur un substrat semiconducteur, un signal A complémentaire du signal A étant en outre appliqué à ce circuit.
  • L'invention concerne également un circuit réalisant la fonction OU-EXCLUSIF entre un signal A et un signal B, et générant les signaux nécessaires à son fonctionnement.
  • L'invention trouve son application dans la miniaturisation des circuits intégrés comprenant des portes logiques du type OU-EXCLUSIF réalisés sur substrat semiconducteur du groupe III-V, notamment en arséniure de gallium.
  • Une porte OU-EXCLUSIF réalisée à l'aide de transistors à effet de champ du type MESFET normalement pincés en l'absence de signal grille-source, sur un substrat en arséniure de gallium GaAs est connu de la publication "1986 IEEE gallium-arsenide integrated Circuit Symposium, Grenelefe, Florida, October 28-30, 1986" intitulée "A 0.1-4.5 GHz, 20mW GaAs Prescaler operating at 125°C" par Didier MEIGNANT, Etienne DELHAYE, Marc ROCCHI.
  • Le circuit décrit dans cette publication comprend pour réaliser la porte OU-EXCLUSIF six transistors à effet de champ et trois charges.
  • Ce nombre se monte à huit transistors et cinq charges pour réaliser en même temps le circuit complet permettant de générer les signaux d'entrée de cette porte, c'està-dire le signal complémentaire de l'un des signaux d'entrée, ce qui est fait au moyen de deux étages inverseurs supplémentaires.
  • Mais la demande est à ce jour pour des circuits toujours plus miniaturisés. C'est pourquoi la présente invention propose un circuit réalisant la fonction OU-EXCLUSIF réalisé dans la même technologie et formé d'un seul transistor et d'une seule charge, ainsi qu'un circuit complet permettant de générer les signaux d'entrée, qui en incluant un circuit de même structure que ce circuit OU-EXCLUSIF, ne comprend pas plus de trois transistors à effet de champ et trois charges. Ceci représente un gain de place énorme et une réduction importante de la puissance consommée par rapport à la porte OU-EXCLUSIF connue de l'état de la technique et utilisable dans les technologies de semiconducteurs du groupe III-V. Un autre avantage est que cette nouvelle porte n'augmente pas les temps de transition entre l'entrée et la sortie du circuit par rapport à l'état de la technique.
  • Il faut savoir que les transistors à effet de champ du type MESFET normalement pincés en l'absence de signal grille-source, réalisés sur substrat semiconducteur du groupe III-V présentent une grille passante. Du fait de cette grille non isolante, on ne peut utiliser les circuits connus en technologie silicium pour simplifier les circuits réalisant la fonction OU-EXCLUSIF. C'est pourquoi les circuits réalisés à l'aide de MESFET sont complexes et nécessitent un nombre assez grand de transistors et de charges comme il est dit plus haut.
  • La présente invention permet de résoudre ce problème au moyen d'un circuit tel que décrit dans le préambule, caractérisé en ce qu'il est formé d'un transistor à effet de champ T'i dont la grille est commandée par le signal B, sur le drain duquel est appliqué le signal A par l'intermédiaire d'une charge R', et dont la source est reliée au signal A complémentaire du signal A, le signal représentant la fonction OU-EXCLUSIF (A e B) étant disponible au point commun entre le drain du transistor et la charge et constituant la sortie Si de ce circuit.
  • Selon une variante de l'invention, il est proposé un circuit réalisant la fonction OU-EXCLUSIF (OU-EXCLUSIF complémentaire = A e B), entre un signal A et un signal B, réalisé au moyen de transistors à effet de champ du type MESFET normalement pincés en l'absence de signal grille-source et de charges, intégré sur un substrat semiconducteur du groupe III-V, un signal A complémentaire du signal A étant en outre appliqué à ce circuit, caractérisé en ce qu'il est formé d'un transistor à effet de champ Ti dont la grille est commandée par le signal B, sur le drain duquel est appliqué le signal λ complémentaire de A par l'intermédiaire d'une charge R1 et dont la source est reliée au signal A, le signal représentant la fonction
  • OU-EXCLUSIF ( A ⊕ B) étant disponible au point commun entre le drain du transistor et la charge, point commun constituant la sortie S du circuit.
  • Dans une mise en oeuvre de l'invention, un circuit réalisant la fonction OU-EXCLUSIF entre un signal A et un signal B, générant les signaux nécessaires à son fonctionnement est caractérisé en ce qu'il comprend un circuit réalisant la fonction OU-EXCLUSIF (A + B) du type précédent, en ce que le signal A complémentaire du signal A nécessaire à ce circuit est généré par un premier étage inverseur et en ce que le signal de sortie du circuit OU-EXCLUSIF est porté sur l'entrée d'un second étage inverseur, la sortie générale du circuit se faisant à la sortie du second étage inverseur et représentant la fonction OU-EXCLUSIF (A e B).
  • Dans une réalisation particulière, ce dernier circuit est caractérisé en ce que chaque étage inverseur est formé d'un transistor à effet de champ du type MESFET normalement pincé en l'absence de signal grille-source dont la grille est commandée par le signal d'entrée, A pour le premier et OU-EXCLUSIF pour le second, dont la source est à la masse et dont le drain est relié à l'alimentation continue à travers une charge, le signal de sortie, A pour le premier et OU-EXCLUSIF pour le second, étant disponible au point commun entre le drain et la charge.
  • L'invention sera mieux comprise au moyen de la description suivante, illustrée par les figures annexées, dont :
    • - La figure 1 a qui représente la porte OU-EXCLUSIF selon l'invention et la figure 1 b qui représente la porte OU-EXCLUSIF ;
    • - la figure 2 qui représente le circuit complet permettant de générer les signaux nécessaires au fonctionnement de la porte et incluant une porte OU-EXCLUSIF ;
    • - la figure 3 qui représente le séquencement des signaux.
  • Telle que représentée sur la figure 1a, la porte OU-EXCLUSIF P'1 selon l'invention est formée d'un transistor à effet de champ T'1 du type MESFET, normalement pincé en l'absence de signal grille-source. La grille de ce transistor T'1 est commandée par un signal, par exemple B. La source de ce transistor T'1 est reliée à une borne 110 sur laquelle est appliqué un second signal par exemple A complémentaire d'un signal A. Le drain 111 du transistor T'1 est relié à une borne 112 sur laquelle est appliqué le signal A par l'intermédiaire d'une charge R'i. La sortie Si de la porte est disponible sur la borne 111 et est telle qu'elle transporte le signal représentant la fonction OU-EXCLUSIF Si = A e B
  • En effet une porte OU-EXCLUSIF est telle qu'elle peut fournir les états représentés par le tableau 1 :
    Figure imgb0001
    Ce qui est bien le cas pour la porte représentée sur la figure 1 a.
  • Tel que représenté sur la figure 1b, le circuit P1 réalise alors la fonction OU-EXCLUSIF (OU-EXCLUSIF complémentaire = A e B). Le circuit P1 est formé d'une structure identique au circuit P', précédemment décrit. Il comporte en effet un transistor à effet de champ T1, du type MESFET normalement pincé en l'absence de signal grille-source. La grille du transistor T1 est commandée par le signal B. La source du transistor T1 est reliée à une borne 10 sur laquelle est appliqué le signal A. Le drain 11 du transistor T1 est relié à la borne 12 sur laquelle est appliqué le signal A complémentaire du signal A par l'intermédiaire d'une charge Ri. La sortie Si de ce circuit est disponible sur la borne 11 et est telle qu'elle transporte le signal OU-EXClUSIF.
    Figure imgb0002
  • Le circuit P1 est donc similaire au circuit P'i, mais les signaux A et son complémentaire A sont inversés. Dans ces conditions la sortie est aussi inversée.
  • Dans le but de générer le signal A complémentaire du signal A nécessaire à produire la fonction voulue, et dans le but de réaliser un circuit OU-EXCLUSIF capable d'avoir une sortance d'au moins 4, la porte de la figure 1 est incorporée dans le circuit représenté figure 2.
  • Tel que représenté sur la figure 2, un tel circuit OU-EXCLUSIF comprend un premier étage inverseur formé d'un transistor à effet de champ To du type MESFET normalement pincé en l'absence de signal grille-source. Ce transistor inverseur To montre une grille commandée par le signal A, une source reliée à la masse, un drain relié à une alimentation continue VDD par l'intermédiaire d'une charge Ro. Le signal A complémentaire de A est disponible au point commun entre le drain du transistor inverseur To et sa charge Ro, et est porté sur la borne 12 de la porte OU-EXCLUSIF P1.
  • D'autre part, la sortie Si de la porte P1 est portée sur la grille d'un transistor T2 inverseur, dont la source est reliée à la masse et dont le drain est porté à l'alimentation continue VDD par l'intermédiaire d'une charge Rz. La sortie de ce second étage inverseur fournit la sortie générale S du circuit sur laquelle est disponible le signal OU-EXCLUSIF A e B.
  • Selon l'invention, le circuit de la figure 2 est donc aussi rapide que le circuit connu de l'état de la technique, mais il est formé d'un nombre bien inférieur d'éléments, puisqu'il ne comprend que trois transistors et trois charges au lieu de huit transistors et cinq charges.
  • Les charges peuvent être aussi bien du type résistif que formées de transistors à effet de champ.
  • La figure 3 montre un exemple de séquencement de signaux, la courbe en petits traits discontinus figurant le signal A, la courbe en grands traits discontinus le signal B, et la courbe en trait continu le signal de sortie S.
  • On constate que la sortie est bien à l'état bas lorsque à la fois A et B sont à l'état haut, ou à la fois A et B sont à l'état bas, la sortie étant à l'état haut dans les autres cas.
  • Le tableau Il donne les valeurs R des résistances et les largeurs L de grille des transistors dans un exemple de réalisation où les transistors à effet de champ sont en arséniure de gallium avec :
    • - l'alimentation continue VDD = 1,2 volt,
    • - les tensions de seuil des transistors VT = 100 mV,
    • - les longueurs de grille des transistors t = 0,7µm,
    • et où les charges sont de type résistif.
      Figure imgb0003

Claims (5)

1 .Circuit réalisant la fonction OU-EXCLUSIF entre un signal A et un signal B, réalisé au moyen de transistors à effet de champ normalement pincés en l'absence de signal grille-source et de charges, et intégré sur un substrat semiconducteur, un signal complémentaire À du signal A étant en outre appliqué à ce circuit, caractérisé en ce qu'il est formé d'un transistor à effet de champ T'1 dont la grille est commandée par le signal B, sur le drain duquel est appliqué le signal A par l'intermédiaire d'une charge R', et dont la source est reliée au signal A complémentaire du signal A, le signal représentant la fonction OU-EXCLUSIF (A e B) étant disponible au point commun entre le drain du transistor T'1 et la charge R'1 et constituant la sortie Si de la porte.
2. Circuit réalisant la fonction OU-EXCLUSIF (OU-EXCLUSIF complémentaire = A e B) entre un signal A et un signal B, réalisé au moyen de transistors à effet de champ normalement pincés en l'absence de signal grille-source et de charges, intégré sur un substrat semiconducteur, un signal A complémentaire du signal A étant en outre appliqué à ce circuit, caractérisé en ce qu'il est formé d'un transistor à effet de champ Ti dont la grille est commandée par le signal B, sur le drain duquel est appliqué le signal A complémentaire de A par l'intermédiaire d'une charge R1 et dont la source est reliée au signal A, le signal représentant la fonction OU-EXCLUSIF (A e B) étant disponible au point commun entre le drain du transistor et la charge, point commun constituant la sortie S 1 du circuit.
3. Circuit réalisant la fonction OU-EXCLUSIF entre un signal A et un signal B, générant les signaux nécessaires à son fonctionnement, caractérisé en ce qu'il comprend un circuit réalisant la fonction OU-EXCLUSIF selon la revendication 2, en ce que le signal A complémentaire du signal A est généré par un premier étage inverseur et en ce que le signal de sortie du circuit OU-EXCLUSIF est porté sur l'entrée d'un second étage inverseur, la sortie générale du circuit se faisant à la sortie du second étage inverseur et représentant la fonction OU-EXCLUSIF (A e B).
4. Circuit selon la revendication 3, caractérisé en ce que chaque étage inverseur est formé d'un transistor à effet de champ normalement pincé en l'absence de signal grille-source dont la grille est commandée par le signal d'entrée, A pour le premier et A̅•̅B̅ pour le second, dont la source est à la masse et dont le drain est relié à l'alimentation continue à travers une charge, le signal de sortie, A pour le premier et A̅•̅B̅pour le second étant disponible au point commun entre le drain et la charge.
5. Circuit selon l'une des revendications 1 à 4, caractérisé en ce que les charges sont du type résistif.
EP88200004A 1987-01-13 1988-01-06 Circuit réalisant la fonction OU-EXCLUSIF Expired - Lifetime EP0277665B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8700263 1987-01-13
FR8700263A FR2609585B1 (fr) 1987-01-13 1987-01-13 Circuit realisant la fonction ou-exclusif

Publications (2)

Publication Number Publication Date
EP0277665A1 true EP0277665A1 (fr) 1988-08-10
EP0277665B1 EP0277665B1 (fr) 1990-10-03

Family

ID=9346852

Family Applications (1)

Application Number Title Priority Date Filing Date
EP88200004A Expired - Lifetime EP0277665B1 (fr) 1987-01-13 1988-01-06 Circuit réalisant la fonction OU-EXCLUSIF

Country Status (5)

Country Link
US (1) US4870305A (fr)
EP (1) EP0277665B1 (fr)
JP (1) JPS63189015A (fr)
DE (1) DE3860710D1 (fr)
FR (1) FR2609585B1 (fr)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5027007A (en) * 1989-04-12 1991-06-25 The Boeing Company FFL/QFL FET logic circuits
US5523707A (en) * 1995-06-30 1996-06-04 International Business Machines Corporation Fast, low power exclusive or circuit
KR100218279B1 (ko) * 1996-11-15 1999-09-01 윤종용 비교기
US5982198A (en) * 1997-03-19 1999-11-09 Honeywell Inc. Free inverter circuit
US7285986B2 (en) * 2005-08-22 2007-10-23 Micron Technology, Inc. High speed, low power CMOS logic gate
US7557614B1 (en) 2008-07-15 2009-07-07 International Business Machines Corporation Topology for a n-way XOR/XNOR circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065680A (en) * 1974-07-11 1977-12-27 Signetics Corporation Collector-up logic transmission gates
DE3441306A1 (de) * 1984-11-12 1986-05-15 Siemens AG, 1000 Berlin und 8000 München Logikschaltung fuer die invertierte exklusiv-oder-funktion in galliumarsenid-technik

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53128968A (en) * 1977-04-15 1978-11-10 Fujitsu Ltd Logic circuit using field effect transistor
JPS5838033A (ja) * 1981-08-28 1983-03-05 Toshiba Corp 排他的論理和回路
US4620117A (en) * 1985-01-04 1986-10-28 Advanced Micro Devices, Inc. Balanced CMOS logic circuits

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065680A (en) * 1974-07-11 1977-12-27 Signetics Corporation Collector-up logic transmission gates
DE3441306A1 (de) * 1984-11-12 1986-05-15 Siemens AG, 1000 Berlin und 8000 München Logikschaltung fuer die invertierte exklusiv-oder-funktion in galliumarsenid-technik

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, vol. MTT-32, no. 1, janvier 1984, pages 5-10, IEEE, New York, US; M. IDDA et al.: "Analysis of high-speed GaAs source-coupled FET logic circuits" *
PATENT ABSTRACTS OF JAPAN, vol. 3, no. 2 (E-83)13 janvier 1979, page 6 E83; & JP-A-53 128 968 (FUJITSU K.K.) 11-10-1978 *

Also Published As

Publication number Publication date
FR2609585B1 (fr) 1991-03-15
EP0277665B1 (fr) 1990-10-03
US4870305A (en) 1989-09-26
DE3860710D1 (de) 1990-11-08
FR2609585A1 (fr) 1988-07-15
JPS63189015A (ja) 1988-08-04

Similar Documents

Publication Publication Date Title
EP0357528B1 (fr) Transistor MOS composite et application à une diode roue libre
EP0130645B1 (fr) Diviseur de fréquence par deux
EP0277665B1 (fr) Circuit réalisant la fonction OU-EXCLUSIF
FR2488006A1 (fr) Circuit de report perfectionne pour un additionneur binaire
EP0194195B1 (fr) Bascule bistable statique en technologie CMOS
EP0022015A1 (fr) Dispositif amplificateur et procédé d'amplification pour audio-fréquences
FR2737065A1 (fr) Dispositif semiconducteur incluant un amplificateur de puissance et appareil de telecommunication mobile incluant un tel dispositif semiconducteur
FR2774232A1 (fr) Dispositif de generation d'impulsions de courant a faible bruit, comparateur de phase, synthetiseur et utilisation correspondants
EP0596562B1 (fr) Dispositif comprenant un circuit pour traiter un signal alternatif
FR2648643A1 (fr) Circuit d'interface entre deux circuits numeriques de natures differentes
FR2767976A1 (fr) Dispositif d'aide au demarrage pour une pluralite de sources de courant
EP0204387B1 (fr) Dispositif semiconducteur pour la réalisation des capacités de découplage placées entre l'alimentation et la masse des circuits intégrés
FR2760151A1 (fr) Amplificateur-tampon de commande de bus
EP0130646B1 (fr) Comparateur synchronisé
EP0259207B1 (fr) Source de courant de type charge active, et son procédé de réalisation
FR2573591A1 (fr) Circuit logique a semi-conducteurs a transistors fet a couplage direct
FR2596544A1 (fr) Circuit arithmetique et logique
EP0249287A1 (fr) Circuit amplificateur différentiel régénérateur de signeaux complémentaires de faible amplitude
FR2803141A1 (fr) Matrice de commutation reconfigurable notamment pour applications spatiales
EP0317420B1 (fr) Convertisseur numérique analogique à haute stabilité de tension de sortie
FR2573939A1 (fr) Circuit multiplexeur de signaux integre a quatre voies d'entree
EP0275594B1 (fr) Mémoire monolithiquement intégrée incluant un circuit amplificateur différentiel de lecture
EP0404636A1 (fr) Circuit d'interface de sortie entre deux circuit numériques de natures différentes
EP0073700A1 (fr) Circuit logique à grande entrance utilisant au moins un transistor à effet de champ à faible tension de seuil
EP0957575A1 (fr) Amplificateur de puissance à encombrement réduit pour circuit micro-ondes

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL

17P Request for examination filed

Effective date: 19890123

17Q First examination report despatched

Effective date: 19891220

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: N.V. PHILIPS' GLOEILAMPENFABRIEKEN

Owner name: LABORATOIRES D'ELECTRONIQUE PHILIPS

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19901003

REF Corresponds to:

Ref document number: 3860710

Country of ref document: DE

Date of ref document: 19901108

ITF It: translation for a ep patent filed

Owner name: ING. C. GREGORJ S.P.A.

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19910118

Year of fee payment: 4

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19910322

Year of fee payment: 4

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19920106

ITTA It: last paid annual fee
GBPC Gb: european patent ceased through non-payment of renewal fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19920930

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19921001

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20050106