EP0019651B1 - Electronic circuit for a relay with a determinable time-rating - Google Patents

Electronic circuit for a relay with a determinable time-rating Download PDF

Info

Publication number
EP0019651B1
EP0019651B1 EP19790101750 EP79101750A EP0019651B1 EP 0019651 B1 EP0019651 B1 EP 0019651B1 EP 19790101750 EP19790101750 EP 19790101750 EP 79101750 A EP79101750 A EP 79101750A EP 0019651 B1 EP0019651 B1 EP 0019651B1
Authority
EP
European Patent Office
Prior art keywords
divider
output
input
chain
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP19790101750
Other languages
German (de)
French (fr)
Other versions
EP0019651A1 (en
Inventor
Erwin Mauz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Westdeutsche Elektrogeraetebau GmbH
Original Assignee
Westdeutsche Elektrogeraetebau GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Westdeutsche Elektrogeraetebau GmbH filed Critical Westdeutsche Elektrogeraetebau GmbH
Priority to EP19790101750 priority Critical patent/EP0019651B1/en
Priority to DE7979101750T priority patent/DE2966462D1/en
Publication of EP0019651A1 publication Critical patent/EP0019651A1/en
Application granted granted Critical
Publication of EP0019651B1 publication Critical patent/EP0019651B1/en
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/02—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for modifying the operation of the relay
    • H01H47/04—Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current for modifying the operation of the relay for holding armature in attracted position, e.g. when initial energising circuit is interrupted; for maintaining armature in attracted position, e.g. with reduced energising current

Definitions

  • the invention relates to an electronic circuit arrangement for a relay with time behavior which can be determined by actuating a switch, which contains a clock generator, a divider chain, astable and / or monostable and / or bistable flip-flops, logic logic elements and an output circuit for controlling the relay.
  • the invention is therefore based on the object of constructing an electronic circuit arrangement of the type described at the outset as a multipurpose assembly such that it can be operated with simple means, for example. can be optimally converted and used in the entire area of application by assigning different connections or even by changing the equipment only to a small extent, in order to control a relay with the desired timing. Furthermore, the task is to design the circuit arrangement so that several condition combinations specific for certain functions can be connected or supplemented with a single combination of logic elements to form partial assemblies such that between several connections for the switch acting in the input circuit and for Output circuits, the circuit arrangement with the desired timing for the control of the relay can be selected, if possible in such a way that only the specific external connection points are occupied.
  • the task is to make the circuit arrangement suitable for integration in a compact semiconductor component, in which the same component is always used - only by different wiring of the connection points, for example. with code signals, with input signals supplied by the switch and with the relay at various output connections - all practically required designs, both with regard to the time behavior function and with respect to the time range, can be realized.
  • a selection matrix which can be controlled two-dimensionally by DC voltage signals in accordance with the number of connected divider stage outputs.
  • Circuit arrangements with an electronic divider chain in combination with an RC oscillator have already become known (for example "electronic industry 5 - 1978, page 17), but these are only designed for specific applications.
  • a circuit arrangement according to in the first-mentioned group of features a relay with different timing functions and also within a large range of different delay, hold and drop times.
  • the divider chain as a multiple decade divider is made up of alternating "2" divider and "5" divider stages. Then it can be ensured that because of the additional control of a link branch with a meandering clock function of twice the frequency, ie. half the divider ratio, the blinking times and the blinking pauses are exactly the same length.
  • the clock generator in the frequency-determining circuit contains an adjustable RC element, which is composed of a potentiometer and a capacitor and can be connected to external solder connections.
  • an adjustable RC element which is composed of a potentiometer and a capacitor and can be connected to external solder connections.
  • the last-mentioned part of the task according to the invention namely a compact combination of the associated structural units on a semiconductor chip of the integrated type while observing all of the aforementioned and indicated possible variations, can be achieved in that at least the divider chain or the multiple decade divider, if appropriate with the associated one Selection matrix, and / or the FLIP-FLOP function chain with its associated condition combination integrated on a semiconductor module and the coding inputs of the selection matrix and the control inputs of the condition elements, and possibly connections of the clock generator for the external RC -Member and the clock inputs, reset inputs, the output circuits and the power supply lines are attached to the external solder connections of the semiconductor module in the technology characteristic of this.
  • an identical semiconductor component can be used for all practical applications, the production costs of which can be reduced considerably because it can be used in large quantities due to the possibility of universal use.
  • the bistable multivibrator 1 (FF,) is connected on the input side to the output "Z" of the selection matrix 2 via the line 3, while the two reset inputs 4 and 5 are connected to one another via the connecting line 6.
  • the voltage at its reset input 5 is namely determined by the structural units (OR 2 ) 8, (OR,) 9, (NOR,) 10 and by the control voltages "H” on the lines 11 applied to them and supplied by the switch (in case “1""delayed", 12 (for case “2”: delayed) and 13 (for case “3”: “pulse lengthening or shortening") at inputs 14a, 14b and 14c.
  • the signal on line 13 acts on input 14c of MONO-FLOPS 15 (MF 2 ), to whose output 16 an input 18 of NOR 4 element 19 is connected via negation element (N 4 ) 17.
  • the output 20 is connected via the line 21 to the set input 22 of the bistable multivibrator (FF 3 ) 23, at the set output 118 of which a signal is conducted via the line 24 and its branch 24 'to the input 25 of the NOR element 10 .
  • the units between the input 14c and the line 24 form a connection chain (15, 17, 19, 23) connected upstream of the NOR, link 10, which chain the input signal for the case "3" at the input 14c into that for the relay function "Pulse lengthening / shortening" necessary signal form on line 24 'converted.
  • the lines 3 and 6 are also connected to the inputs 26, 27 of the OR 4 element 28, the output line 29 of which, together with the output signal "Z" inverted via the N e negation element 30, on line 31 via line 32, the NOR e - Element 33 applied, the signal at its output 33 'via line 34 to the set input 35 and the signal on the output line 29 to the reset input 36 of the bistable flip-flop 37 (FF 4 ).
  • the signal at the set output 38 in turn acts on the input signal for the case "1, the OR 7 element 40, together with the input signal inverted by the N 2 negative element 39; the output signal of the OR 7 element 40 is thus effective on line 41 as long as the inverted input signal for the case "1" is present as "L” at the second input of the OR 7 element 40 and is passed to an output stage (not shown); after the end of the input signal for the case "1", the OR 7 element is 40 "H” applied to one input so that the voltage changes at the other input cannot take effect.
  • the set output 43 is connected via line 43 ', the N 1 negation element 44 to the one input 45 of the NOR 2 element 46, the other input 47 of which is the same as an input of the OR 7 element 40 with the one through the N 2 Negation element 39 is applied to the inverted input signal for the case "1".
  • the output 48 of the NOR 2 element 46 is connected to a first input 49 via the line 50, the signal on the line 24 lies via the line 24 "at the third input 51 of the NOR 5 element 52 and at the second input 53 another output signal from a similar link chain, which belongs to the input signal for the case "2.”
  • the output 54 of the NOR 5 element 52 is passed to a further output stage, not shown, via the line 55.
  • Case “1” also includes the diagrams of FIG. 4b for the blinking relay with the exact halving of the period.
  • the output signal of the OR 4 member 28, together with that of the N 6 member 30, results in a pulse sequence which is offset by exactly half a period compared to the signal in the output of the OR 4 member 28 at the output of the NOR e member 33, so that at the set input 35 of the bistable FF 4- flip-flop 37 alternately an "H” and an "L” signal occur and the set output 38 the desired flashing function occurs, the duration of the OR 7 member 40 on line 41 by the input signal for the event "1" is limited.
  • the input signal for case “3" is in the automatic part of the timing function corresponding to that of the input signal for case “2"; it only differs from the other in that the switch "signal time” disappears in an extreme manner to the short time of the MONO-FLOP stage (15 in FIG. 2) and the drop at the output 118 of the bistable FF 3 flip-flop 23 on “L” almost exactly after the preset divider period has elapsed. This corresponds to the time behavior of the "pulse lengthening or shortening" (cf. FIG. 4d).
  • the inside of the dash-dotted frame 201 represents the circuit arrangement accommodated on an integrated semiconductor component, of which, however, only those parts are drawn here which are not shown in FIG. 2 and FIG. 3 or are shown in less detail; between terminals "Z", “Z” 'and “R” (3, 31, 6), "1", “2” and “3” (11, 12 and 13) and finally the output lines 41 and 55 thus insert the circuit parts of FIGS. 2 and 3 analogously.
  • the clock generator 210 controls via a divider pre-stage (": 32") 211 in a manner known per se the multiple decade divider 212 (corresponding to the divider chain 7) (with the interposition of a transistor stage 213, the Schmitt trigger stage 214 and the Negation element 215).
  • the divider stages are each made up of a "5" divider and a “2" divider stage combined to form “10" divider stages; that's why, for example. at the A 'output double the frequency of that of the "A" output. All divider outputs A ', A, ...
  • the control signals of the cases “1", “2”, “3” each come about via a negation element 221, the Schmitt trigger stage 222 at an external solder connection 223, 224 and 225, respectively.
  • Each of these inputs is again in a manner known per se on a voltage divider on positive voltage; By connecting to ground when the switch is actuated, the positive input signals are generated.
  • Both the positive bias and the Schmitt trigger levels serve to increase the interference immunity.
  • the RC element connected from the outside to the solder connections 228, 229 from the potentiometer 226 and capacitor 227 is connected in the frequency-determining circuit;
  • the frequency of the generator 210 and thus the time period preset on the divider chain at the outputs 3, 31 is finely adjusted with the potentiometer 226 between the values of the decadal stages.
  • the solder connections 228, 229 are also biased positively by voltage dividers 230, 231.
  • a voltage regulator stage 233 is connected via solder connections 232, 232a to the current source for the voltage supply of the circuit arrangement outside and inside the semiconductor module.
  • the Schmitt trigger stage 235 and the negation elements 236, 237 can be used to reset signals into the circuit arrangement to connections which are still free Links are initiated; with the connection of the solder connection 238 from the outside by the capacitor 239, each flip-flop is automatically reset when the operating voltage is applied by the MONO-FLOP stage 240. Both connections are in turn set to positive voltage by voltage dividers 241, 242, so that the required interference immunity is ensured.
  • the reset signals occurring on lines 236a, 237a and 240a are optionally applied to lines 240a and 236a in the input of OR 2 element 8 (FIG. 2) or lines 237a and 240a in the input of OR 3 element.
  • the outputs 41 and 55 are each connected via a power amplifier stage 243, 244 or 245 to the external solder connections 246, 247 or 248, each of which is made interference-proof by a rectifier (e.g. 249) with positive bias. Between the output 55 and the power amplifier stage 244 there is a negation element 250, which has been mentioned several times in connection with FIG. 3.
  • This circuit branch is the one that is used for the relay control in the cases of timing behavior functions described above.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Relay Circuits (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung betrifft eine elektronische Schaltungsanordnung für ein Relais mit durch die Betätigung eines Schalters festlegbarem Zeitverhalten, die einen Taktgenerator, eine Teilerkette, astabile und/oder monostabile und/oder bistabile Kippstufen, logische Verknüpfungsglieder und einen Ausgangskreis für die Ansteuerung des Relais enthält.The invention relates to an electronic circuit arrangement for a relay with time behavior which can be determined by actuating a switch, which contains a clock generator, a divider chain, astable and / or monostable and / or bistable flip-flops, logic logic elements and an output circuit for controlling the relay.

Relais mit festlegbarem, durch die Betätigung eines Schalters ausgelöstem Zeitverhalten gibt es in dem einschlägigen technischen Bereich der Technik der zeithaltenden Schalter in Zahlreichen und teilweise sehr verschiedenen Ausführungsformen. Zunächst ist dabei zu unterscheiden zwischen analogen zeithaltenden Schaltern, bei denen zB. ein RC-Kreis zur Festlegung des Zeitverhaltens in Verbindung mit einem nichtlinearen Entladeglied, zB. einer Schaltdiode, einem Thyristor od.dgl. oder in der rein mechanischen Version ein elektromechanisches oder ein pneumatisches Hemmwerk, eingesetzt werden einerseits und Relais, die teilweise von digitalen Baueinheiten, zB. Zählern, od.dgl. Gebrauch machen oder völlig in Digitaltechnik aufgebaut sind.Relays with definable time behavior triggered by the actuation of a switch exist in the relevant technical area of technology of the time-keeping switch in numerous and sometimes very different embodiments. First of all, a distinction has to be made between analog time-keeping switches, for example. an RC circuit to determine the time behavior in connection with a non-linear discharge element, e.g. a switching diode, a thyristor or the like. or in the purely mechanical version an electromechanical or a pneumatic escapement are used on the one hand and relays, some of which are made up of digital units, e.g. Counters or the like Make use or are built entirely in digital technology.

Teilweise ist diese Vielfalt von praktischen Ausführungen auch dem Umstand zuzuschreiben, daß nicht nur Schaltzeiten in größenordnungsmäßigen, dh. in mehreren Zehnerpotenzen verschiedenen Bereichen je nach dem Anwendungsfall gefordert werden, sondern auch Relais-Steuerungs-Schaltungsanordnungen mit verschiedenem, typischen Zeitverhalten, zB. anzug- oder abfalls-verzögert, impuls-verlängemd oder -verkürzend, impulsgebend, additiv anzug-verzögert und andere mehr.This variety of practical designs is partly due to the fact that not only switching times in the order of magnitude, ie. in several powers of ten different areas depending on the application, but also relay control circuit arrangements with different, typical time behavior, for example. suit delay or fall delay, impulse lengthening or shortening, impulsive, additive suit delayed and others.

Bisher waren diese Forderungen in verschiedenen Zeitbereichen und mit verschiedenen Zeitverhaltens-Funktionen nur mittels teilweise völlig verschiedener Konstruktionen zu erfüllen; als extreme Beispiele seien zu nennen der Treppenlicht-Zeitschalter, elektronische Blinkrelais, Kipprelais, Kondensator-Wischrelais usw. Digital-Zeitrelais werden zwar bezüglich des Zeitbereichs allen Anforderungen gerecht, sie erfordern aber einen größeren Aufwand und lassen sich nur mit relativ hohen Kosten herstellen, vor allem, wenn unterschiedliches Zeitverhalten verlangt wird, was bei Digital-Zeitrelais allenfalls durch aufwendige Ketten von Verknüpfungsgliedern realisierbar ist.So far, these requirements could only be met in different time ranges and with different timing functions by means of partially completely different constructions; extreme examples are the staircase lighting time switches, electronic flashing relays, toggle relays, capacitor wiping relays, etc. Digital time relays meet all requirements in terms of the time range, but they require more effort and can only be produced at relatively high costs especially when different timing behavior is required, which can only be achieved with complex timing links using digital links.

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine elektronische Schaltungsanordnung der eingangs beschriebenen Gattung so als Mehrzweck-Baugruppe aufzubauen, daß sie mit einfachen Mitteln, zB. durch die Belegung unterschiedlicher Anschlüsse oder auch durch nur in kleinem Umfang geänderte Bestückung in möglichst dem gesamten Anwendungsbereich optimal umgerüstet und eingesetzt werden kann, um ein Relais mit dem gewünschten Zeitverhalten anzusteuern. Weiterhin besteht die Aufgabe darin, die Schaltungsanordnung so auszubilden, daß mehrere für bestimmte Funktionen spezifische Bedingungs-Kombinationen so mit einer einzigen Kombination von Verknüpfungsgliedern zu Teil-Baueinheiten verbunden bzw. ergänzt werden können, daß zwischen mehreren Anschlüssen für den im Eingangskreis wirkenden Schalter und für Ausgangskreise die Schaltungs-Anordnung mit dem gewünschten Zeitverhalten für die Ansteuerung des Relais ausgewählt werden kann, und zwar möglichst derart, daß lediglich die spezifischen äußeren Anschlußstellen belegt werden.The invention is therefore based on the object of constructing an electronic circuit arrangement of the type described at the outset as a multipurpose assembly such that it can be operated with simple means, for example. can be optimally converted and used in the entire area of application by assigning different connections or even by changing the equipment only to a small extent, in order to control a relay with the desired timing. Furthermore, the task is to design the circuit arrangement so that several condition combinations specific for certain functions can be connected or supplemented with a single combination of logic elements to form partial assemblies such that between several connections for the switch acting in the input circuit and for Output circuits, the circuit arrangement with the desired timing for the control of the relay can be selected, if possible in such a way that only the specific external connection points are occupied.

Schließlich besteht die Aufgabe darin, die Schaltungsanordnung für eine Integration in einem Kompakt-Halbleiter-Baustein geeignet auszugestalten, bei der mit immer dem gleichen Baustein - lediglich durch unterschiedliche Beschaltung der Anschlußstellen, zB. mit Code-Signalen, mit vom Schalter gelieferten Eingangs-Signalen und mit dem Relais an verschiedenen Ausgangsanschlüssen - alle praktisch benötigten Ausführungen, sowohl bezüglich der Zeitverhaltens-Funktion als auch bezüglich des Zeitbereichs, verwirklicht werden können.Finally, the task is to make the circuit arrangement suitable for integration in a compact semiconductor component, in which the same component is always used - only by different wiring of the connection points, for example. with code signals, with input signals supplied by the switch and with the relay at various output connections - all practically required designs, both with regard to the time behavior function and with respect to the time range, can be realized.

Die vorstehend beschriebene Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Ausgang mindestens einer Stufe der vom Taktgenerator, vorzugsweise über eine Teiler-Vorstufe, gesteuerten Teilerkette eine zu einer FLIP-FLOP-Funktionskette gehörende bistabile Kippstufe beaufschlagt, deren Ausgangssignal zusammen mit einem vom Schalter gelieferten Steuersignal auf Leitungen im Eingangskreis über eine aus einigen der logischen Verknüpfungsglieder zusammengesetzte Verknüpfungsglieder-Kette, gegebenenfalls unter Einschluß von ODER-("OR")-, Negations-("N")-, WEDER-NOCH-("NOR")-Gliedern, am Eingang des Ausgangskreises liegt, wobei das Steuersignal, gegebenenfalls zusammen mit einem Rücksetz-("RESET")-Signal, an mindestens einem von drei Anschlüssen der Leitungen des Eingangskreises liegt, von denen

  • (a) der erste Auschluß über eine erste Bedingungs-Kombination, bestehend aus einem ersten und einem zweiten mit jeweils einem ihrer Eingänge seriengeschalteten ODER-("OR")-Glied,
  • (b) der zweite Auschluß über eine zweite Bedingungs-Kombination, bestehend aus der ersten Bedingungs-Kombination (BK,) und einem dieser an einem zweiten Eingang des ersten ODER-("OR")-Gliedes vorgeschalteten WEDER-NOCH-("NOR")-Glied
  • (c) und der dritte Auschluß über eine dritte Bedingungs-Kombination, bestehend aus monostabiler Kippstufe (MONO-FLIP-FLOP), Negations-,WEDER-NOCH-("NOR")-Gliedern und bistabiler Kippstufe (FLIP-FLOP)
    am Rücksetzeingang der Teilerkette liegt, wobei die Ausgangssignale der Verknüpfungsglieder-Ketten mit bistabilen Kippstufen oder WEDER-NOCH-Glied je einen weiteren Eingang des WEDER-NOCH-("NOR")-Gliedes der zweiten Bedingungs-Kombination beaufschlagen.
The object described above is achieved according to the invention in that the output of at least one stage of the divider chain controlled by the clock generator, preferably via a divider pre-stage, acts on a bistable flip-flop stage belonging to a FLIP-FLOP function chain, the output signal of which together with a control signal supplied by the switch on lines in the input circuit via a link chain composed of some of the logical links, possibly including OR ("OR"), negation ("N"), NOW-NOCH ("NOR") links, is at the input of the output circuit, the control signal, possibly together with a reset ("RESET") signal, being at at least one of three connections of the lines of the input circuit, of which
  • (a) the first exclusion via a first combination of conditions, consisting of a first and a second OR - ("OR") element connected in series with one of their inputs,
  • (b) the second exclusion via a second combination of conditions, consisting of the first combination of conditions (BK,) and one of these upstream at a second input of the first OR - ("OR") element - "NOR."")-Element
  • (c) and the third exclusion via a third combination of conditions, consisting of a monostable multivibrator (MONO-FLIP-FLOP), negation, NOW-NOCH ("NOR") elements and bistable multivibrator (FLIP-FLOP)
    is at the reset input of the divider chain, the output signals of the link chains with bistable flip-flops or WEDER-NOCH each apply to another input of the WEDER-NOCH ("NOR") link of the second combination of conditions.

In weiterer Ausgestaltung liegt zwischen den Ausgängen mehrerer Stufen der Teilerkette und den Eingängen der beaufschlagten Kippstufe(n) eine entsprechend der Zehl der angeschlossenen Teiler- stufen-Ausgänge zweidimensional durch Gleichspannungssignale codiert ansteuerbare Auswahl-Matrix.In a further embodiment lies between the outputs of several stages of the divider chain and the Inputs of the loaded multivibrator (s) a selection matrix which can be controlled two-dimensionally by DC voltage signals in accordance with the number of connected divider stage outputs.

Es sind zwar schon Schaltungsanordnungen mit einer elektronischen Teilerkette in Kombination mit einem RC-Oszillator bekannt geworden (zB. "electronic industrie 5 - 1978, Seite 17); diese sind aber nur für spezifische Anwendungsfälle entworfen. Dagegen läßt sich mit einer Schaltungs- anordnung gemäß der zuerst genannten Merkmalsgruppe schon ein Relais mit verschiedenen Zeitverhaltens-Funktionen und außerdem innerhalb eines großen Bereichs verschiedener Verzögerungs-, Halte- und Abfallzeiten verwirklichen. In der weiter ausgebildeten Stufe sind dann sogar noch die Zeitbereiche lediglich durch die Art der äußeren Spannungsbeschaltung besonderer Anschlüsse zu wählen. Wenn dann zusätzlich zu dem einen Ausgang von Stufen der Teilerkette, gegebenenfalls über eine Auswahl-Matrix, ein weiterer Ausgang mit halbem Teilungsverhältnis über eine Verknüpfungsglieder-Kette an dem Setz-Eingang einer weiteren bistabilen Kippstufe angeschlossen ist, deren Ausgangssignal zusammen mit dem ersten Steuersignal über ein ODER-Glied am Eingang eines Ausgangskreises mit Leistungsverstärker anliegt, lassen sich mit den gleichen Zeitverhaltens-Funktionen auch Blinkrelais-Ansteuerungen realisieren.Circuit arrangements with an electronic divider chain in combination with an RC oscillator have already become known (for example "electronic industry 5 - 1978, page 17), but these are only designed for specific applications. In contrast, a circuit arrangement according to in the first-mentioned group of features a relay with different timing functions and also within a large range of different delay, hold and drop times. In the further developed stage, even the time ranges can only be selected by the type of external voltage connection of special connections If, in addition to the one output of stages of the divider chain, possibly via a selection matrix, a further output with half the division ratio is connected via a link chain to the setting input of a further bistable multivibrator whose output signal together with the first control signal If an OR gate is connected to the input of an output circuit with a power amplifier, flashing relay controls can also be implemented with the same timing functions.

Besonders auch in Verbindung mit dem zuletzt erwähnten Anwendungsfall ist es möglicherweise zweckmäßig, wenn die Teilerkette als Mehrfach-Dekadenteiler aus abwechselnd "2"-Teiler- und "5"-Teiler-Stufen aufgebaut ist. Dann läßt sich nämlich gewährleisten, daß wegen der zusätzlichen Steuerung eines Verknüpfungszweigs mit einer Mäander-Taktfunktion der doppelten Frequenz, dh. des halben Teilerverhältnisses die Blinkzeiten und die Blinkpausen exakt gleich lang sind.Particularly in connection with the last-mentioned application, it may be useful if the divider chain as a multiple decade divider is made up of alternating "2" divider and "5" divider stages. Then it can be ensured that because of the additional control of a link branch with a meandering clock function of twice the frequency, ie. half the divider ratio, the blinking times and the blinking pauses are exactly the same length.

In allen bisher beschriebenen Ausgestaltungen ist es weiterhin vorteilhaft, wenn der Takt- generator im frequenzbestimmenden Kreis ein einstellbares, aus einem Potentiometer und einem Kondensator zusammengesetztes RC-Glied enthält, das an Außen-Lötanschlüsse anschließbar ist. Beispielsweise mit diesem Potentiometer können so innerhalb Stufen der Teiler-Zeitbereichswahl die Zeitspannen Kontinuierlich verändert und so jeder Verzögerungswert mühelos und stufenlos eingestellt werden.In all the configurations described so far, it is also advantageous if the clock generator in the frequency-determining circuit contains an adjustable RC element, which is composed of a potentiometer and a capacitor and can be connected to external solder connections. With this potentiometer, for example, the time spans can be continuously changed within steps of the divider time range selection, so that each delay value can be set effortlessly and continuously.

Der zuletzt genannte Teil der erfindungsgemäßen Aufgabe, nämlich eine kompakte Kombination der zugehörigen Baueinheiten auf einem Halbleiter-Baustein der integrierten Bauart unter Einhaltung aller vorerwähnten und angedeuteten Variationsmöglichkeiten, läßt sich dadurch erfüllen, daß mindestens die Teilerkette oder der Mehrfach-Dekadenteiler, gegebenenfalls mit der zugehörigen Auswahl-Matrix, und/oder die FLIP-FLOP-Funktionskette mit ihrer zugehörigen Bedingungs-Kombination auf einem Halbleiter-Baustein integriert zusammengefaßt und die Codiereingänge der Auswahl-Matrix und die Steuer-Eingänge der Bedingungsglieder, sowie gegebenenfalls Anschlüsse des Taktgenerators für das externe RC-Glied und die Takteingänge, Rücksetzeingänge, die Ausgangskreise und die Stromversorgungs-Leitungen an Außen-lötanschlüsse des Halbleiter-Bausteins in der für diesen charakteristischen Technologie angebracht sind.The last-mentioned part of the task according to the invention, namely a compact combination of the associated structural units on a semiconductor chip of the integrated type while observing all of the aforementioned and indicated possible variations, can be achieved in that at least the divider chain or the multiple decade divider, if appropriate with the associated one Selection matrix, and / or the FLIP-FLOP function chain with its associated condition combination integrated on a semiconductor module and the coding inputs of the selection matrix and the control inputs of the condition elements, and possibly connections of the clock generator for the external RC -Member and the clock inputs, reset inputs, the output circuits and the power supply lines are attached to the external solder connections of the semiconductor module in the technology characteristic of this.

In dieser Form läßt sich also für alle praktischen Anwendungsfälle ein jeweils identischer Halbleiter-Baustein verwenden, dessen Herstellungskosten deswegen erheblich gesenkt werden können, weil er wegen der Möglichkeit einer universellen Verwendung in großen Stückzahlen eingesetzt werden kann.In this form, an identical semiconductor component can be used for all practical applications, the production costs of which can be reduced considerably because it can be used in large quantities due to the possibility of universal use.

Im folgenden ist ein Ausführungsbeispiel der Erfindung anhand der Zeichnung beschrieben; es stellt dar:

  • Fig. 1: einen wesentlichen Teil der Zeitverhaltens-Funktionen mit verschiedenen Schalterbetätigungs-Arten mit Steuersignalen für
    • a) Dauerbetrieb mit Anzug-Verzögerung,
    • b) Kurzbetrieb mit Abfall-Verzögerung,
    • c) beliebige Dauer mit konstanter Relaiszeit,
    • d) additive Anzugverzögerung;
  • Fig. 2: ein Blockschaltbild für denjenigen Teil, der die Wirkung der vom Schalter gelieferten Eingangsimpulse bei der Auslösung der Zeitverhaltensfunktion betrifft;
  • Fig. 3: ein Blockschaltbild für denjenigen Teil, der den automatisch ablaufenden Abschnitt der Zeitverhaltens-Funktion betrifft;
  • Fig. 4: a) die Spannungsdiagramme an verschiedenen Knotenpunkten der Schaltungsanordnung für die Anzug-Verzögerung, b) für die Blinkschaltung, c) für die Abfall-Verzögerung, d) für Impulsverlängerung bzw. -verkürzung;
  • Fig. 5: ein Blockschaltbild für denjenigen Teil, der zur Ergänzung der Teile von Fig. 2 und Fig. 3 zu einer Halbleiter-Kompaktbaustein-geeigneten Schaltungsanordnung gehört.
In the following an embodiment of the invention is described with reference to the drawing; it shows:
  • Fig. 1: an essential part of the timing functions with different types of switch actuation with control signals for
    • a) continuous operation with pull-in delay,
    • b) short operation with delayed waste,
    • c) any duration with constant relay time,
    • d) additive pull-in delay;
  • 2 shows a block diagram for that part which relates to the effect of the input pulses supplied by the switch when the time behavior function is triggered;
  • 3 shows a block diagram for the part which relates to the automatically running section of the time behavior function;
  • 4: a) the voltage diagrams at various nodes of the circuit arrangement for the pull-in delay, b) for the blinking circuit, c) for the drop-out delay, d) for pulse lengthening or shortening;
  • 5: shows a block diagram for the part which belongs to a circuit arrangement suitable for semiconductor compact components in order to supplement the parts from FIGS. 2 and 3.

In Fig. 1 sind unterhalb des Zeitdiagramms a) für das vom Schalter erzeugte Steuersignal für den Fall "1 " in a, das Signal für die gewünschte Anzugverzögerung, in a2 das Signal für ein normal arbeitendes Blinkrelais, in a3 das Signal für ein Blinkrelais mit Anzugverzögerung dargestellt. Im Zeitdiagramm b) - Eingangssignal vom Schalter für den Fall "2", erzeugt - zeigen das Diagramm b,) das gewünschte Zeitverhalten für Abfallverzögerung, das Diagramm bz) den Fall des Wisch-Relais, des Diagramm ba) den Fall des Blinkrelais mit Abfallverzögerung und das Diagramm b4) den Fall eines erneut nach einer Pause vorgegebener Dauer nochmals anziehenden Relais.In Fig. 1 below the timing diagram a) for the control signal generated by the switch for the case "1" in a, the signal for the desired pull-in delay, in a 2 the signal for a normally functioning flashing relay, in a 3 the signal for a Flasher relay shown with delay. In the timing diagram b) - input signal from the switch for the case "2", generated - the diagram b,) show the desired time behavior for dropout delay, the diagram b z ) the case of the wiping relay, the diagram b a ) the case of the blinking relay with drop-out delay and diagram b 4 ) the case of a relay that picks up again after a predetermined period of time.

Unter den beiden Eingangssignal-Diagrammen c1) und CZ) für einen langen bzw. kurzen Impuls (Fall "3") ist die Relaisfunktion c3) mit konstanter Dauer, dh. im ersten Falle für die Funktion "impulsverkürzend", im zweiten für die Funktion "impulsverlängernd" gezeichnet. Schließlich ist unterhalb d) für den Fall "1 mit unterbrochen wiederholter Schalterbetätigung die Relais-Funktion d1 für additive Verzögerung dargestellt.Among the two input signal diagrams c 1 ) and C Z ) for a long or short pulse (case "3") is the relay function c 3 ) with a constant duration, ie. drawn in the first case for the "pulse-shortening" function, in the second for the "pulse-lengthening" function. Finally, the relay function d 1 for additive delay is shown below d) for the case "1 with interrupted repeated switch actuation.

In Fig. 2 ist die bistabile Kippstufe 1 (FF,) eingangsseitig an den Ausgang "Z" der Auswahl-Matrix 2 über die Leitung 3 angeschlossen, während die beiden Rücksetz-Eingänge 4 und 5 über die Verbindungs-Leitung 6 miteinander verbunden sind. So lange am Rücksetzeingang 5 der Teilerkette 7 nicht ein Impuls "L" anliegt, ist die Teilerkette 7 gesperrt; die Spannung an deren Rücksetzeingang 5 wird nämlich bestimmt durch die Baueinheiten (OR2) 8, (OR,) 9, (NOR,) 10 sowie durch die an diesen anliegenden, vom Schalter gelieferten Steuerspannungen "H" auf den Leitungen 11 (für Fall "1" "anzugverzögert"), 12 (für Fall "2": abfallverzögert) und 13 (für Fall "3": "impulsverlängernd bzw. - verkürzend") an den Eingängen 14a, 14b bzw. 14c.2, the bistable multivibrator 1 (FF,) is connected on the input side to the output "Z" of the selection matrix 2 via the line 3, while the two reset inputs 4 and 5 are connected to one another via the connecting line 6. As long as there is no pulse "L" at the reset input 5 of the divider chain 7, the divider chain 7 is blocked; the voltage at its reset input 5 is namely determined by the structural units (OR 2 ) 8, (OR,) 9, (NOR,) 10 and by the control voltages "H" on the lines 11 applied to them and supplied by the switch (in case "1""delayed", 12 (for case "2": delayed) and 13 (for case "3": "pulse lengthening or shortening") at inputs 14a, 14b and 14c.

Das Signal auf der Leitung 13 beaufschlagt den Eingang 14c des MONO-FLOPS 15 (MF2), an dessen Ausgang 16 über das Negationsglied (N4) 17 der eine Eingang 18 des NOR4-Glieds 19 angeschlossen ist. Der Ausgang 20 ist über die Leitung 21 mit dem Setzeingang 22 der bistabilen Kippstufe (FF3) 23 verbunden, an deren Setz ausgang 118 ein Signal über die Leitung 24 und deren Zweig 24' an den Eingang 25 des NOR,-Glieds 10 geführt wird. Die Baueinheiten zwischen dem Eingang 14c und der Leitung 24 bilden eine vor das NOR,-Glied 10 vorgeschaltete Verknüpfungs-Kette (15, 17, 19, 23), die das Eingangssignal für den Fall "3" am Eingang 14c in die für die Relaisfunktion "impulsverlängernd/-verkürzend" notwendige Signalform auf der Leitung 24' umformt.The signal on line 13 acts on input 14c of MONO-FLOPS 15 (MF 2 ), to whose output 16 an input 18 of NOR 4 element 19 is connected via negation element (N 4 ) 17. The output 20 is connected via the line 21 to the set input 22 of the bistable multivibrator (FF 3 ) 23, at the set output 118 of which a signal is conducted via the line 24 and its branch 24 'to the input 25 of the NOR element 10 . The units between the input 14c and the line 24 form a connection chain (15, 17, 19, 23) connected upstream of the NOR, link 10, which chain the input signal for the case "3" at the input 14c into that for the relay function "Pulse lengthening / shortening" necessary signal form on line 24 'converted.

Die Leitungen 3 und 6 sind außerdem mit den Eingängen 26, 27 des OR4-Glieds 28 verbunden, dessen Ausgangsleitung 29 zusammen mit dem über das Ne-Negationsglied 30 invertierten Ausgangssignal "Z" auf der Leitung 31 über die Leitung 32 das NORe-Glied 33 beaufschlagt, wobei das Signal an dessen Ausgang 33' über die Leitung 34 den Setzeingang 35 und das Signal auf der Ausgangsleitung 29 den Rücksetzeingang 36 der bistabilen Kippstufe 37 (FF4) beaufschlagt. Das Signal am, Setzausgang 38 beaufschlagt seinerseits zusammen mit dem durch das N2-Negationsglied 39 invertierten Eingangssignal für den Fall "1 das OR7-Glied 40; das Ausgangssignal des OR7-Glieds 40 wird also auf der Leitung 41 wirksam, so lange das invertierte Eingangssignal für den Fall "1" als "L" am zweiten Eingang des OR7-Gliedes 40 ansteht, und auf eine nichtdargestellte Ausgangsstufe gegeben wird; nach dem Ende des Eingangssignals für den Fall "1" ist das OR7-Glied 40 an einem Eingang mit "H" beaufschlagt, so daß die Spannungswechsel am anderen Eingang nicht wirksam werden können.The lines 3 and 6 are also connected to the inputs 26, 27 of the OR 4 element 28, the output line 29 of which, together with the output signal "Z" inverted via the N e negation element 30, on line 31 via line 32, the NOR e - Element 33 applied, the signal at its output 33 'via line 34 to the set input 35 and the signal on the output line 29 to the reset input 36 of the bistable flip-flop 37 (FF 4 ). The signal at the set output 38 in turn acts on the input signal for the case "1, the OR 7 element 40, together with the input signal inverted by the N 2 negative element 39; the output signal of the OR 7 element 40 is thus effective on line 41 as long as the inverted input signal for the case "1" is present as "L" at the second input of the OR 7 element 40 and is passed to an output stage (not shown); after the end of the input signal for the case "1", the OR 7 element is 40 "H" applied to one input so that the voltage changes at the other input cannot take effect.

Der Setzausgang 43 ist über die Leitung 43', das N1-Negationsglied 44 mit dem einen Eingang 45 des NOR2-Gliedes 46 verbunden, dessen anderer Eingang 47 gleich wie ein Eingang des OR7-Glieds 40 mit dem durch das N2-Negationsglied 39 invertierten Eingangssignal für den Fall "1" beaufschlagt ist. Der Ausgang 48 des NOR2-Glieds 46 ist mit einem ersten Eingang 49 über die Leitung 50 verbunden, das Signal auf der Leitung 24 liegt über die Leitung 24" am dritten Eingang 51 des NOR5-Glieds 52 und am zweiten Eingang 53 liegt ein weiteres Ausgangssignal aus einer ähnlichen Verknüpfungskette an, die zum Eingangssignal für den Fall "2" gehört. Der Ausgang 54 des NOR5-Glieds 52 wird an eine weitere nicht dargestellte Ausgangsstufe über die Leitung 55 geleitet.The set output 43 is connected via line 43 ', the N 1 negation element 44 to the one input 45 of the NOR 2 element 46, the other input 47 of which is the same as an input of the OR 7 element 40 with the one through the N 2 Negation element 39 is applied to the inverted input signal for the case "1". The output 48 of the NOR 2 element 46 is connected to a first input 49 via the line 50, the signal on the line 24 lies via the line 24 "at the third input 51 of the NOR 5 element 52 and at the second input 53 another output signal from a similar link chain, which belongs to the input signal for the case "2." The output 54 of the NOR 5 element 52 is passed to a further output stage, not shown, via the line 55.

In Fig. 4 sind die zu den Eingangssignalen für die fälle "1", "2" und "3" gehörenden Diagramme für verschiedene Knotenpunkte der Schaltungsanordnung wiedergegeben. Für den Fall "1 " in Fig. 4a wird aus dem "H"-Signal am Eingang des NOR,-Gliedes 10 ein "L"-Signal an dessem Ausgang, das über die OR,- 9 - und OR2 - 8 - Glieder an den Rücksetzeingang 5 der Teilerkette 7 geführt wird, woraufhin diese startet.4 shows the diagrams belonging to the input signals for the cases "1", "2" and "3" for various nodes of the circuit arrangement. In the case of "1" in FIG. 4a, the "H" signal at the input of the NOR, element 10 becomes an "L" signal at its output, which is via the OR, - 9 and OR2 - 8 elements is led to the reset input 5 of the divider chain 7, whereupon it starts.

Zu dem Fall "1 " gehören auch die Diagramme der Fig. 4b für das Blink-Relais mit genauer Halbierung der Periodendauer. Das Ausgangssignal des OR4-Gliedes 28 ergibt zusammen mit demjenigen des N6-Negationsgliedes 30 ein gegenüber dem Signal im Ausgang des OR4-Gliedes 28 genau um eine halbe Periodendauer versetzte Impulsfolge am Ausgang des NORe-Glieds 33, so daß am Setzeingang 35 der bistabilen FF4-Kippstufe 37 abwechselnd ein "H" und ein "L"-Signal auftreten und der Setzausgang 38 die gewünschte Blink-Funktion auftritt, deren Dauer vom OR7-Glied 40 auf der Leitung 41 durch das Eingangssignal für den Fall "1" begrenzt wird.Case "1" also includes the diagrams of FIG. 4b for the blinking relay with the exact halving of the period. The output signal of the OR 4 member 28, together with that of the N 6 member 30, results in a pulse sequence which is offset by exactly half a period compared to the signal in the output of the OR 4 member 28 at the output of the NOR e member 33, so that at the set input 35 of the bistable FF 4- flip-flop 37 alternately an "H" and an "L" signal occur and the set output 38 the desired flashing function occurs, the duration of the OR 7 member 40 on line 41 by the input signal for the event "1" is limited.

Im Falle "2" tritt auf der Eingangsseite, dh. im Schalterausgangskreis-Abschnitt die in Fig. 4c dargestellte Funktion mit einem "H"-Signal während der aktivierten Schalterstellung auf, während deren Dauer die Teilerkette 7 gesperrt ist; dieses "H"-Signal liegt am Ausgang des OR2-Gliedes 8 an. Durch das Eingangssignal für den Fall "3" wird - ohne Rücksicht auf seine Dauer - am Ausgang des MONO-FLOPS (MF2) 15 ein Kurzimpuls "H" erzeugt, der durch das N4-Negationsglied 17 invertiert wird, wodurch im Ausgang 20 des NOR4-Glieds 19 ein "H"-Kurzimpuls entsteht, der nun die gleiche Wirkung wie das Eingangssignal für den Fall "1 " hat, nämlich, daß die Teilerkette 7 freigegeben wird.In case "2" occurs on the input side, ie. in the switch output circuit section, the function shown in FIG. 4c with an "H" signal during the activated switch position, during the duration of which the divider chain 7 is blocked; this "H" signal is present at the output of the OR 2 element 8. The input signal for the case "3" - regardless of its duration - generates a short pulse "H" at the output of the MONO-FLOPS (MF 2 ) 15, which is inverted by the N 4 negative element 17, so that the output 20 the NOR 4 link 19 produces an "H" short pulse, which now has the same effect as the input signal for the case "1", namely that the divider chain 7 is released.

Für die Beschreibung des automatisch ablaufenden Teils der Zeitverhalten-Funktionen von Fig. 4c und 4d sind die in Fig. 3 dargestellten Baueinheiten und ihre schaltungstechnische Kombination von Bedeutung. Wie bereits vorbeschrieben, beaufschlagen die Matrix-Ausgangssignale "Z'", "Z" und das Rücksetzsignal "R" auf den Leitungen 31, 3 und 6 die bistabile FF1-Kippstufe 1 bzw. über das OR4-Glied 28, das N6-Negationsglied 30 und das NOR6-Glied 33 die bistabile Kippstufe (FF4) 37.The structural units shown in FIG. 3 and their combination in terms of circuitry are important for the description of the automatically running part of the time behavior functions of FIGS. 4c and 4d. As already described, the matrix output signals "Z '", "Z" and the reset signal "R" on lines 31, 3 and 6 act on the bistable FF 1 flip-flop 1 or via the OR 4 element 28, the N 6 negation element 30 and the NOR 6 element 33 the bistable flip-flop (FF 4 ) 37.

Nach Ablauf der voreingestellten Teiler-Zeitspanne wird der Ausgang 43 der FF,-Kippstufe 1 auf "H" gesetzt, so daß über das Ni-Negationsglied 44 am Eingang 47 des NOR2-Glieds 46 ein "L"-Signal anliegt, und am Ausgang 48 des NOR2-Glieds 46 ein "H"-Signal zu stehen kommt. Über die Leitung 50 und den Eingang 49 des NORs-Glieds 52 wird daraus ein "L"-Signal, also nach Ablauf der an der Teilerkette voreingestellten Verzögerungszeit hinter einem nichtdargestellten Negationsglied ein "H"-Zustand, dh. der für die gewünschte Funktion "Anzugverzögerung" erforderliche Übergang zum "H"-Steuerungssignal für das Relais. Mit Abfall des Eingangssignals für den Fall "1" nach Rücksetzen des Schalters in die nicht-aktivierte Stellung tritt am Ausgang 48 des NOR2-Glieds ein "L"-Zustand und somit nach der Negation hinter dem NOR5-Glied 52 ein Rückfallen auf "L" ein (vgl. Fig. 4a).After the preset divider period has elapsed, the output 43 of the FF, flip-flop 1 opens "H" is set so that an "L" signal is present at the input 47 of the NOR 2 element 46 via the N i negation element 44, and an "H" signal comes to be at the output 48 of the NOR 2 element 46 . Via the line 50 and the input 49 of the NOR gate 52 is s- resulting in an "L" signal, ie, after the preset delay time of the divider chain behind a not shown NOT gate, an "H" state, ie. the transition required for the desired "pull-in delay" function to the "H" control signal for the relay. If the input signal falls in the case of "1" after the switch has been reset to the non-activated position, an "L" state occurs at the output 48 of the NOR 2 element and thus after the negation behind the NOR 5 element 52 there is a dropout "L" (see FIG. 4a).

Wenn nach Rücksetzen des Schalters auf der Leitung 6 im Falle des Eingangssignals für den Fall "2" ein "L"-Zustand eintritt, dann wird die Teilerkette 7 freigegeben und nach Ablauf der voreingestellten Zeitspanne der Ausgang 43 der bistabilen FF1-Kippstufe 1 über das OR3-Glied 42 auf "H" gesetzt; am Rücksetzeingang 115 der bistabilen FF2-Kippstufe 116 liegt dann ein "H"-Signal an, am Setzausgang 117 über das NOR-Glied 115a also ein "L"-Signal; die Schaltzustände an dem Ausgang 43 der bistabilen FF1-Kippstufe 1 und auch an demjenigen 117 der bistabilen FF2-Kippstufe 116 kehren sich also um und mithin wechselt das Signal in der Zeitverhalten-Funktion dann in "L" und am Ausgang des nichtgezeichneten Negationsglieds hinter dem NORs-Glied 52 ebenfalls in "L"; dies entspricht dann der Zeitverhaltens-Funktion für "Abfall-Verzögerung" (vgl. Fig. 4c).If, after resetting the switch on line 6, an "L" state occurs in the case of the input signal for the case "2", then the divider chain 7 is released and, after the preset period of time, the output 43 of the bistable FF 1 flip-flop 1 is over OR 3 gate 42 set to "H"; An "H" signal is then present at the reset input 115 of the bistable FF 2 multivibrator 116, ie an "L" signal at the set output 117 via the NOR gate 115a; the switching states at the output 43 of the bistable FF 1 flip-flop 1 and also at that 117 of the bistable FF 2 flip-flop 116 therefore reverse and the signal in the time behavior function then changes to "L" and at the output of the negation element, not shown behind the NOR s- member 52 also in "L"; this then corresponds to the time behavior function for "drop delay" (cf. FIG. 4c).

Das Eingangssignals für den Fall "3" ist im automatischen Teil der Zeitverhaltensfunktion entsprechend demjenigen des Eingangssignals für den Fall "2"; er unterscheidet sich also nur dadurch von dem anderen, daß die Schalter-"Signalzeit" in extremer Weise auf die Kurzzeit der MONO-FLOP-Stufe (15 in Fig. 2) schwindet und sich der Abfall am Ausgang 118 der bistabilen FF3-Kippstufe 23 auf "L" fast genau nach dem Ablauf der voreingestellten Teiler-Zeitspanne vollzieht. Dies entspricht dem Zeitverhalten der "impulsverlängerung bzw. -verkürzung" (vgl. Fig. 4d).The input signal for case "3" is in the automatic part of the timing function corresponding to that of the input signal for case "2"; it only differs from the other in that the switch "signal time" disappears in an extreme manner to the short time of the MONO-FLOP stage (15 in FIG. 2) and the drop at the output 118 of the bistable FF 3 flip-flop 23 on "L" almost exactly after the preset divider period has elapsed. This corresponds to the time behavior of the "pulse lengthening or shortening" (cf. FIG. 4d).

In Fig. 5 stellt das Innere des strichpunktierten Rahmens 201 die auf einem integrierten Halbleiter-Baustein untergebrachte Schaltungsanordnung dar, wovon hier jedoch nur diejenigen Teile gezeichnet sind, die in Fig. 2 und Fig. 3 nicht oder weniger ausführlich wiedergegeben sind; zwischen den Anschlüssen "Z", "Z"' und "R" (3, 31, 6), "1", "2" und "3" (11, 12, und 13) und schließlich der Ausgangsleitungen 41 und 55 sind also die Schaltungsteile der Fig. 2 und 3 sinngemäß einzufügen.In FIG. 5, the inside of the dash-dotted frame 201 represents the circuit arrangement accommodated on an integrated semiconductor component, of which, however, only those parts are drawn here which are not shown in FIG. 2 and FIG. 3 or are shown in less detail; between terminals "Z", "Z" 'and "R" (3, 31, 6), "1", "2" and "3" (11, 12 and 13) and finally the output lines 41 and 55 thus insert the circuit parts of FIGS. 2 and 3 analogously.

Der Takt-Generator 210 steuert über eine Teiler-Vorstufe ( ":32") 211 in an sich bekannter Weise den Mehrfach-Dekadenteiler 212 (entsprechend der Teilerkette 7) (unter zwischenschaltung einer Transistorstufe 213, der Schmitt-Trigger-Stufe 214 und dem Negationsglied 215). Die Teiler- stufen sind je aus einer "5"-Teiler- und einer "2"-Teilerstufe abwechselnd zu "10"-Teilerstufen zusammengefügt; deswegen tritt zB. am A'-Ausgang die doppelte Frequenz derjenigen des "A"-Ausgangs auf. Alle Teiler-Ausgänge A', A, .... D', D führen in die Zeilenleitungen, die Anschlüsse 216, 217 über die Schmitt-Trigger-Stufen 218, 219 zu den Anschlüssen "x", "y" der Reihenleitungen der zweidimensionalen Auswahl-Matrix 2, an deren Ausgängen 3,31 - wie auch von ähnlichen Fällen bekannt - die Teilerketten-Ausgangssignale

Figure imgb0001
liegen.The clock generator 210 controls via a divider pre-stage (": 32") 211 in a manner known per se the multiple decade divider 212 (corresponding to the divider chain 7) (with the interposition of a transistor stage 213, the Schmitt trigger stage 214 and the Negation element 215). The divider stages are each made up of a "5" divider and a "2" divider stage combined to form "10" divider stages; that's why, for example. at the A 'output double the frequency of that of the "A" output. All divider outputs A ', A, ... D', D lead into the row lines, the connections 216, 217 via the Schmitt trigger stages 218, 219 to the connections "x", "y" of the row lines of the two-dimensional selection matrix 2, at whose outputs 3.31 - as is also known from similar cases - the divider chain output signals
Figure imgb0001
 lie.

Die Steuer-signale der Fälle "1 ", "2", "3" kommen jeweils über ein Negationsglied 221, die Schmitt-Trigger-Stufe 222 an einem Außen-Lötanschluß 223, 224 bzw. 225 zustande. Jeder dieser Eingänge ist wieder in an sich bekannter Weise an einem Spannungsteiler auf positiver Spannung; durch Verbinden mit Masse bei Schalterbetätigung entstehen also die positiven Eingangssignale. Sowohl die positive Vorspannung als auch die Schmitt-Trigger-Stufen dienen einer Vergrößerung der Störsicherheit.The control signals of the cases "1", "2", "3" each come about via a negation element 221, the Schmitt trigger stage 222 at an external solder connection 223, 224 and 225, respectively. Each of these inputs is again in a manner known per se on a voltage divider on positive voltage; By connecting to ground when the switch is actuated, the positive input signals are generated. Both the positive bias and the Schmitt trigger levels serve to increase the interference immunity.

An den Taktgenerator 210 ist das aus Potentiometer 226 und Kondensator 227 von außen an die Lötanschlüsse 228, 229 gelegte RC-Glied im frequenzbestimmenden Kreis angeschlossen; mit dem Potentiometer 226 wird die Frequenz des Generators 210 und damit die an der Teilerkette voreingestellte Zeitspanne an den Ausgängen 3, 31 fein eingestellt zwischen den Werten der dekadischen Stufen. Auch die Lötanschlüsse 228, 229 sind durch Spannungsteiler 230, 231 positiv vorgespannt. Über die Lötanschlüsse 232, 232a ist die Stromquelle für die Spannungsversorgung der Schaltungsanordnung außen und innerhalb des Halbleiter-Bausteins eine Spannungsregler-Stufe 233 angeschlossen.To the clock generator 210, the RC element connected from the outside to the solder connections 228, 229 from the potentiometer 226 and capacitor 227 is connected in the frequency-determining circuit; The frequency of the generator 210 and thus the time period preset on the divider chain at the outputs 3, 31 is finely adjusted with the potentiometer 226 between the values of the decadal stages. The solder connections 228, 229 are also biased positively by voltage dividers 230, 231. A voltage regulator stage 233 is connected via solder connections 232, 232a to the current source for the voltage supply of the circuit arrangement outside and inside the semiconductor module.

Über den Lötanschluß 234 können mittels der Schmitt-Trigger-Stufe 235 und die Negationsglieder 236, 237 Rücksetzsignale in die Schaltungsanordnung an noch freie - Anschlüsse von Verknüpfungsgliedern eingeleitet werden; mit der Beschaltung des Lötanschlusses 238 von außen durch den Kondensator 239 wird beim Anlegen der Betriebsspannung durch die MONO-FLOP-Stufe 240 jede Kippstufe automatisch rückgesetzt. Beide Anschlüsse sind wiederum durch Spannungsteiler 241, 242 auf positive Spannung gesetzt, so daß die erforderliche Störsicherheit gewährleistet ist. Die an den Leitungen 236a, 237a und 240a auftretenden Rücksetzsignale werden gegebenenfalls auf die Leitungen 240a und 236a im Eingang des OR2-Glieds 8 (Fig. 2) bzw. die Leitungen 237a und 240a im Eingang des OR3-Glieds gegeben.Via the solder connection 234, the Schmitt trigger stage 235 and the negation elements 236, 237 can be used to reset signals into the circuit arrangement to connections which are still free Links are initiated; with the connection of the solder connection 238 from the outside by the capacitor 239, each flip-flop is automatically reset when the operating voltage is applied by the MONO-FLOP stage 240. Both connections are in turn set to positive voltage by voltage dividers 241, 242, so that the required interference immunity is ensured. The reset signals occurring on lines 236a, 237a and 240a are optionally applied to lines 240a and 236a in the input of OR 2 element 8 (FIG. 2) or lines 237a and 240a in the input of OR 3 element.

Die Ausgänge 41 und 55 sind über je eine Leistungsverstärkerstufe 243, 244 bzw. 245 an die Außen-Lötanschlüsse 246, 247 bzw. 248 geführt, von denen jeder durch einen Gleichrichter (zB. 249) mit positiver Vorspannung störsicher gemacht wird. Zwischen dem Ausgang 55 und der Leistungsverstärkerstufe 244 liegt ein Negationsglied 250, das im Zusammenhang besonders mit der Fig. 3 mehrfach erwähnt worden ist. Bei diesem Schaltungszweig handelt es sich um jenen, der in den vorbeschriebenen Fällen von Zeitverhaltens-Funktionen für die Relais-Ansteuerung verwendet wird.The outputs 41 and 55 are each connected via a power amplifier stage 243, 244 or 245 to the external solder connections 246, 247 or 248, each of which is made interference-proof by a rectifier (e.g. 249) with positive bias. Between the output 55 and the power amplifier stage 244 there is a negation element 250, which has been mentioned several times in connection with FIG. 3. This circuit branch is the one that is used for the relay control in the cases of timing behavior functions described above.

Claims (6)

1. Electric circuit arrangement for a relay with time behaviour determinable by the actuation of a switch, comprising a timing pulse generator (210), a divider chain (7), astable and/or monostable and/or bistable trigger stages, logic linkage members and an output circuit for the actuation of the relay, characterised in that the output of at least one stage of the divider chain (7) controlled by the timing pulse generator (210), preferably through a divider preliminary stage (211), acts upon a bistable trigger stage (1) pertaining to a FLIP-FLOP function chain, the output signal (43) of which trigger stage, together with a control signal ("1", "2" or "3") delivered by the switch, lies on leads (11,12, 13) in the input circuit through a linkage member chain assembled from some of the logic linkage members, possibly with inclusion of OR-members (42), Negation members (39, 44), NOR-members (46, 52), at the entry of the output circuit (41, 55), while the control signal ("1 ", "2" or "3"), possibly together with a RESET-signal (236a, 240a), lies on at least one of three terminals (14a, 14b, 14c) of the leads (11, 12, 13) of the input circuit, of which
(a) the first terminal (14b) lies through a first condition combination (BK,), consisting of a first (9) and a second (8) OR-member connected in series with one of its inputs in each case,
(b) the second terminal (14a) lies through a second condition combination (BK2), consisting of the first condition combination (BK,) and a NOR-member (10) connected in series before this at a second input of the first OR-member (9)
(c) and the third terminal (14c) lies through a third condition combination (BK3), consisting of monostable trigger stage (15) (MONO-FLIP-FLOP), Negation members (17), NOR-members (19) and bistable trigger stage (FLIP-FLOP) (23),

on the reset input (5) of the divider chain (7), while the output signals of the linkage member chains act with bistable trigger stages (for example 37 "FF4', 116 "FF2", 23 "FF3") or NOR-member (for example 46) each upon a further input of the NOR-member (10) of the second condition combination (BK2).
2. Electronic circuit arrangement according to Claim 1, characterised in that a selection matrix (2) actuatable in a manner coded two-dimensionally by direct-current voltage signals ("x", "y") according to the number of the connected divider stage outputs (A, A', ... D', D) lies between the outputs of several stages of the divider chain (7) and the inputs of the trigger stage(s) (1) acted upon.
3. Electronic circuit arrangement according to one of Claims 1 and 2, characterised in that in addition to the one output ("Z") of stages of the divider chain (7), possibly through a selection matrix (2), a further output ("Z") with half division ratio is connected through a linkage member chain to the setting input (35) of a further bistable trigger stage ("FF4") (37), the output signal (38) of which, together with the first control signal ("1 "), is present through an OR-member (40) at the input (41) of an output circuit with power amplifier (243).
4. Electronic circuit arrangement according to one of Claims 1 to 3, characterised in that the divider chain (7) is assembled as multiple decade divider (212) from "2"-divider and "5"-divider stages in alternation.
5. Electronic circuit arrangement according to one of Claims 1 to 4, characterised in that the timing pulse generator (210) contains in the frequency-determining circuit an adjustable RC-member (potentiometer 226, capacitor 227) which is connectable to external solder terminals.
6. Electronic circuit arrangement according to one of Claims 1 to 5, characterised in that at least the divider chain (7) or the multiple decade divider (212), possibly with the pertinent selection matrix (2), and/or the FLIP-FLOP function chain (1, 23, 37, 116) with its associated condition combination (BK,, BK2 or BK3) are assembled integrated on a semi-conductor block and the coding inputs ("x", "y") of the selection matrix (2) and the control inputs (11, 12, 13) of the condition combinations, also possibly terminals of the timing pulse generator (210) for the external RC-member (226, 227) and the timing pulse inputs (213, 214, 215), reset inputs (236a, 237a, 240a), the output circuits and the current supply leads are fitted on external solder terminals (216, 217; 223 to 225; 234, 238; 228, 229; 246 to 248; 232, 232a) of the semi-conductor block in the technology characteristic for the latter.
EP19790101750 1979-06-01 1979-06-01 Electronic circuit for a relay with a determinable time-rating Expired EP0019651B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP19790101750 EP0019651B1 (en) 1979-06-01 1979-06-01 Electronic circuit for a relay with a determinable time-rating
DE7979101750T DE2966462D1 (en) 1979-06-01 1979-06-01 Electronic circuit for a relay with a determinable time-rating

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP19790101750 EP0019651B1 (en) 1979-06-01 1979-06-01 Electronic circuit for a relay with a determinable time-rating

Publications (2)

Publication Number Publication Date
EP0019651A1 EP0019651A1 (en) 1980-12-10
EP0019651B1 true EP0019651B1 (en) 1983-12-07

Family

ID=8186130

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19790101750 Expired EP0019651B1 (en) 1979-06-01 1979-06-01 Electronic circuit for a relay with a determinable time-rating

Country Status (2)

Country Link
EP (1) EP0019651B1 (en)
DE (1) DE2966462D1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2224784A1 (en) * 1972-05-20 1973-12-06 Volkswagenwerk Ag DIGITAL TIME RELAY FOR OBTAINING AN ACTUATION SIGNAL OF PRE-DETERMINED DURATION
DE2243799B2 (en) * 1972-09-04 1975-01-23 Schleicher Gmbh & Co Relais-Werke Kg, 1000 Berlin Electronic tent delay element for single or multi-range tent relays
DD136686B1 (en) * 1978-05-18 1983-04-27 Dietrich Armgarth PROGRAMMABLE INTEGRATED TIME CONTROL

Also Published As

Publication number Publication date
DE2966462D1 (en) 1984-01-12
EP0019651A1 (en) 1980-12-10

Similar Documents

Publication Publication Date Title
DE2528812A1 (en) ANTIPREL CIRCUIT
DE2333187A1 (en) STATIC REMOTE CONTROL RELAY
DE2360678B2 (en) Circuit arrangement for short-circuit and overload protection of an electronic power circuit with an output stage
EP0019651B1 (en) Electronic circuit for a relay with a determinable time-rating
EP0033125A1 (en) D-Flip-flop circuit
DE2636957C2 (en) Dental device with multiple instruments
DE2740833C2 (en) Circuit arrangement for operating electromechanical switching mechanisms
DE2419521C2 (en) Circuit arrangement for delaying pulses
DE19905053A1 (en) Comparator circuit
DE2427603A1 (en) CIRCUIT ARRANGEMENT FOR REPLICATING THE WAVE SHAPE OF TELEGRAPHIC STEP PULSES WITH DIGITAL MEANS
DE2247098C3 (en) Circuit arrangement for generating pulses of the same length, offset by 180 °, for controlling inverters or converters
DE1146921B (en) Circuit arrangement for binary counters
DE2104181A1 (en) Device for the control of jump processes for a program control with stepping mechanism
DE2356107C3 (en) Sequence control working with logical signals
DE1919176C3 (en) Control unit for running light chains
DE1537443C (en) Circuit arrangement for converting bouncing signals generated by mechanical contact devices into bounce-free electrical signals
DE2314570C3 (en) Presettable electronic pulse counter
DE3213859C2 (en) Foot control for a tail lift
DE3129186C2 (en) Arrangement for the delivery of pulsed signals
DE1298135B (en) Circuit arrangement for a reversible electronic pulse counter
DE2423061C2 (en) Circuit arrangement for delaying and increasing the edge of pulses for integrated circuits
DE4313298B4 (en) circuitry
DE1537443B2 (en) Circuit arrangement for converting bouncing signals generated by mechanical contact devices into bounce-free electrical signals
DE3019565A1 (en) STAIRLIGHT LIGHT SWITCH
DE2639996A1 (en) Remote control switching circuit - applies clock controlled pulses to two-wire system to control several remote loads

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): BE CH DE FR GB IT LU NL SE

17P Request for examination filed

Effective date: 19810512

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): BE CH DE FR GB IT LU NL SE

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19831207

Ref country code: IT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 19831207

REF Corresponds to:

Ref document number: 2966462

Country of ref document: DE

Date of ref document: 19840112

ET Fr: translation filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19840630

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840702

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840724

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 19840828

Year of fee payment: 6

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 19841231

Year of fee payment: 6

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19870630

Year of fee payment: 9

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19890301

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19890601

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CH

Effective date: 19890630

Ref country code: BE

Effective date: 19890630

BERE Be: lapsed

Owner name: WESTDEUTSCHE ELEKTROGERATEBAU G.M.B.H.

Effective date: 19890630

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19900101

GBPC Gb: european patent ceased through non-payment of renewal fee
NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19900228

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

ITTA It: last paid annual fee