DE2314570C3

DE2314570C3 - Presettable electronic pulse counter

Info

Publication number: DE2314570C3
Application number: DE19732314570
Authority: DE
Inventors: Auf Nichtnennung Antrag
Original assignee: Westdeutsche Elektrogeraetebau GmbH
Current assignee: Westdeutsche Elektrogeraetebau GmbH
Filing date: 1973-03-23
Publication date: 1977-11-17

Description

Die Erfindung betrifft einen voreinstellbaren elektroischen Impulszähler, der eine erste Schaltungsgruppe mit einer ersten Koinzidenzschaltung enthält, welche den n-bit-ste!ligen Ausgang einer durch ein von einem Oszillator geliefertes Uhr-Signal gesteuerten /n-stufigen Multiplexereinheit einerseits und den p-bit-stelligen Ausgang einer durch die aus den Uhr-Signalen abgeleiteten m Selektionssignale der Multiplexereinheit gesteuerten Speichergruppe von mindestens m voreinstellbaren Einzelspeicherstufen verknüpft.The invention relates to a presettable electronic pulse counter which contains a first circuit group with a first coincidence circuit which, on the one hand, has the n-bit stepped output of an n-stage multiplexer unit controlled by a clock signal supplied by an oscillator, and the p-bit -digit output of a memory group controlled by the m selection signals derived from the clock signals of the multiplexer unit and made up of at least m presettable individual memory stages.

In Sonderheit bezieht sich die Erfindung auf solche voreinstellbare elektronische Impulszähler, bei denen zusätzlich zu den vorbeschriebenen Eigenschaften die n-bit-stelligen Zählerstand-Daten-Ausgänge einer m-stufigen Kette von Zählerstufen an den mindestens /j-bit-stelligen Eingängen der Multiplexereinheit anliegen und im Laufe des Multiplexerzyklus zyklisch nacheinander auf einen Ausgang der Multiplexereinheit, weiterhin in gleicher Weise durch die m Selektionssignale die p-bit-stelligen (p mindestens gleich n) Daten-Ausgänge der Einzelspeicherstufen auf den gemeinsamen Ausgang der Speichergruppe, sowie der mit dem n-bit-stelligen Ausgang der Multiplexereinheit verbundene ς-bit-stellige (q mindestens gleich n) Dateneingang einer Anzeigeeinheit mit mindestens m Stufen (durch die m Selektionssignale) auf die mindestens m Einzelanzeigeelemente durchgeschaltet werden.In particular, the invention relates to such presettable electronic pulse counters in which, in addition to the properties described above, the n-bit-digit meter reading data outputs of an m-step chain of counter steps are applied to the at least / j-bit-digit inputs of the multiplexer unit and in the course of Multiplexerzyklus cyclically one after the other to an output of the multiplexer to continue in the same way by the m selection signals, the p-bit digit (p at least equal to n) data outputs of the individual storage levels to the common output of the storage group, and the one with the n -bit-digit output of the multiplexer unit connected ς-bit-digit (q at least equal to n) data input of a display unit with at least m levels (through which m selection signals) are switched through to the at least m individual display elements.

Die hier in Rede stehenden voreinstellbaren elektronischen Impulszähler sind insbesondere für solche in der P- -.xis der Zeitschaltgeräte wichtige Anwendungen geeignet, bei denen eine periodisch selbsttätig wiederkehrende Schaltfolge und/oder eine manuell betätigbare Start- bzw. Wiederbereitschafts-Schaltung notwendig sind. Dabei ist es immer wieder von Bedeutung, daß der Beginn und/oder die Beendigung eines Schaltzustandes — gegebenenfalls unabhängig von der periodischen Automatik durch manuelle Betätigung eines Tasters — hinsichtlich der Dauer zeitlich einseitig begrenzt werden kann. Man spricht in solchen Fällen bekanntlich von Relais-Anzugs- und/oder -Abfalls-Verzögerung bzw. Impulsverlängerung und/oder -Verkürzung. The pre-settable electronic pulse counters in question are particularly suitable for those in the P- -.xis the timers are important applications suitable for which a periodically automatically recurring switching sequence and / or a manually operable one Start or standby circuit are necessary. It is always important that the beginning and / or the end of a switching state - possibly independent of the periodic one Automatic by manually pressing a button - one-sided in terms of duration can be limited. In such cases, it is known to speak of relay pick-up and / or release delay or pulse lengthening and / or shortening.

Für solche Zwecke werden die vorerwähnten Schaltungsanordnungen für die Erzeugung verschiedener Grundfunktionen benötigt, die zu den Hauptgruppen der Impulszählung innerhalb einer vorgegebenen Zeitspanne einerseits bzw. der Messung einer solchen Zeitspanne durch Zählung einer vorbestimmten Zahl einer Folge von Impulsen festgelegter zeitlicher Abstände gehören. Im zuerst genannten Falle spricht man gewöhnlich von einem Vorwahlzähler, im letzteren von einem digitalen Zeitrelais, die beide wegen der Umsetzbarkeit von physikalischen Größen technisch äquivalent sind.For such purposes, the aforementioned circuit arrangements for the generation of various Basic functions required belonging to the main groups of pulse counting within a given Time span on the one hand or the measurement of such a time span by counting a predetermined number belong to a sequence of pulses of fixed time intervals. In the first mentioned case speaks one usually from a preset counter, in the latter from a digital time relay, both because of the Realizability of physical quantities are technically equivalent.

Auf dem Gebiet der Langzeit-Zeitrelais sind bereits viele technische Lösungen bekannt geworden, von denen hier nur die mechanischen Zähler, die mechanische Digitaluhr, in der ältesten Technologie, und in der zunächst folgenden Technologie der elektromechanische Zähler, die Synchronuhr mit digitaler Anzeige genannt seien. In der neuesten Zeit sind neben analog arbeitenden Anordnungen auch elektronische digitale Halbleiter-Schaltungen bekanntgeworden, in denen dekadische Zähler mit ßCD-Ausgang verwendet und die Anzeigeelemente über entsprechend ausgewählte Decodierschaiiungen angesteuert werden.In the field of long-term time relays, many technical solutions have already become known, from which here only the mechanical counters, the mechanical digital clock, in the oldest technology, and in the first the following technology of electromechanical counters, the synchronous clock with digital display may be mentioned. In recent times, in addition to arrangements that work in an analog manner, there are also electronic and digital ones Semiconductor circuits become known in which decadic counters with ßCD output and used the display elements are controlled via appropriately selected decoding circuits.

So ist durch die deutsche Offenlegungsschrift 22 06 592 eine elektronisch gesteuerte Uhr mit Alarmeinrichtung bekanntgeworden, bei der durch Frequenz-For example, the German Offenlegungsschrift 22 06 592 provides an electronically controlled clock with an alarm device became known, in which frequency

teiler-Schaltkreise aus einem Impulsgenerator verhältnismäßig hoher Frequenz für mehrere Stellen einer Zeitanzeige getrennte Signale abgeleitet werden. Die Alarmeinrichtung wird dann freigegeben, wenn die Signale jeder Teilerstufe mit voreinstellbaren Sollwerten übereinstimmen. Diese Sollwerte werden nacheinander durch eine entsprechende Anzahl von Taktimpulsen in Speicher gegeben, deren Ausgänge mit den Ausgängen der Teilerstufen in einer entsprechenden Anzahl von Vergleichern verknüpft werden, deren Ausgänge dann über ein entsprechend poliges UND-Glied ein Ausgangssignal auslösen.divider circuits from a pulse generator of relatively high frequency for several digits of a Separate signals can be derived from the time display. The alarm device is released when the Signals of each divider stage agree with presettable setpoints. These setpoints are sequential given by a corresponding number of clock pulses in memory, the outputs with the Outputs of the divider stages are linked in a corresponding number of comparators, their Outputs then trigger an output signal via a correspondingly poled AND element.

Es ist ohne weiteres zu erkennen, daß die Einstellung der Vergleicher-Speicher und die unter Umständen größere Zahl derselben und der Vergleicher selbst einen recht großen Aufwand bedeuten, vor allem dann, wenn man die Schaltungsanordnung in herkömmlicher störsicherer Technologie aufbaut. Einer Verwirklichung in Fortschritt dadurch, daß durch sie die Funktionen der Baustein-Teilgruppen so weitgehend vereinfacht werden können, daß mit wenigen bzw. geringfügigen Änderungen der äußeren Beschallung wesentliche Änderungen der wirksamen Funktionen oder der Austausch von mindestens zwei Funktionen möglich ist, der vorwählbare elektronische Impulszähler wird so einem modularen Aufbau zugänglich. Eine solche modulare Ausgestaltung läßt sich naturgemäß um so weiter treiben, je höher der Integrationsgrad des Bausteins ist, der die Wirtschaftlichkeit seiner Verwendung weitgehend bestimmt, hauptsächlich durch den Informationsgehalt der Ein- und Ausgaben, aber nicht durch die Komplexität der Schaltung begrenzt ist. In Verbindung damit ist es besonders vorteilhaft, daß die Zahl der erwähnten Anschlüsse und ihrer Fahnen eine praktisch zulässige Zahl nicht zu überschreiten braucht, weil die erfindungsgemäße Modularität des Impulszählers wesentlich durch die Art der äußeren BeschallungIt can be seen without further ado that the setting of the comparator memory and the possibly a larger number of the same and the comparator itself mean a great deal of effort, especially when the circuit arrangement is built using conventional interference-free technology. A realization in Progress in that it largely simplifies the functions of the component subgroups can do that with a few or minor changes to the external sound system Changes to the effective functions or the exchange of at least two functions is possible, the preselectable electronic pulse counter is thus accessible to a modular structure. Such modular design can naturally be carried further, the higher the degree of integration of the Building block is that largely determines the economic efficiency of its use, mainly by the Information content of the inputs and outputs, but not limited by the complexity of the circuit. In In connection with this, it is particularly advantageous that the number of connections mentioned and their flags have one practically permissible number does not need to be exceeded, because the inventive modularity of the pulse counter mainly due to the type of external sound

der Technologie der hochintegrierten Bausteine (z. B.the technology of the highly integrated modules (e.g.

MOS) stand aber bislang im Wege, daß sich die hohen 20 herbeigeführt wird.MOS) has so far stood in the way of bringing about the high 20.

Kosten der Maskenanfertigung für die Herstellung der Dieser technische Fortschritt wird in weitererCosts of mask production for the production of this technical progress will be in further

komplexen Halbleiter nur bei entsprechend großen Ausgestaltung dadurch gefördert, daß der Summenzäh-Complex semiconductors are only promoted with a correspondingly large configuration that the sum counting

Stückzahlen lohnen. Diesen Stückzahlen widerspricht ler einen Rücksetzeingang aufweist, der über einNumbers are worthwhile. This number of pieces contradicts ler has a reset input that has a

aber wiederum die Anwenderpraxis, in der eine große Verknüpfungsglied mit dem Uhrsignal des Frequenztei-but again the user practice, in which a large link with the clock signal of the frequency part

Zahl von verschiedenen Grundfunktionen gefordert 2j lers am einen Eingang und dem Ausgangssignal desNumber of different basic functions required at one input and the output signal of the

wird, bei denen der Halbleiter-Baustein jeweils unterschiedlichen Aufbau bezüglich der enthaltenen Schaltungs-Untergruppen aufweisen muß.is, in which the semiconductor module each different structure with respect to the contained circuit sub-groups must have.

Der Erfindung liegt deshalb die Aufgabe zugrunde, aus den theoretisch vielen Grundfunktionen eine zwar beschränkte Zahl, aber von sorgfältig und zweckmäßig ausgewählten Schaltungsanordnungen für einen voreinstellbaren elektronischen Impulszähler gemäß dem eingangs genannten Gattungsbegriff in genau definierter und optimaler Weise zu kombinieren, wobei sich die daraus ergebenden Kombinationen der Grundfunktionsgruppen und ihre schaltungstechnische Verknüpfung möglichst viele Schaltfunktionen von praktischer Bedeutung auszuführen geeignet ist, bzw. sein muß. Diese Auswahl gewinnt noch dadurch vermehrte Bedeutung, daß schon mit Rücksicht auf mehrere Betriebsarten, mit verschiedenen Stromversorgungs-Spannungen und verschiedenen Teiler-Verhältnissen bei Teiler-Vorstufen mehrere Ausführungen des Halbleiter-Bausteins unvermeidbar wären, wenn man von den Möglichkeiten des bekannten Standes der Technik ausgeht.The invention is therefore based on the task of using one of the theoretically many basic functions limited number but of carefully and appropriately chosen circuit arrangements for a presettable one electronic pulse counter according to the generic term mentioned at the beginning in a more precisely defined and to combine them optimally, with the resulting combinations of the basic function groups and their circuitry linking as many switching functions as possible from practical Meaning is suitable, or must be. This selection gains even more Meaning that already with regard to several operating modes, with different power supply voltages and various divider ratios in divider precursors, several versions of the semiconductor module would be inevitable if one of the possibilities of the known prior art goes out.

Die vorstehend beschriebene Aufgabe wird bei einem voreinstellbaren elektronischen Impulszähler der eingangs näher beschriebenen Gattung dadurch gelöst, daß der Impulszähler eine zweite Schaltungsgruppe mit einer zweiten, mindestens einen Summenzähler und ein UND-Glied enthaltenden Koinzidenzschaltung umfaßt, sowie ein Ausgang der ersten Koinzidenzschaltung mit einem Eingang der zweiten Koinzidenzschaltung verbunden ist, in welcher die im Laufe eines Multiplexer-Zyklus gewonnenen m Ergebnis-Signale in dem genannten Summenzähler erfaßt werden und deren Ausgangssignal dem Ergebnis der Verknüpfung des Datenstandes des genannten Summenzählers mittels des ebenfalls genannten mindestens einen UND-Gliedes entspricht und durch das an einem zweiten Eingang anliegende Uhr-Signal vom Ausgang eines Frequenzteilers, der die Frequenz des Oszillators im Verhältnis »1:/tx< teilt, auf die Ausgangsleitung der zweiten Schaltungsgruppe geschaltet wird.The above-described object is achieved in a presettable electronic pulse counter of the type described in detail in that the pulse counter comprises a second circuit group with a second, at least one totalizer and an AND element containing coincidence circuit, as well as an output of the first coincidence circuit with an input of the second coincidence circuit is connected, in which the m result signals obtained in the course of a multiplexer cycle are recorded in said totalizer and whose output signal corresponds to the result of the linkage of the data status of said totalizer by means of the also mentioned at least one AND element and by the The clock signal present at a second input is switched from the output of a frequency divider, which divides the frequency of the oscillator in the ratio »1: / tx <, to the output line of the second circuit group.

Diese erfindungsgemäße technische Lehre vermittelt einen nicht von vornherein zu erwartenden technischen Summenzählers am anderen, negierenden Eingang beaufschlagt wird. Wenn weiterhin die Zahl ρ der bit-Stellen der Datenausgänge der Einzelspeicherstufen und/oder die Zahl der q-bit-Stellen der Einzelanzeigeelemente mindestens gleich der Zahl η der bit-Stellen der Zählerstufen ist, dann wird die vorbeschriebene Maßnahme noch wirksam unterstützt oder auch — ohne das zuletzt erwähnte Merkmal — der durch die Erfndung gemäß ihrem grundlegenden Lösungsgedanken erzielte technische Fortschritt in anderer Weise gefördert.This technical teaching according to the invention provides a technical totalizer that is not expected from the outset and is acted upon at the other, negating input. If the number ρ of the bit positions of the data outputs of the individual storage levels and / or the number of q-bit positions of the individual display elements is at least equal to the number η of the bit positions of the counter levels, then the above-described measure is still effectively supported or - without the last-mentioned feature - the technical progress achieved by the invention according to its fundamental solution idea is promoted in a different way.

Für die speziellen Ausbildungsformen der Erfindung kann also zwischen zwei verschiedenen Ausführungsarten gewählt werden, wovon die eine als weiteres Verknüpfungsglied einen aus m bistabilen Stufen aufgebauten Speicher aufweist, wobei die Stufen gemeinsame Rücksetzeingänge haben und an den Ausgang der logischen Einheit über UND-Verknüpfungsglieder angeschlossen sind, deren andere Eingänge von den Selektionssignalen und von den komplementären Ausgängen bistabilen Stufen beaufschlagt sind. Bei der anderen Ausführungsform ist das weitere Verknüpfungsglied durch eine im Takt der Selektionssignale fortlaufend weitergeschaltete Serien-Parallel-Wandler-Einrichtung gebildet, wobei zusätzliche Vorteile erreicht werden, wenn die Serien-Parallel-Wandler-Einrichtun^ durch eine m-stufige ZählerkeUe gebildet wird, derer Stufen im Takt der Signale des Taktgenerators zyklisch durch vorgebbare Ergebnis-Signale der logischer Einheit fortgeschaltet werden. Dabei ist es weiterhit vorteilhaft, wenn als logische Einheit eine UND-Ver knüpfungseinheit dient, deren Binärstellenzahl minde stens gleich der maximalen der Zählerstufen ist un< gegebenenfalls die nicht besetzten Dateneingangs-Bi närstellen mit Dauersignalen beaufschlagt sind.For the special forms of embodiment of the invention, it is possible to choose between two different types of embodiment be selected, one of which is one of m bistable stages as a further link element has built-up memory, the stages have common reset inputs and to the Output of the logical unit are connected via AND gates, the other inputs are acted upon by the selection signals and by the complementary outputs bistable stages. at the other embodiment is the further link by one in time with the selection signals continuously switched series-parallel converter device formed, with additional advantages achieved if the series-parallel converter device is formed by an m-stage counter, that Steps in time with the signals of the clock generator cyclically through predeterminable result signals of the logical Unit can be advanced. It is also advantageous if an AND ver as a logical unit Linking unit is used whose number of binary digits is at least equal to the maximum of the counter steps un < if necessary, the unoccupied data input binary positions are supplied with continuous signals.

In abermals weiterer Ausgestaltung ist das Signal au der Ausgangsleitung der zweiten Schaltungsgruppe ar Eingang einer mittels eines manuell betätigbare Schalters umschaltbaren Verstärkerstufc mit einer Relais in ihrem Ausgangskreis anliegt. Stattdessen ode in Verbindung damit werden wichtige Anwendunge des erfindungsgemäßen vorbeschriebenen Vorwahlzäh lers dadurch erschlossen, daß der Eingang deIn yet another embodiment, the signal is on the output line of the second circuit group ar Input of an amplifier stage which can be switched over by means of a manually operated switch and has a Relay is present in its output circuit. Instead, or in conjunction therewith, it becomes important uses the inventive preselection counter described above tapped in that the input de

Zählerstufe mit der niedrigsten Ordnungszahl in der /77-stufigen Kette — gegebenenfalls über eine Teiler-Vorstufe — mit dem Ausgang einer Gruppe von logischen Unter-Einheiten verbunden ist, welche die zu wählenden Takteingangssignale mit mindestens einem zusätzlichen Eingangsimpulssignal verknüpft. Diese zuletzt beschriebene Gruppe von Besonderheiten, die eine Auswahl von Ergänzungen des inneren Halbleiter-Kerns des Vorwahlzählers zu einem vielseitigen modular aufbaubaren Gerät darstellt, steigert eben in diesem Sinne die vorher schon beschriebenen Gründe des durch die Erfindung vermittelten technischen Fortschritts.Counter stage with the lowest ordinal number in the / 77-stage chain - possibly via a preliminary divider stage - Is connected to the output of a group of logical sub-units, which the to Selecting clock input signals linked with at least one additional input pulse signal. This last described group of peculiarities that represent a selection of additions to the inner semiconductor core of the preset counter into a versatile, modular device, increases in in this sense the reasons already described above for the technical reasons conveyed by the invention Progress.

Bei weiteren, oben schon a:<gedeuteten Formen der Verwendung des voreinstellbaren elektronischen Impulszählers gemäß der Erfindung ist ein zusätzliches Eingangs-Impulssignal durch ein Taktauslösesignal gebildet; auch hierin liegt wieder eine Maßnahme, die einer weiteren Steigerung der Modularität durch die äußere Beschallung dient. Dies ist auch der Fall, wenn ein zusätzliches Eingangs-Impulssignal durch das Ausgangssignal einer äußeren Eingangs-Schaltgruppe gemäß einem vorgebbaren Programm entsprechend dem Verwendungszweck des Impulszählers gebildet ist. Ebenfalls statt dieser zuletzt beschriebenen Merkmale oder in Verbindung mit ihnen kann es zweckmäßig sein, wenn die Zählerstufen der m-stufigen Kette und/oder die m-stufige Multiplexereinheit und/oder der Frequenzteiler einen gemeinsamen Rücksetzeingang haben. With other forms of the Use of the presettable electronic pulse counter according to the invention is an additional one Input pulse signal formed by a clock trigger signal; here, too, lies a measure that a further increase in modularity through the external sound reinforcement. This is also the case, though an additional input pulse signal through the output signal of an external input switching group is formed according to a specifiable program according to the intended use of the pulse counter. Also instead of these last-described features or in connection with them, it may be useful to if the counter stages of the m-stage chain and / or the m-stage multiplexer unit and / or the frequency divider have a common reset input.

In allen beschriebenen Fällen wird der erzielbare technische Fortschritt dann noch zusätzlich gesteigert, wenn mindestens zwischen dem Eingang für die Zählimpulse und dem Eingang der ersten Zählerstufe eine Taktsperre der Art eines UND-Verknüpfungsglieds eingefügt ist, in der die Zählimpulse mit einer weiteren äußeren Schaltfunktion und/oder dem Ausgangssignal gegebenenfalls teilweise über eine Negationsschaltung verknüpft sind, womit eine besonders große Sicherheit gegen den Einfluß von äußeren Störungen zustandekommt.In all the cases described, the achievable technical progress is then additionally increased, if at least between the input for the counting pulses and the input of the first counter stage a clock lock of the type of an AND logic element is inserted, in which the counting pulses with a further external switching function and / or the output signal, possibly partially via a negation circuit are connected, with which a particularly great security against the influence of outside Disruptions come about.

Gegenüber bekannten einschlägigen Schaltungsanordnungen, wie z. B. bei der eingangs beschriebenen einer elektronischen Digitaluhr mit Alarmvorrichtung vermittelt die Erfindung in jeder der vorbeschriebenen Ausführungsformen auch dadurch einen technischen Fortschritt, daß im Sinne der erfindungsgemäßen Aufgabe der Aufwand an Anschlüssen für die Voreinstellung der zu zählenden Eingangsimpulse für beispielsweise vier Zählerstufen mit je vier Binärstellen von 16 auf vier, also erheblich vermindert wird. Die gleiche Aufwandsersparnis ergibt sich nochmals bei den Anzeigeelemcntcn. Schließlich wird für alle vier Zählerstufen nur eine gemeinsame logische Einheit benötigt. Trotz dieser konstruktiven Einsparungen besitzt der neue Impulszähler die vor allem für Anwendungen im Bereich der Zeitschaltung entscheidenden Vorteile einer weitgehenden Modularität bei hohem Integrationsgrad im Kern der Schaltungsanordnung. ^fto Compared to known relevant circuit arrangements such. B. in the above-described electronic digital clock with alarm device, the invention in each of the above-described embodiments also provides a technical advance that in the sense of the task according to the invention, the expense of connections for the presetting of the input pulses to be counted for, for example, four counters with four binary digits each from 16 to four, that is, is reduced considerably. The same saving of effort results again with the display elements. After all, only one common logical unit is required for all four counter levels. Despite these structural savings, the new pulse counter has the decisive advantages, especially for applications in the area of time switching, of extensive modularity with a high degree of integration in the core of the circuit arrangement. ^fto

Es ist auch bereits vorgeschlagen worden (vgl. DAS 21 51 143), bei einem Zeitgeber mit einem Taktgenerator, dessen Impulse wenigstens einem Zähler zugeführt werden, bei dessen Überlauf ein Signal nachfolgenden SchalUingselcmentcn zuführbar ist, den genannten <>5 Zähler mit Abfrag^ausgangen zu versehen und diese zusammen mit einem einstellbaren Zahlenwert einer Vergleichsschaltung zuzuführen, wobei die Zähleranzeige zurückgestellt wird, wenn die Vergleichsbedingung erfüllt ist. Diese Einrichtung vermag jedoch, abgesehen davon, daß bei dem Vorwahlzähler der Erfindung ein Zähler nur unter bestimmten Vergleichsbedingungen fortgeschaltet wird, also der umgekehrte Fall vorliegt, die eingangs beschriebene Aufgabe für die unterschiedlichen Zeitschaltfunktionen nicht zu erfüllen, zumal sie keine Lehre vermittelt bzw. verwertet, in einer nur annähernd wirksamen Weise den Aufwand bei größerer Stellenzahl zu vermindern und darüberhinaus trotz hohem Integrationsgrad des inneren Halbleiter-Baustein-Kerns die im vorliegenden Falle erforderliche Modularität zu gewährleisten.It has also already been proposed (see DAS 21 51 143), in the case of a timer with a clock generator, the pulses of which are fed to at least one counter, which is followed by a signal when it overflows SchalUingselcmentcn can be supplied to the named <> 5 counters with query ^ outputs and these together with an adjustable numerical value to be supplied to a comparison circuit, the counter display is reset when the comparison condition is met. This facility can, however, apart from the fact that in the preset counter of the invention, a counter only under certain comparison conditions is advanced, so the reverse is the case, the task described above for the different Time switching functions not to be fulfilled, especially since it does not convey or utilize any teaching, only in one approximately effective way to reduce the effort with a larger number of digits and moreover despite high degree of integration of the inner semiconductor module core is required in the present case Ensure modularity.

Wenn man die Voreinstellung der zu zählenden Eingangs-Impulse in bestimmter zeitlicher Folge verändern, d. h. programmieren will, so ist es übrigens lediglich erforderlich, zwischen mehrere getrennt einstellbare Vorwahlspeicher und die zugehörige Anschlußgruppe ein von einem Programmspeicher gesteuertes Schaltwerk einzufügen, wobei der Programmspeicher mit einer Zähleradresse gelesen wird, die sich gemäß dem Fortschalten beispielsweise mit dem m-periodischen Zyklus des Multiplexers ergibj, d. h. daß die Adresse jeweils nach m Multiplexerstufen um eins erhöht wird.If you change the presetting of the input pulses to be counted in a certain time sequence, d. H. want to program, it is only necessary, by the way, to be separated between several adjustable preselection memory and the associated connection group from a program memory insert a controlled switchgear, whereby the program memory is read with a counter address, which result according to the increment, for example with the m-periodic cycle of the multiplexer, d. H. that the address is increased by one after every m multiplexer stages.

Wegen der sich einer Lösung der vorstehend beschriebenen Aufgabe entgegenstellenden Grenzen ist in weiterer Ausbildung die erfindungsgemäße Aufgabe dadurch ergänzt, daß die schaltungstechnische Kombination der in dem Baustein zusammengefaßten Baugruppen, wie z. B. der Zählerstufen, einer Multiplexereinheit, von Verknüpfungsgliedern, oder auch von Schaltungsgruppen für die Rückführung des Ausgangssignals auf einen Eingang, mit einfachen schaltungstechnischen Mitteln vorprogrammiert werden kann. Die Vorprogrammierung soll dabei entweder auf eine nichtreversible Art, wobei der Halbleiter-Kristall an den betreffenden Stellen metallurgisch verändert wird, oder auf eine löschbare Art möglich sein. Unter einfachen schaltungstechnischen Mitteln soll dabei eine kleine Zahl von zusätzlichen Anschlußfahnen verstanden werden, wobei von der Codierung von Binärstellen Gebrauch gemacht wird, also beispielsweise mit vier Anschlüssen 16 verschiedene Funktionsarten gewählt werden können.Because of the limits that are opposed to a solution to the problem described above In a further embodiment, the task according to the invention is supplemented by the fact that the circuit combination the assemblies combined in the module, such as B. the counter stages, a multiplexer unit, of logic elements, or of circuit groups for the return of the output signal to an input, can be preprogrammed with simple circuitry. the Pre-programming should either be done in a non-reversible way, with the semiconductor crystal attached to the affected places is metallurgically changed, or be possible in an erasable way. Under simple Circuitry is intended to mean a small number of additional terminal lugs , whereby use is made of the coding of binary digits, for example with four Connections 16 different types of functions can be selected.

Diese Vorprogrammierung läßt sich erfindungsgemäß dadurch besonders zweckmäßig verwirklichen, daO die Modulo-n-Übertragungsausgänge von mindestens zwei Binärstellcn einer Zählerstufe mit dem Zählein gang einer anderen Zählerstufe und/oder Eingängen dei logischen Einheit und/oder des Multiplexers und/odei weiteren Verknüpfungsgliedern über ein Schaltwerl verbunden sind, das von den Ausgangs-Funktions-Si gnalen eines Decodierwerks gesteuert wird, dessei Code-Eingänge mit äußeren Schaltsignalen beaul schlagt werden. Dabei können die durch die Funktion* signale des Decodierwerks ausgewählten Schalt- un Verknüpfungsglieder sowohl die vorgeordneten Zählci stufen auf andere bzw. verschiedene Modulo-Wert umschalten, d. h. verschiedene Übertragungs-Ausgäng mit dem Zähleingang einer nachgeordneien Zählerstul verbinden, als auch ganz allgemein Vcrbindunge zwischen Ausgängen und Eingängen, wie z. B. auch ve dem Ausgang des Bausteins auf ein Verknüpfungsglic im Zähleingang, damit z. B. beim Auftreten di Ausgangssignals nicht mehr weitergezahlt wird, od nur unter der Bedingung einer von außen angelegt« Sigiialspannung. Über das Schaltwerk kann auch cAccording to the invention, this preprogramming can be implemented particularly expediently because the modulo-n transmission outputs of at least two binary digits of a counter stage with the counter output of another counter stage and / or inputs of the logical unit and / or of the multiplexer and / or further logic elements are connected via a switch, which is from the output function Si signals of a decoding unit is controlled, the code inputs of which beaul with external switching signals be hit. The switching and switching units selected by the function * signals of the decoding unit can be used Linking elements both the upstream counting levels to other or different modulo values toggle, d. H. various transmission outputs with the counter input of a downstream counter as well as in general connections between outputs and inputs, e.g. B. also ve the output of the block to a Linking Glic in the counter input, so that z. B. when occurring di Output signal is no longer paid, or only under the condition of an externally applied « Sigiial stress. Via the rear derailleur, c

709 646/1709 646/1

ίοίο

bestimmter Teilerwert der Teiler-Vorstufe eingestellt werden.certain divider value of the divider preliminary stage can be set.

Weitere Einzelheiten der Erfindung lassen sich der nachfolgenden Beschreibung an Hand der Zeichnung entnehmen; es stellt darFurther details of the invention can be found in the following description with reference to the drawing remove; it shows

F i g. 1 die hier wesentlichen Teile des Blockschaltbildes einer bekannten Schaltungsanordnung für eine elektronische Digitaluhr mit Alarmvorrichtung,F i g. 1 the essential parts of the block diagram of a known circuit arrangement for a electronic digital clock with alarm device,

F i g. 2 Zeitdiagramme für einige bei der Anwendung des Erfindungsgegenstandes wichtige Grundfunktionen,F i g. 2 timing diagrams for some basic functions that are important when using the subject matter of the invention,

Fig.3 die äußere Beschallung der erfindungsgemäßen Schaltungsanordnung in praktischen Anwendungsfällen, 3 shows the external sound system according to the invention Circuit arrangement in practical applications,

a) Anzug-verzögertes Zeitrelais bzw. Impulsverkürzung a) Pull-in delayed time relay or pulse shortening

b) Abfall-verzögertes Zeitrelais bzw. Impulsverlängerung b) Drop-out delayed time relay or pulse lengthening

c) Vorwahlzählerc) Preset counter

Fig.4 ein Blockschaltbild mit Funktionsbaugruppen des Erfindungsgegenstandes,4 shows a block diagram with functional assemblies the subject of the invention,

Fig.5 ein entsprechendes Blockschaltbild des Erfindungsgegenstandes mit Ergänzung für eine Programmierung der Vorwahl,5 shows a corresponding block diagram of the subject matter of the invention with supplement for programming the preselection,

Fig.6 do. mit Ergänzung für eine Programmierung der schaltungstechnischen Verknüpfung der Zählerstufen, der Teiler-Vorstufe, des Ausgangs-, des Rücksetzungs- und des Taktauslösungssignals,Fig. 6 do. with addition for programming the circuitry of the counter stages, the divider pre-stage, the output, the reset and the clock trigger signal,

F i g. 7 ein vereinfachtes Blockschaltbild des erfindungsgemäßen Bausteins mit der Außenbeschaltung,F i g. 7 shows a simplified block diagram of the module according to the invention with the external circuit,

Fig.8 Detailschaltbilder der Außenbeschaltung des erfindungsgemäßen Bausteins,Fig. 8 Detailed circuit diagrams of the external wiring of the building block according to the invention,

a) Zähler-Eingangs-Stufea) Counter input stage

b) Rücksetzungs-Stufeb) Reset level

c) Ausgangs-Stufec) Exit stage

Fig.9 Beispiele der handelsüblichen Diagramme für die einschlägigen Teil-Baugruppen.Fig. 9 Examples of the commercial diagrams for the relevant sub-assemblies.

Fig. 1 zeigt, daß die Schaltungsanordnung einer bekannten elektronischen Digitaluhr zunächst den Taktgenerator 1, den Frequenzteiler-Schaltkreis 2 als Vorteiler, und die Gruppe der folgenden Frequenzteilerstufen 3 bis 6 enthält, die kettenförmig aneinander angeschlossen sind, so daß die von den Frequenzteilerstufen 3 bis 6 gelieferten Ausgangssignale Frequenzen aufweisen, die in abnehmendem Sinne jeweils in ganzzahligem Verhältnis zueinander stehen. Durch die Taktsignale auf der Leitung 7 werden die Zähler 8 bis 11 auf Sollwerte auf den Leitungen 12 bis 15 eingestellt, mit denen die Zählerstände auf den Ausgangsleitungen 16 bis 19 der ebenfalls als Zähler wirkenden Frequenzteilerstufen 3 bis 6 in den Vergleichern 20 bis 23 verglichen werden. Diese Vergleicher 20 bis 23 geben auf den Leitungen 24 bis 27 dann Ausgangssignale ab, wenn die Zählerstände auf den Leitungen 16 bis 19 und die Sollwerte auf den Leitungen 12 bis 15 gleich sind. Wenn auf allen Leitungen 24 bis 27 ein Signal ansteht, schaltet das UND-Glied 28 durch und gibt auf der Leitung 29 ein Signal zur Auslösung der nichtwicdergegebenen Alarmvorrichtung ab.Fig. 1 shows that the circuit arrangement of a known electronic digital clock initially the Clock generator 1, the frequency divider circuit 2 as a prescaler, and the group of the following frequency divider stages 3 to 6, which are connected to one another in a chain, so that the frequency divider stages 3 to 6 delivered output signals have frequencies that in a decreasing sense in each case in are in an integer relationship to each other. The counters 8 to 11 are set by the clock signals on line 7 set to setpoints on lines 12 to 15, with which the counter readings on output lines 16 to 19 of the frequency divider stages 3 to 6, which also act as counters, in the comparators 20 to 23 be compared. These comparators 20 to 23 then emit output signals on lines 24 to 27, when the counter readings on lines 16 to 19 and the setpoints on lines 12 to 15 are the same. If there is a signal on all lines 24 to 27, the AND gate 28 switches through and gives on the Line 29 emits a signal for triggering the alarm device which has not been played back.

Es ist zu beachten, daß die Vorwahl der Sollwerte in den Zahlern 8 bis 11 nur nacheinander durch Umschalten der Taktauslöseimpulse von der Leitung 30 über den Stufenschalter 31 auf eine der Taktauslöselcitungen 32 bis 35 möglich, also umständlich und aufwendig ist. Das gleiche gilt, wie man ohne weiteres sieht, für die zu den Anzeigecinrichtungen 36 bis 39 führenden Ausgangsleitungen sowohl der Sollwert-Zahler 8 bis 11 als auch der istwcrt-Frcqucnzteilersttifen 3 bis 6, wofür nur andeutungsweise, jedoch nicht vollständig, die Verbindung über UND-Glieder 40 bis 43 dargestellt ist.It should be noted that the preselection of the setpoints in the counters 8 to 11 is only carried out one after the other Switching the clock trigger pulses from line 30 via step switch 31 to one of the clock trigger lines 32 to 35 possible, so it is cumbersome and time-consuming. The same is true as one readily sees both the setpoint counter for the output lines leading to the display devices 36 to 39 8 to 11 as well as the istwcrt frequency divider pin 3 to 6, for which only hint, but not completely, the connection via AND elements 40 to 43 is shown.

In F i g. 2 wird durch die Diagramme a bis e erläutert, wie die Grundfunktionen der von der erfindungsgemäßen Schaltungsanordnung abzugebenden Ausgangssignale b, cbzw. e, /"im Falle der Verwendung als Zeitrelais zu den Eingangsimpulsen stehen sollen. Die Bezeichnung »Anzug-Verzögerung« soll also bedeuten, daß das Ausgangssignal b erst verzögert ausgelöst werden, aberIn Fig. 2 is explained by the diagrams a to e how the basic functions of the output signals b, cbzw to be emitted by the circuit arrangement according to the invention. e, / "should be connected to the input pulses in the case of use as a timing relay. The designation» pick-up delay «should therefore mean that the output signal b is only triggered with a delay, but

ίο gleichzeitig mit dem Eingangssignal a enden soll; bei der »Impulsverkürzung« soll das Ausgangssignal c dagegen mit dem Eingangsimpuls beginnen, aber vor dessen Ende aufhören. Umgekehrt endet das Ausgangssignal e bei »Abfall-Verzögerung« um ein vorgegebenes Zeitintervall verzögert, während es bei »Impulsverlängerung« von Anfang an gerechnet verlängert wird — F —; in beiden zuletzt genannten Fällen e und / beginnt das Ausgangssignal gleichzeitig mit dem Eingangssignal.ίο should end at the same time as the input signal a; in the case of "pulse shortening", on the other hand, the output signal c should begin with the input pulse, but stop before its end. Conversely, the output signal e ends with a "drop delay" delayed by a specified time interval, while with "pulse lengthening" it is lengthened from the beginning - F -; in both of the last-mentioned cases e and / the output signal begins at the same time as the input signal.

In F i g. 3 zeigen die beiden oberen Schaltungsbeispie-Ie a und b, wie mit einer erfindungsgemäßen Schaltungsanordnung lediglich durch unterschiedliche äußere Beschallung die vorbeschriebenen Grundfunktionen verwirklicht werden sollen. In beiden Fällen enthält der Baustein 101 bzw. 101' das UND-Glied 102 bzw. 102' mit den Takteingängen 103 bzw. 103', den Taktauslöse-Eingängen 104, 104' sowie den Negationseingängen 105,105'. die über die Leitungen 106,106' für die interne Taktauslösung mit den Ausgangsleitungen 107, 107' verbunden sind. Mit dem Baustein 101, 101' wirken in noch näher zu beschreibender Weise die Anzeigeeinrichtungen 108, 108' und die Vorwahlzähler 109, 109' über die Selektionssignalleitungen IiO, 110' zusammen.In Fig. 3 show the two upper circuit examples a and b, how the above-described basic functions are to be realized with a circuit arrangement according to the invention merely through different external sound systems. In both cases, the module 101 or 101 'contains the AND element 102 or 102' with the clock inputs 103 or 103 ', the clock trigger inputs 104, 104' and the negation inputs 105, 105 '. which are connected to the output lines 107, 107 'for the internal clock triggering via the lines 106, 106'. The display devices 108, 108 'and the preset counters 109, 109' cooperate with the module 101, 101 'in a manner to be described in more detail below via the selection signal lines IiO, 110'.

Im Falle des Beispiels der F i g. 3a ist der Taktauslöseeingang 104 über die Leitung 111 mit dem Q-Ausgang des /?S-Flip-Flops 112 verbunden, das an seinem Rücksetz- bzw. Setz-Eingang gleich wie das /?5-Flip-Flop 112' der F i g. 3b über die Leitungen 113', 114' mit den Kontakten 115', 116' des Reed-Relais 117' verbunden ist, die den Setzeingang 118' bzw. den Rücksetzeingang 119' mit dem Nulleiter_120' verbinden und damjt das Flip-Flop 112' auf Qbzw. (^schalten.In the case of the example of FIG. 3a, the clock trigger input 104 is connected via the line 111 to the Q output of the /? S flip-flop 112, which at its reset or set input is the same as the /? 5 flip-flop 112 'of the F i G. 3b is connected via the lines 113 ', 114' to the contacts 115 ', 116' of the reed relay 117 ', which connect the set input 118' and the reset input 119 'to the neutral conductor_120' and thus the flip-flop 112 ' on Q or (^ switch.

Der Q-Ausgang 121' des Flip-Flops 112 ist in Fig. 3a — im Falle der Anzug-Verzögerung — mit dem Reset-Eingang 121a verbunden, und das Signal auf der Ausgangsleitung 107 steuert über die zu »ai« führende Leitung 122 und den Eingang 123 mit dem Vorwiderstand 124 die Treiber-Transistor-Stufe 125, in deren Kollektorkreis das Ausgangsrelais 126 liegt. Wenn nach Erreichen des Soll-Zählerstandes ein Ausgangssignal auftritt und das Ausgangsrelais anzieht, bleibt dieser Zustand so lange bestehen, bis am Reset-Eingang 121/ ein Signal ankommt. Das ist dann der Fall, wenn dei außcnliegende Steuerkontakt 127 (127' in Fig. 3b' geöffnet wird, das Reed-Relajs 117' abfällt und somit da; Flip-Flop 112 auf die Bahn QS gesetzt wird. Damit is der Ausgangszustand wieder hergestellt. _The Q output 121 'of the flip-flop 112 is in Fig. 3a - in the case of the pull-in delay - connected to the reset input 121a, and the signal on the output line 107 controls over the line 122 and leading to "ai" the input 123 with the series resistor 124 the driver transistor stage 125, in whose collector circuit the output relay 126 is located. If an output signal occurs after the target count has been reached and the output relay picks up, this state remains until a signal is received at reset input 121 /. This is the case when the external control contact 127 (127 'in Fig. 3b' is opened, the reed relay 117 'drops out and thus there; flip-flop 112 is set on the path QS . The initial state is thus restored . _

Sind — wie gestrichelt gezeichnet — der Q-Ausgan^ des Flip-Flops 112 über die Leitung 128 mit dem einerAre - as shown in dashed lines - the Q output ^ of the flip-flop 112 via line 128 to the one

(Ό Eingang und die Atisgangsleitung 107 über die Leitung 129 mit dem anderen Eingang des NOR-Gliedes 13( verbunden, dann wird der Eingang 123 der Treiber Transistor-Stufe 125 von dem Ausgang 131 (ai) de NOR-Glieds 130 beaufschlagt. Man erkennt, daß be Schließung des Steucrkontakts (127) und Umspringe des Flip-Flops 112 auf den (^-Ausgang das Ausgangs Relais 126 sofort anzieht und bei Erreichen de Soll-Zählerstandes sofort abfüllt, obwohl der Stcuet (Ό The input and the output line 107 are connected via the line 129 to the other input of the NOR element 13 (, then the input 123 of the driver transistor stage 125 is acted upon by the output 131 (ai) of the NOR element 130. It can be seen that when the control contact (127) closes and the flip-flop 112 switches to the (^ output, the output relay 126 immediately picks up and immediately fills when the target count is reached, although the Stcuet

kontakt noch geschlossen ist. Der Zählerstand selbst wird dann gelöscht, wenn der Reset-Eingang 121 beaufschlagt wird, indem bei öffnen des Steuerkontakts (127) das Flip-Flop auf die Bahn QSgesetzt wird.contact is still closed. The counter reading itself is cleared when the reset input 121 is acted upon, in that the flip-flop is set on the path QS when the control contact (127) is opened.

In F i g. 3b arbeitet der Zähler nach dem Anziehen des Ausgangsrelais unmittelbar nach Betätigung des Steuerkontaktes 127' erst, wenn das (?-Ausgangs-Signal des Flip-Flops 112' durch den Steuerkontakt 127' geöffnet wird. Bei Erreichen des Zählerstandes wird die UND-Bedingung am UND-Glied 132 mit einem Negationseingang aufgehoben und durch das Ausgangssignal das Flip-Flop 133 auf die Bahn ^S geschaltet, der Zähler also durch das Signal am Reset-Eingang 134 gelöscht. Die Arbeitsweise entspricht, wie man sieht, dem Betrieb des Diagramms e «Abfall-Verzögerung« der F i g. 2.In Fig. 3b, after the output relay has picked up, the counter only works immediately after actuation of the control contact 127 ' if the (? Output signal of the flip-flop 112' is opened by the control contact 127 ' . When the counter status is reached, the AND condition is activated on AND gate 132 with a negation input is canceled and the flip-flop 133 is switched to path ^ S by the output signal, i.e. the counter is cleared by the signal at the reset input 134. The mode of operation corresponds, as can be seen, to the operation of diagram e "Fall Delay" in FIG. 2.

Liegt die gestrichelt gezeichnete Beschallung vor, dann beginnt der Zählvorgang gleichzeitig mit dem Anziehen des Ausgangsrelais. Nach Schließen des Steuerkontakts 127' schalten nämlich beide Flip-Flops 112', 133 auf ihre Q-Ausgänge, so daß die UND-Bedingung im Ausgang (UND-Glied 132) erfüllt ist. Beim Erreichen des Sollwert-Zählerstandes, also Auftreten eines Ausgangssignals fällt das Ausgangsrelais 126 ab, wird das Flip-Flop 133 auf die Bahn QS gesetzt und somit durch das Signal am Reset-Eingang 134 der Zählerstand gelöscht. Voraussetzung hierbei ist, daß das Eingangssignal (Dauer der Betätigung des Steuerkontakts 127') kurzer als die Soll-Zählerstands-Zeit ist.If the sound system shown in dashed lines is present, the counting process begins at the same time as the output relay is picked up. After the control contact 127 'is closed , both flip-flops 112', 133 switch to their Q outputs, so that the AND condition in the output (AND element 132) is met. When the target value counter status is reached, that is, when an output signal occurs, the output relay 126 drops out, the flip-flop 133 is set to the path QS and the counter status is thus cleared by the signal at the reset input 134. The prerequisite for this is that the input signal (duration of actuation of control contact 127 ') is shorter than the target counter reading time.

In Fig.3c ist der Anwendungsfall für einen Vorwählzähler dargestellt, bei dem — niedrige Frequenzen mit eventuell prellenden Kontakten vorausgesetzt — der Takteingang 103" des Bausteins 101" fest an eine Spannung gelegt und der Taktauslöseeingang 104" über die prellfreie Eingangsstufe 135 an sich bekannter Bauart und den Steuerkontakt 136 an die Eingangsimpulse — vorzugsweise von doppelter Netzfrequenz — führende Leitung angeschlossen ist. Bei Erreichen des Sollzählerstande? wird durch das Ausgangssignal das Monoflop 138 gesetzt und damit über die Treiber-Transistorstufe 139 das Ausgangsrelais 140 in Anzugslage gebracht. Durch das Ausgangssignal des gleichzeitig ansprechenden Monoflops 141 am Reset-Eingang 142 wird der Zähler gelöscht. Die übrige Beschallung entspricht derjenigen der F i g. 3a und 3b.3c shows the application for a preselection counter in which - assuming low frequencies with possibly bouncing contacts - the clock input 103 "of the module 101" is permanently connected to a voltage and the clock triggering input 104 " via the bounce-free input stage 135 of a known type and the control contact 136 is connected to the line carrying the input pulses - preferably of twice the mains frequency. When the target counter status is reached, the output signal sets the monoflop 138 and thus the output relay 140 is brought into the pick-up position via the driver transistor stage 139 The counter is cleared for monoflops 141 responding at the same time at the reset input 142. The rest of the sound reinforcement corresponds to that of Figures 3a and 3b.

In Fig.4 sind die Zählerstufen 201 bis 203 mit ihren Zählerstand-Ausgängen (jeweils vier Leitungen) 204 bis 206 an Eingänge der Multiplexereinheit 207 angeschlossen, die im Takt der vom Oszillator 208 über die LeitungIn FIG. 4, the counter stages 201 to 203 with their counter reading outputs (four lines each) 204 to 206 are connected to inputs of the multiplexer unit 207 , which are sent at the rate of the oscillator 208 via the line

209 ankommenden hochfrequenten Impulse die Eingangssignale der Reihenfolge nach auf die Ausgänge209 incoming high-frequency pulses are the input signals to the outputs in order

210 — also m-periodisch zyklisch — umschaltet. Im gleichen Takt werden die Leitungen 210 bis 212 zyklisch abwechselnd mit Selcktionssignalen beaufschlagt. Diese Selektionssignalc schalten auch die Stufen der Anzeige-Einrichtung 213 in entsprechender Folge auf die Ausgangsleitungen 214 um, die mit den Ausgängen 210 des Multiplexers verbunden sind. Da diese Umschaltung sehr schnell erfolgt, kann sie vom Auge nicht wahrgenommen werden; die Arbeitsfunktion erscheint also gleich, wie wenn das entsprechende Vielfache der Leitungen vorhanden wäre. 210 - i.e. cyclically m-periodically - switches over. In the same cycle, the lines 210 to 212 are cyclically alternately supplied with selection signals. These selection signals also switch the stages of the display device 213 in a corresponding sequence to the output lines 214 , which are connected to the outputs 210 of the multiplexer. Since this switchover takes place very quickly, it cannot be perceived by the eye; the work function thus appears the same as if the corresponding multiple of the lines were present.

In entsprechender Weise, el. h. mit zyklischer Umschaltung auf die m Stufen des Vorwahlspeichers 215, der in einfacher Weise durch einen Mehrfachschalter, je Stufe vier Schalter entsprechend der Zahl der Binärstcllen jeder Stufe, gebildet sein kann, werden die Selektionssignale 210 bis 212 über die betreffenden Stufen 216 bis 218 und die Leitungsgruppe 219 auf die Dateneingänge 220 der logischen Einheit 221 gegeben, deren andere Dateneingänge 222 mit den Signalen der Ausgänge 210 der Multiplexereinheit 207 beaufschlagt werden. In der logischen Einheit 221 werden also — m-periodisch zyklisch — die Zählerinhalte der Zählerstufen 201 bis 203 mit den Inhalten der Stufen des Vorwahlspeichers 215 — den Sollwerten — laufend nacheinander verknüpft.In a corresponding way, el. H. with cyclical switching to the m levels of the preselection memory 215, which can be formed in a simple manner by a multiple switch, four switches per level corresponding to the number of binary digits of each level, the selection signals 210 to 212 via the relevant levels 216 to 218 and the Line group 219 is given to the data inputs 220 of the logic unit 221 , the other data inputs 222 of which are acted upon by the signals from the outputs 210 of the multiplexer unit 207. In the logic unit 221 - m-periodically cyclically - the counter contents of the counter stages 201 to 203 with the contents of the stages of the preselection memory 215 - the setpoint values - are continuously linked one after the other.

Arbeitet die logische Einheit als UND-Verknüpfungsglied, dann tritt an ihrem Ausgang 223 immer dann ein Signal auf, wenn die Bit-Muster der Dateneingänge 220, 222 übereinstimmen. Dann wird durch das Ausgangssignal auf der Leitung 224 der Zähler 225 mit m Stufen um eins erhöht. Das Signal des Oszillators 208 wird in seiner Frequenz durch die Teilerstufe 226 1 : m geteilt, deren Ausgangssignal über das UND-Glied 227 an einem Verknüpfungseingang 228 des Zählers 225 liegt, über den der Inhalt der Stufe m des Zählers 225 auf dessen Ausgangsleitung 229 gegeben wird. Auf dieser Leitung tritt also nur dann ein Signal auf, wenn die Inhalte aller Zählerstufen 201 bis 203 und aller Stufen des Vorwahlspeichers 215 bitweise übereinstimmen.If the logic unit works as an AND link, a signal always occurs at its output 223 when the bit patterns of the data inputs 220, 222 match. The output signal on the line 224 then increases the counter 225 with m steps by one. The frequency of the signal of the oscillator 208 is divided by the divider stage 226 1: m , the output signal of which is via the AND element 227 at a logic input 228 of the counter 225 , via which the content of the stage m of the counter 225 is sent to its output line 229 will. A signal therefore only occurs on this line if the contents of all counter stages 201 to 203 and all stages of the preselection memory 215 match bit by bit.

1st dies nicht der Fall, dann wird über den Negationseingang des UND-Glieds 227 der Reset-Eingang 228 des Zählers 225 beaufschlagt, so daß dieser gelöscht wird. Andererseits wird das Ausgangssignal der Leitung 229 über die Leitung 230 auf den einen Eingang des UND-Glieds 231 gegeben, an dessen Ausgang da der andere Eingang mit dem Taktauslösesignal beaufschlagt ist, ein Signal auftritt, das seinerseits das Eingangs-UND-Glied 232 wegen der Negation sperrt. Der Zählvorgang ist also beendet.If this is not the case, then the reset input 228 of the counter 225 is acted upon via the negation input of the AND element 227 , so that it is cleared. On the other hand, the output signal of the line 229 is given via the line 230 to one input of the AND element 231 , at the output of which, since the other input is acted upon by the clock trigger signal, a signal appears which in turn affects the input AND element 232 because of the Negation locks. The counting process is finished.

Der Taktauslöseeingang 233 ist über die Leitungen 234,235 von der äußeren Eingangsimpuis-Schaltgruppe 236 beaufschlagt, deren Wirkung durch die Reed-Relais-Kontaktanordnung 237 und den Impulsgeber-Taktschalter 238 bestimmt wird. Die Leitung 230 mit dem Ausgangssignal und die Leitung 234 mit dem Taktauslösesignal liegen an den Eingängen des UND-Glieds 239, dessen Ausgang mit der durch einen Schalter 240 umschaltbaren Treiber-Transistorstufe 241 mit dem Ausgangsrelais 242 verbunden ist.The pulse triggering input 233 is acted upon via the lines 234, 235 from the external input pulse switching group 236 , the effect of which is determined by the reed relay contact arrangement 237 and the pulse generator clock switch 238. The line 230 with the output signal and the line 234 with the clock trigger signal are connected to the inputs of the AND element 239, the output of which is connected to the driver transistor stage 241 with the output relay 242, which can be switched by a switch 240.

Der Ausgang 243 des Eingangs-UND-Glieds 232 ist mit der Teiler-Vorstufe 244 verbunden, deren Teilerverhältnis so eingestellt ist, daß ein entsprechender Teil der Eingangs-Imptilse gezählt, d. h. auf die erste Teilerstufe 201 gegeben wird; damit kann der Zählbereich der Schaltungsanordnung in entsprechend weiten Grenzen verändert werden. Durch ein Signal auf dem Reset-Eingang 245 werden die Baugruppen: Teiler 226, Zählerstufen 201 bis 203, Multiplexer 207 auf Null gesetzt. Durch die Umrahmung 243 ist angedeutet, welche Baugruppen bzw. Teile der erfindungsgemäßen Schaltungsanord nung in einem hochintegrierten Baustein (Halbleiterbaustein) baulich zusammengefaßt sein können. In den Ausführungsbeispiel der Fig.4 hat dieser Halbleiter Baustein nur 16 Anschlußfahnen für die Signal-Ein un< Ausgänge. Es bedarf sicher keiner weiteren Erläutei ung daß Signale und Leitungen in üblicher Weise dure Dioden oder andere Bauelemente entkoppelt sind, w dies erforderlich ist; ebenso bedarf es wohl keine besonderen Erläuterung, daß anstelle von UND-Vei kniipfungen ohne weiteres — bei entsprechende Umschaltung — andere Verknüpfungen, wie z.! NAND-, NOR· oder verdrahtcte-ODER angcwani werden können, ohne daß sich dadurch an de Krfindungsgegenstand etwas Wesentliches ändert. DiThe output 243 of the input AND element 232 is connected to the preliminary divider stage 244 , the divider ratio of which is set in such a way that a corresponding part of the input impedance is counted, that is to say sent to the first divider stage 201 ; thus the counting range of the circuit arrangement can be changed within correspondingly wide limits. The modules: divider 226, counter stages 201 to 203, multiplexer 207 are set to zero by a signal on the reset input 245. The frame 243 indicates which modules or parts of the circuit arrangement according to the invention can be structurally combined in a highly integrated module (semiconductor module). In the exemplary embodiment in FIG. 4, this semiconductor module has only 16 connection lugs for the signal inputs and outputs. It certainly does not need any further explanation that signals and lines are decoupled in the usual way by diodes or other components, w this is necessary; Likewise, there is probably no need for any special explanation that instead of AND links, other links, such as! NAND-, NOR · or wired-OR can be changed without changing anything essential in the subject matter of the invention. Tuesday

se Einzelheiten sind lediglich Fragen, die den Durchschnittsfachmann bei der praktischen Verwirklichung beschäftigen.these details are only questions which one of ordinary skill in the art can ask deal with the practical realization.

Das Ausführungsbeispiel der Fig.5 für die erfindungsgemäße Schaltungsanordnung ist in mehreren Teilen ähnlich aufgebaut wie dasjenige der F i g. 4. Dies gilt für die Teilerstufen 301 bis 303, die Multiplexereinheit 304, das Eingangs-UND-Glied 305, die logische Einheit 306, die Anzeigeeinrichtung 307 und die zugehörigen Leitungen und Bauelemente. Die Teiler-Vorstufe 308 ist mit einer entsprechenden Zahl von Leitungen 308 nach außen geführt, so daß die Umschaltung durch den außen angeschlossenen Schalter 309 erfolgen kann.The embodiment of Figure 5 for the invention The circuit arrangement is constructed in several parts similar to that of FIG. 4. This applies to the divider stages 301 to 303, the multiplexer unit 304, the input AND element 305, the logical Unit 306, the display device 307 and the associated lines and components. The divider preliminary stage 308 is led to the outside with a corresponding number of lines 308, so that the Switching can take place through the externally connected switch 309.

Das Ausgangssignal 307 der logischen Einheit 306 wird auf Eingänge der UND-Glieder 308 bis 311, deren Zahl der Zahl der Zähierstufen 301 bis 303 entspricht, gegeben, deren andere Eingänge über die Leitungsgruppe 312 mit den m Selektionssignalen beaufschlagt werden. Deswegen wird, wenn die Verknüpfungsbedingung im Falle eines bestimmten Selektionssignals erfüllt ist, das diesem zugeordnete UND-Glied durchgeschaltet und die zugehörige Flip-Flop-Stufe der Speichergruppe 313 gesetzt. Wenn der Reihe nach alle Flip-Flop-Stufen innerhalb einer Multiplexer- und somit einer Teiler-Periode gesetzt sind, dann tritt auf der Ausgangsleitung 314 ein Signal auf. Die Löschung über den Reset-Eingang 315 erfolgt in gleicher Weise, wie bereits beschrieben.The output signal 307 of the logic unit 306 is applied to inputs of the AND gates 308 to 311, whose Number corresponds to the number of counting levels 301 to 303, given, the other inputs applied to the line group 312 with the m selection signals will. Therefore, if the link condition is met in the case of a certain selection signal is, this associated AND gate is switched through and the associated flip-flop stage of the memory group 313 set. If in sequence all flip-flop stages within a multiplexer and thus of a divider period are set, then a signal appears on the output line 314. The deletion over the reset input 315 takes place in the same way as already described.

Statt eines einzigen Vorwahlspeichers sind in diesem Ausführungsbeispiel drei 316, 317 und 318 vorhanden, die je nach dem Betriebszustand des von einem Programmspeicher, der über die Leitung 319 fortlaufend abgefragt wird, gesteuerten Schaltwerks 320 ausgewählt und in den Leitungsweg zwischen Selektionssignal-Leitungsgruppe 321 und zweiter Dateneingangs-Gruppe 322 der logischen Einheit 306 eingefügt, bzw. eingeschaltet werden. Die übrigen Funktionen entsprechen denjenigen des Ausführungsbeispiels der F i g. 4.Instead of a single preset memory, three 316, 317 and 318 are available in this embodiment, depending on the operating status of a program memory that is continuously transmitted via line 319 is queried, controlled switching mechanism 320 selected and in the conduction path between selection signal line group 321 and second data input group 322 of logical unit 306 inserted, or be switched on. The other functions correspond to those of the exemplary embodiment in FIG. 4th

In dem Ausführungsbeispiel der F i g. 6 sind Ein- und Ausgänge praktisch aller Baugruppen der erfindungsgemäßen Schaltungsanordnung, nämlich der Zählerstufen 351 bis 353, der Multiplexereinheit 354, der Teiler-Vorstufe 355, des Zählers 356, die Steuer- und Setz-Eingänge der genannten Baugruppen und der logischen Einheit 4--357, des Zählers 358 miteinander über Schaltelemente oder Verknüpfungsglieder des Schaltwerks 359 verbunden, dessen Betriebszustände durch Funktionssignale 360 bis 363 des Decodierwerks 364 bestimmt werden; die Funktionssignale werden aus den Binär-Eingangs-Signalen 365 abgeleitet, wenn davon vier vorhanden sind, ergeben sich somit 16 verschiedene Betriebsarten.In the embodiment of FIG. 6 are inputs and outputs of practically all modules of the invention Circuit arrangement, namely the counter stages 351 to 353, the multiplexer unit 354, the divider preliminary stage 355, the counter 356, the control and setting inputs of the named modules and the logic unit 4--357, of the counter 358 connected to one another via switching elements or logic elements of the switching mechanism 359, whose operating states are determined by function signals 360 to 363 of the decoding unit 364; the function signals are derived from the binary input signals 365, if there are four of them there are 16 different operating modes.

Auf die beschriebene Weise ist es möglich, den Baustein sehr komplex aufzubauen, ohne daß eine sehr große Zahl von Anschlußfahnen vorgesehen werden muß, nämlich dadurch, daß die verschiedenen Betriebsarten durch die erläuterte Programmierung von außen gewählt und geschaltet werden. Hierfür sind, wie man sieht, lediglich wenige zusätzliche Anschlußfahnen erforderlich. Beispielsweise können auf diese Art die Inhalte der Zählerstufen in verschiedener Binärstellen-Gruppierung, d. h. in verschiedenen Modulo-Werten als Übertrags-Ausgänge ausgewertet werden. Es ist also möglich, eine Zählerstufe vom Betrieb mit Weiterschaltung und Rücksetzung nach dem Erreichen des Inhalts »2« auf diejenigen für den Inhalt »5« oder »9« umzuschalten, und zwar beliebig einfach, lediglich durch eine Kombination von Binär-Steuersignalen.In the manner described, it is possible to build the block in a very complex manner, without a very large number of terminal lugs must be provided, namely that the different modes of operation can be selected and switched from outside using the programming explained. For this are how to sees, only a few additional connection lugs required. For example, in this way the Contents of the counter levels in different binary digit grouping, d. H. in different modulo values as Carry-over outputs are evaluated. It is therefore possible to switch a counter level from operation with switching and reset after reaching the content "2" to those for the content "5" or "9" to switch, and as easily as you like, simply by a combination of binary control signals.

Die übrige Schaltung mit Anzeigeeinrichtung 366, Selektionssignalleitungen 367, Vorwahlspeicher 368, Ausgangsleitung 369, Reset-Eingang 370 entspricht genau derjenigen des vorbeschriebenen Beispiels.The rest of the circuit with display device 366, selection signal lines 367, preselection memory 368, Output line 369, reset input 370 corresponds exactly to that of the example described above.

In Fig.7 ist. der einen Hauptteil des Erfindungsgegenstandes ausmachende Baustein 401 mit einigen äußeren Schaltungsgruppen, nämlich der Stufe 402 für den Takteingang, der Stufe 403 für den Rücksetzeingang, der Ausgangsstufe 404 mit dem Ausgangsrelais 405, wiedergegeben; die außerdem über die Selektionssignal-Leitungsgruppe 406 und den Multiplexerausgang 407 angeschlossene Anzeigeeinrichtung 408 und der über die Datensignai-Eingangsgruppe 409 angeschlossene vorwählbare Zähler 410 haben die gleiche Funktion wie in den oben beschriebenen Ausführungsformen. In Fig.7 is. one main part of the subject matter of the invention constituting building block 401 with some outer circuit groups, namely the level 402 for the clock input, the stage 403 for the reset input, the output stage 404 with the output relay 405, reproduced; also via the selection signal line group 406 and the multiplexer output 407 connected display device 408 and the connected via the data signal input group 409 preselectable counters 410 have the same function as in the embodiments described above.

Entsprechend der Darstellung der F i g. 3 enthält der Baustein 401 die Taktsperre 411 mit UND-Bedingung, an deren Eingängen die zum Ausgang 412 der Stufe 402 für den Takteingang führende Leitung 413, eine Sperrsignalleitun ;· 4t4 und die zum Ausgangs-UND-Glied 415 führende Leitung 416 angeschlossen sind. Diese Leitung 416 führt intern zu dem Anschluß 417 und von dort zu einer Taktauslöse-Schaltung 418. Im Zuge der Sperrsignal-Leitung 414 liegt das Sperr-UND-Glied 419, dessen Eingänge mit der bereits erwähnten Leitung 416 und mit der nach außen führenden Steuerleitung 420 verbunden sind. Die Ausgangsleitung 421 des Bausteins 401 wird durch das UND-Glied 415 bei gleichzeitigem Vorliegen des Ausgangssignals und des Taktauslösesignals freigegeben. Auch eine interne Rückführung des Signals an dem internen Ausgang 422 des Bausteins 401 über das UND-Glied 423 und die Leitung 424 an einem ausgewählten Schaltknoten der im Baustein 401 zusammengefaßten Schaltungsanordnung kann von außen über die Leitung 425 zum zweiten Eingang des UND-Gliedes 423 herbeigeführt werden.According to the illustration of FIG. 3 the block 401 contains the clock lock 411 with AND condition, at the inputs of the line 413 leading to the output 412 of the stage 402 for the clock input, a Blocking signal line; · 4t4 and the line 416 leading to the output AND gate 415 are connected. This line 416 leads internally to the connection 417 and from there to a clock trigger circuit 418. In the course the blocking signal line 414 is the blocking AND element 419, whose inputs are connected to the line already mentioned 416 and are connected to the control line 420 leading to the outside. The output line 421 of the module 401 is through the AND gate 415 with the simultaneous presence of the output signal and the clock trigger signal Approved. Also an internal feedback of the signal at the internal output 422 of the module 401 Via the AND element 423 and the line 424 at a selected switching node in the module 401 summarized circuit arrangement can from the outside via the line 425 to the second input of the AND gate 423 are brought about.

Alle äußeren Stufen sind so ausgebildet, daß lediglich durch Umstellung eines einfachen Schalters die Grundfunktion des Bausteins 401 wesentlich verändert werden kann. So kann mit Hilfe des Schalters 426 zwischen dem Steuerungsbetrieb mit positiver Flanke und demjenigen mit negativer Flanke des Eingangsimpulses umgeschaltet werden, der durch Betätigung des kontaktlosen Schalters 427 an der Setzeingangsleitung 428 des ÄS-Füp-Flops 429 auf den Ausgang 412 der Stufe 402 gelangt, wenn das Flip-Flop 429 durch Betätigen des Steuerkontakts 430 über das Reed-Relai: 431 gesetzt wird.All outer stages are designed so that only by changing a simple switch Basic function of module 401 can be changed significantly. With the help of switch 426 between control mode with a positive edge and that with a negative edge of the input pulse can be switched by actuating the contactless switch 427 on the set input line 428 of the AES-Füp-Flop 429 to the output 412 of the Step 402 is reached when the flip-flop 429 is activated by actuating the control contact 430 via the reed relay: 431 is set.

Der Ausgang 432 der Stufe 433 für die Rücksetzung ist über die Diode 434 als Verknüpfungsglied mit derr Reseteingang 435 des Bausteins 401 verbunden, an derr über den Wechselschalter 436 entweder das Signal arr internen Ausgang 422 des Bausteins 401 oder eine fest« Spannung anliegt. Durch diese Umschaltung kann ir einfacher Weise zwischen den Grundfunktionen »Im pulsverkürzung« und »Anzug-Verzögerung« (F i g. 2 gewählt werden. Die Stufe 433 selbst wird durcl Betätigung des Steuerkontakts 437 geschaltet.The output 432 of the stage 433 for the reset is via the diode 434 as a logic element with derr Reset input 435 of module 401 is connected to which either the signal arr internal output 422 of module 401 or a fixed voltage is present. With this switchover ir Easily between the basic functions »pulse shortening« and »pickup delay« (Fig. 2 to get voted. The stage 433 itself is switched by actuating the control contact 437.

Am äußeren Ausgang 421 des Bausteins 401 ist di< Ausgangsstufe 404 für das Ausgangsrelais 405 ange schlossen, das wiederum durch einen Umschalter 431 zwischen den beiden Grundfunktionen »Anzugsverzö gerung« und »Impulsverkürzung« umgeschaltet wird.At the outer output 421 of the module 401 di <output stage 404 for the output relay 405 is present closed, in turn by a switch 431 between the two basic functions »pick-up delay gerung «and» pulse shortening «is toggled.

In Fig.8a ist eine Zähleingangs-Stufe wiedergege ben, die aus dem /?S-Flip-Flop 451 und der Transistor Umkehrstufe 452 zusammengesetzt ist, wie sie etwa de Stufe 402 für den Takteingang gemäß F i g. 7 und aucA counting input stage is shown in FIG. 8a ben made up of the /? s flip-flop 451 and the transistor Inversion stage 452 is composed as it is for example de stage 402 for the clock input according to FIG. 7 and auc

etwa - teilweise — dem flS-Flip-Flop 112, 112' der Fig. 3a, 3b entspricht. Die in bekannter Weise gekoppelten Transistoren 453, 454 sind auf der Basiselektroden-Seite — Schaltknoten 455, 456 — über Dioden 457, 458 mit den Schalterkontakten 459, 460 verbunden, die zu dem Reed-Relais 461 gehören, das durch den manuell betätigten Steuerkontakt 462 in Arbeitslage gebracht wird.corresponds approximately - partially - to the FLS flip-flop 112, 112 ' of FIGS. 3a, 3b. The transistors 453, 454 coupled in a known manner are connected on the base electrode side - switching nodes 455, 456 - via diodes 457, 458 to the switch contacts 459, 460 , which belong to the reed relay 461 , which is controlled by the manually operated control contact 462 is brought into working position.

In dem Ausführungsbeispiel der Fig. 8a ist in Übereinstimmung mit Fig. 3a nur der (^-Ausgang 463 — aber nicht der komplementäre (^Ausgang 464 — über den Umschalter 465 an die zum Takteingang bzw. Taktauslöseeingang des nichtgezeichneten erfindungsgemäßen Halbleiter-Bausteins (vgl. 101 in Fig. 3a) angeschlossen, aber auch an den Eingang 467 der Transistor-Umkehrstufe 452, d. h. die Basis-Elektrode 468 des Transistors 469. An deren Kollektorausgang 470 tritt ein negiertes Signal auf, auf das der Umschalter 465 umgeschaltet werden kann. Im Eingangskreis der Transistor-Umkehrstufe 452, d. h. zwischen Eingang 467 und Nulleiter 471 liegt außerdem der Impulsgeber-Schalter 472. Die Funktion dieser Zähleingangsstufe ist bereits in Verbindung mit den anderen Figuren, insbesondere mit Fig. 3 und 7 eingehend beschrieben, so daß sich weitere Ausführungen hierzu erübrigen.In the embodiment of Fig. 8a, in accordance with Fig. 3a, only the (^ output 463 - but not the complementary (^ output 464 - via the changeover switch 465 to the clock input or clock trigger input of the semiconductor module according to the invention (not shown) (cf. 101 in FIG. 3a), but also to the input 467 of the transistor reversing stage 452, ie the base electrode 468 of the transistor 469. A negated signal occurs at its collector output 470 , to which the changeover switch 465 can be switched. The pulse generator switch 472 is also located in the input circuit of the transistor reversing stage 452, ie between input 467 and neutral conductor 471. The function of this counter input stage has already been described in detail in connection with the other figures, in particular with Explanations on this are superfluous.

Die Rücksetzungsstufe der F i g. 8b weist im Eingangskreis des Transistors 473 den manuell betätigten Steuerkontakt 474 und im Ausgangskreis, der über die Leitung 475 zu dem Reseteingang des nichtdargestellten Bausteins führt (vgl. Fig. 3a und 3b), den Umschalter 476, der zwischen der Stellung 477 für selbsttätige Rücksetzung durch das auf der Leitung 478 ankommende Ausgangssignal des Bausteins und derjenigen 479 für nur-manuelle Rücksetzung umgeschaltet werden kann. Auch hierzu kann bezüglich der Funktion im einzelnen auf die vorstehende Beschreibung verwiesen werden.The reset stage of FIG. 8b has in the input circuit of the transistor 473 the hand-operated control contact 474 and in the output circuit via the line 475 to the reset input of the non-illustrated chip carries (see. Fig. 3a and 3b), the changeover switch 476, between the position 477 for automatic reset can be switched over by the output signal of the module arriving on line 478 and that of 479 for manual reset only. Here, too, reference can be made to the above description with regard to the function in detail.

Die Ausgangsstufe der F i g. 8c mit dem Ausgangsrelais 480 im Kollektorkreis des Transistors 481 kann durch den Umschalter 482 von dem einstufigen Betrieb der Stellung 483 für die Grundfunktion »Impulsverkürzung« auf den negierenden der Stellung 484 umgelegt werden, wobei das vom Ausgang des Bausteins kommende Signal der Leitung 485 noch durch den Transistor 486 invertiert wird. Im Eingangskreis dieses Transistors 486 liegt über die Leitung 487 auch das Signal für Taktauslösung (extern) an. Zur Funktion sei wiederum auf die vorhergehende Beschreibung verwiesen. The output stage of the F i g. 8c with the output relay 480 in the collector circuit of the transistor 481 can be switched by the switch 482 from the single-stage operation of the position 483 for the basic function "pulse shortening" to the negating of the position 484 , whereby the signal of the line 485 coming from the output of the module is still through transistor 486 is inverted. The signal for clock triggering (external) is also present in the input circuit of this transistor 486 via line 487. Regarding the function, reference is again made to the preceding description.

In Fig. 9a sind die zur Zeit üblichen Schaltungssymbole und -Darstellungen für einen handelsüblichen synchronen Dezimalzähler mit Stell-(Zähl-) und Rückstell- (Reset- oder Rücksetzungs-) Eingängen, Takt- unc Übertrags-Schaltgliedern wiedergegeben, womit sowohl der Anschluß an die übliche und bekannte Terminologie und die einschlägige Technik als auch eine zusätzliche Erläuterung der in der vorstehender Beschreibung verwerteten Bezeichnungen erreich werden soll. Das Gleiche gilt für die Diagramme unc Tabellen der F i g. 9b für eine handelsübliche Zähldeka de, wobei Rückstell- und Zählfunktionen sowie dei zugehörige schaltungstechnische Aufbau sowohl ii Blocksymbolen als auch in ausführlicher Auflösunj wiedergegeben sind.In Fig. 9a are the currently usual circuit symbols and representations for a commercially available synchronous decimal counter with setting (counting) and reset (Reset or resetting) inputs, clock and carry switching elements reproduced, with which both the connection to the usual and known terminology and the relevant technology as well as a additional explanation of the terms used in the description above shall be. The same applies to the diagrams and tables in FIG. 9b for a standard counting deca de, with reset and counting functions as well as the associated circuit structure both ii Block symbols as well as in detailed Auflösunj are reproduced.

Hierzu 9 Blatt ZeichnungenIn addition 9 sheets of drawings

Claims

Patent claims:

! Presettable electronic pulse counter, which contains a first circuit group with a first coincidence circuit, which the. , t-digit output of an m-stage multiplexer unit controlled by a clock signal supplied by an oscillator, on the one hand, and the p-bit-digit output of a memory group of at least m presettable individual memory stages controlled by the m selection signals derived from the clock signals of the multiplexer unit, with the n-bit-digit counter reading data outputs of an m-stage chain of counter stages are present at the at least n-bit-digit inputs of the multiplier unit and continue to be passed through in the same way in the course of the multiplexer cycle one after the other to an output of the multiplexer unit the m selection signals the p-bit-digit (p at least equal to n) data outputs of the individual storage stages to the common output of the memory group, as well as the q-bit-digit {q at least equal to n) data input connected to the n-bit-digit output of the multiplexer unit a display unit with at least m levels (through the m Selek tion signals) are switched through to the at least m individual display elements, characterized in that the pulse counter comprises a second circuit group (225, 227) with a second coincidence circuit containing at least one totalizer (225) and an AND element (227), as well as an output of the first coincidence circuit (logic unit 221) is connected to an input of the second coincidence circuit, in which the m result signals obtained in the course of a multiplexer cycle are recorded in the said totalizer (225) and the output signal of the result of the combination of the data status of said Sum counter by means of the also mentioned at least one AND element (227) and by the clock signal applied to a second input from the output of a frequency divider (226), which divides the frequency of the oscillator in a ratio of "1: m", to the output line (229) of the second circuit group is switched.

2. Pulse counter according to claim 1, characterized in that the totalizer (227) has a reset input (228) which is acted upon via a logic element with the clock signal of the frequency divider at one input and the output signal of the totalizer at the other, negating input.

3. Pulse counter according to one of claims 1 and 2, characterized in that the number of bit positions of the data outputs of the individual storage stages (215) and / or the number of q-bit positions of the individual display elements (213) is at least equal to the number of the n-bit digits of the counter stages (201 to 203).

4. Pulse counter according to one of claims 1 to 3, characterized in that the signal on the output line of the second circuit group is applied to the input of a manually operated switch (240) switchable amplifier stage (241) with a relay (242) in its output circuit.

5. Pulse counter according to one of claims 1 to 4, characterized in that the input of the counter stage (201) with the lowest ordinal number in the m-stage chain - optionally via a divider preliminary stage (244) - with the output of a group of logic Sub-units (231, 232) is connected, which links the 'fact input signals to be counted with at least one additional input pulse signal.

6. pulse counter according to claim 5, characterized in that an additional input pulse signal is formed by a clock trigger signal (line 235).

7. Pulse counter according to claim 5, characterized in that an additional input pulse signal by the output signal of an external input pulse switching group according to a predeterminable Program is formed according to the intended use of the pulse counter.

8. Pulse counter according to one of claims 1 to 7, characterized in that the counting stages of the m-stage chain and / or the m-stage multiplexer and / or the frequency divider have a common reset input.

9. Pulse counter according to one of claims 1 to 8, characterized in that the second coincidence circuit contains a memory made up of m bistable stages (313 in FIG. 5) which are connected to logic gates, one of which is input through the signal on Output (307) of a logic unit (306) and the other inputs of which are acted upon by the selection signals (312) and by the complementary outputs of the bistable stages (313).

10. Pulse counter according to claim 1, characterized in that the second coincidence circuit by a series-parallel converter device that is continuously switched on in time with the selection signals is formed (Fig. 4).

11. Pulse counter according to claim 10, characterized in that the series-parallel converter device is formed by an m-stage counter chain (225 in Figure 4), the stages of which are cyclically synchronized with the signals of the oscillator by predeterminable result signals of the logic unit (221) can be incremented.

12. Pulse counter according to claim 11, characterized in that the logic unit (221 in F i g. 4) is an AND logic unit whose number of binary digits is at least equal to the maximum of the counter levels and the possibly unoccupied data input binary digits with continuous signals are acted upon.

13. Pulse counter according to one of claims 1 to

12, characterized in that the output of a clock lock in the manner of an AND logic element (232) is connected to the input of the counter stage with the lowest ordinal number (201 in FIG. 4), to one input of which the pulses to be counted and to the other Input an external switching function signal and / or the output signal - possibly partially via a negation circuit - are present.

14. Pulse counter according to one of claims 1 to

13, characterized in that the data outputs of the multiplexer unit, alternately if necessary, together with at least one further circuit device by the output signals of a Program memory are switched cyclically, the words of which are assigned to a program

Commands according to a predeterminable sequence of signals from the oscillator, if necessary below Interposition of a divider stage "addressed by output signals of an instruction counter device (Fig. 5).

15. Pulse counter according to one of claims 1 to

14, characterized in that the data outputs of the multiplexer unit are connected to inputs of a decoding unit, the outputs of which are present at the corresponding inputs of an n-digit display device (213) .

16. Pulse counter according to one of claims 1 to

15, characterized in that the modulo-n transmission outputs of a counter stage are applied to inputs of a switching mechanism, the output of which is connected to the counter input of another counter stage and / or inputs of the logic unit and / or the multiplexer and / or other logic elements (359 in Fig. 6) are connected and the switching mechanism is controlled by the output function signals of a decoding mechanism (364), the code inputs (365) of which are subjected to external switching signals.

17. Pulse counter according to claim 16, characterized in that the counter inputs of at least two counter stages with the carry outputs of their upstream counter stages via assigned Switching mechanisms are connected to the output function signals of a common decoding unit being controlled.

18. Pulse counter according to one of claims 1 to

17, characterized in that between the line supplying the input pulses and the input of the m-stage chain of counter stages one switchable between at least two divider ratios Divider pre-stage is inserted, whose changeover switches belong to a switching mechanism that is operated by the output function signals of a decoding unit is controlled (FIG. 6).

19. Pulse counter according to one of claims 1 to

18, characterized in that at least the / n-stage chain of counter stages, the multiplexer unit and the logic unit are physically combined to form an integrated semiconductor module, which is equipped with connection flags for the clock input, a count input, a signal input, m selection signal outputs, m data inputs the logic unit, a number of data outputs of the multiplexer and power supply connections corresponding to at least the maximum number of binary digits of the counting stages.

20. Pulse counter according to claim 19, characterized in that the integrated module also includes at least the series-parallel converter device controlled by the result signals of the logic unit and optionally the switching mechanisms for a divider pre-stage and / or between transfer outputs and clock inputs of the Contains counter stages or control inputs of the logic unit, the multiplexer unit and / or further logic elements and possibly an associated decoding device and further connecting lugs are connected to the connections for the code inputs of the decoding device.

""