EP0000863A1 - Temperaturkompensierter integrierter Halbleiterwiderstand - Google Patents

Temperaturkompensierter integrierter Halbleiterwiderstand Download PDF

Info

Publication number
EP0000863A1
EP0000863A1 EP78100173A EP78100173A EP0000863A1 EP 0000863 A1 EP0000863 A1 EP 0000863A1 EP 78100173 A EP78100173 A EP 78100173A EP 78100173 A EP78100173 A EP 78100173A EP 0000863 A1 EP0000863 A1 EP 0000863A1
Authority
EP
European Patent Office
Prior art keywords
voltage
temperature
resistor
resistance
epitaxial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP78100173A
Other languages
English (en)
French (fr)
Other versions
EP0000863B1 (de
Inventor
David Leo Bergeron
Geoffrey Brownell Stephens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of EP0000863A1 publication Critical patent/EP0000863A1/de
Application granted granted Critical
Publication of EP0000863B1 publication Critical patent/EP0000863B1/de
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/1906—Control of temperature characterised by the use of electric means using an analogue comparing device
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05D—SYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00—Control of temperature
    • G05D23/19—Control of temperature characterised by the use of electric means
    • G05D23/20—Control of temperature characterised by the use of electric means with sensing elements having variation of electric or magnetic properties with change of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Definitions

  • the invention relates to a temperature-compensated integrated semiconductor resistor according to the preamble of claim 1.
  • TCR resistance temperature coefficient
  • the invention seeks to remedy this situation by providing improved resistance / temperature compensation which overcomes the disadvantages mentioned, i.e. Complexity of the manufacturing process, limitation of the resistance range, as well as limitation of the resistance / temperature compensation range, avoided.
  • the advantage of the invention is therefore that normal, uncomplicated processes can be used to produce an integrated, temperature-compensated semiconductor resistor.
  • resistance values can be generated over a wide range, which can also be compensated for in wide temperature ranges.
  • the resistance of a resistor made by ion implantation or diffusion is a function of the temperature at which it is operated.
  • the temperature compensation circuit shown here is based on the knowledge that the resistance of such a resistor is also a function of the potential difference between the connection of the resistor which carries the highest positive potential and the epitaxial layer itself. Temperature compensation is effected in that a temperature sensor is connected to the epitaxial layer which carries an output voltage which changes in the opposite direction to the resistance temperature coefficient of the resistor. Therefore, the total change in resistance of the considered resistance produced by ion implantation or diffusion approaches zero over a wide range of temperature fluctuations.
  • FIG. 1 shows an N-type epitaxial semiconductor layer 4 which is applied to a P-type substrate 2.
  • the P-doped contact regions are shown at 6 and 10, the resistor 8 made of P-doped material being located between them in the epitaxial layer.
  • the resistor 8 is shown as a resistor made by ion implantation, although the principle of the invention is also applicable to resistors made according to other principles for which resistance temperature compensation is desired; that is, a resistor diffused into the epitaxial layer B P1 can also be used instead of the resistor produced by ion implantation.
  • the resistance of the resistance 8 produced by means of ion implantation increases with increasing temperature. In order to compensate for this increase in resistance, it must be ensured that the resistance voltage coefficient of the potential difference between the epitaxial layer 4 and the resistor 8 brings about an equal and opposite change in resistance of the resistor 8.
  • the PN barrier layer, which surrounds the resistor 8 in the epitaxial layer 4, has a depletion zone, the thickness of which decreases as the potential difference between the resistor 8 and the epitaxial layer 4 decreases.
  • a circuit arrangement 24 is connected to the epitaxial layer 4 via a contact 12 and an aluminum contact 22, said circuit lowering its output voltage v EPI to the extent that the temperature of its surroundings rises.
  • contacts 18 and 20 are also attached at positions.
  • the circuit arrangement 24 consists of two voltage dividers connected in parallel, which are connected between a voltage + V 00 and ground.
  • resistors 30 and 32 form one Voltage divider with a tap connected to the base of an NPN transistor 26.
  • the second voltage divider consists of a resistor 28 and the NPN transistor 26, whose common connection point is also the output node of the circuit for generating the voltage V e p i .
  • the voltage drop between V CR and the base of transistor 26 is kept constant using the constant size of V CC and the constant ratio of resistors 30 and 32. In this way, the base-emitter voltage of the NPN transistor 26 is kept constant.
  • the PN junction at the emitter-base junction of the NPN transistor 26 changes its current flow characteristic with the change in the ambient temperature.
  • the potential difference between the resistor 8 and the epitaxial layer 4 is reduced in order to achieve a reduction in resistance in accordance with the resistance voltage coefficient of the transistor. Since both the resistance and the epitaxial layer are biased positively with respect to the resistance, the epitaxial layer 4 must be forced to a voltage change drifting into the negative in order to reduce the resistance value of the resistor 8 (V EPI > V R in FIG. 1). In order to generate a voltage drifting into the negative, the circuit arrangement 24 must generate a negative change in the voltage V EPI with increasing temperature.
  • Fig. 2 shows a graphical representation of the resistance temperature coefficient versus the resistance of the layer for resistors manufactured by ion implantation, for a certain group of process conditions over a wide range of the ion implantation dose, which result in sheet resistances of 100 ohms per area element to 5000 ohms per area element.
  • the resistance temperature coefficient extends over a range of approximately 1100 parts per million and per degree Celsius (ppm / O C) to over 4000 ppm / ° C for this range of sheet resistance.
  • Other curves with higher or lower resistance temperature coefficients can be achieved by changing the set of process conditions, in particular the implantation energy, the oxide thickness, the background concentration (epitaxy) and the heating duration and temperature of the heating step downstream of the implantation.
  • a resistance with a sheet resistance of 5000 ohms per surface element has a resistance temperature coefficient of about 4000 ppm / ° C. Therefore, a resistor whose resistance is 10,000 ohms at 25 ° C will have a resistance of 10,000 + 10,000 x 4,000 x 10- 6 x (75-25) or 12,000 ohms at 75 ° C.
  • FIG. 3 shows a graphical representation of the resistance voltage coefficient (VCR) over the nominal sheet resistance, for a resistor manufactured according to the same process conditions as that explained in connection with FIG. 2.
  • the change in resistance with the voltage depends on the charge carrier depletion along the PN barrier layer, which is formed between the resistance region and the oppositely doped epitaxial layer.
  • the thickness of the region depleted of charge carriers is a function of the doping concentration on both sides of the barrier layer and the potential difference (electric field) between both sides of the barrier layer.
  • V eff The potential (bias) across the junction is both a function of the potential applied to the epitaxial layer relative to the positive end of the resistor and the potential applied to both ends of the resistor.
  • V eff The total effect of these two potentials can be expressed as a combined effective voltage (V eff ), which can be recorded in the following algebraic expression:
  • This voltage can be viewed as the mean potential difference across the resistance epitaxial barrier.
  • a resistance of 5000 ohms per surface element at 25 ° C has a TCR of 4000 ppm / ° C and a VCR of 10,000 ppm / V, then it has approximately a constant value of 25 ° C to 75 ° C if the Biasing the epitaxial layer against the positive end of the resistance is set from 30 volts at 25 ° C to 10 volts at 75 ° C.
  • the bias voltage on the epitaxial layer is set by the circuit arrangement shown in FIG. 1, the temperature sensor of which is attached in the immediate vicinity of the resistor, the temperature of which is then to be compensated, so that the temperature of the resistor is the same or almost the same, like the temperature of the sensor TSM.
  • Examples of other possible realizations of the compensation of the temperature response can be seen in that a P-zone within an N-epitaxial layer and the epitaxial layer are used to form a resistance, the temperature change of which is compensated for by changes in the depletion zone caused by the reverse biased P Zone is formed.
  • a resistor is formed in that a P zone in an N epitaxial layer, for example such a layer, which position of a transistor base zone is used, which is overlapped by a narrower N + zone, as is the case with one which is used to form a transistor emitter zone. It is a so-called pinch resistor.
  • the compensation of the temperature response of the P resistor is achieved in that the opposite bias voltage at the N + zone and the epitaxial layer is varied with respect to the P resistance zone.
  • the embodiment described in detail can be expanded by compensating for a plurality of resistors in a common epitaxial layer, only this one temperature sensor being used with the compensation circuit according to FIG. 1.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Zur Kompensation des Temperaturganges von integrierten Halbleiterwiderständen wird die Erkenntnis angewandt, dass der Wert eines Widerstandes auch eine Funktion der Potentialdifferenz zwischen dem Widerstand (8) selbst und der diesen umgebenden Epitaxieschicht 4 ist. Die Temperaturkompensation wird dadurch bewirkt, dass ein Temperaturfühler an die Epitaxieschicht angeschlossen wird und eine Kompensationsspannung liefert, welche die Potentialdifferenz gegenläufig zu dem Widerstandstemperaturkoeffizienten des Widerstands beeinflusst. Auf diese Weise wird der Widerstand (8) über einen weiten Temperaturbereich konstant gehalten.

Description

  • Die Erfindung bezieht sich auf einen temperaturkompensierten integrierten Halbleiterwiderstand nach dem Oberbegriff des Anspruchs 1.
  • Bekannte integrierte Halbleiterwiderstände weisen ein Widerstands-/Temperaturverhalten auf, das durch ihren Widerstandstemperaturkoeffizienten (TCR) bestimmt ist. Es wurden bisher zahlreiche Versuche unternommen, den Widerstandstemperaturkoeffizienten zu verringern.
  • Es wurden auch schon Schaltungsvorschläge gemacht und verwendet, um die Widerstandsänderungen hinsichtlich der Temperatur dadurch zu kompensieren, daß eine PN-Sperrschicht mit einem entgegengesetzten Widerstandstemperaturkoeffizienten in Reihe mit dem Widerstand geschaltet wurde.
  • Diese bekannten Maßnahmen zur Lösung des Problems des Temperaturgangs von integrierten Halbleiterwiderständen waren begrenzt hinsichtlich des zu kompensierenden Widerstandsbereichs, des linearen Verlaufs des Serienwiderstands, des Temperaturbereichs, über den der Widerstandstemperaturkoeffizient kompensiert werden konnte und in den Anforderungen, die sich aus den Kompensationsschaltungen selbst ergaben.
  • In der US-PS 3 683 306 ist beispielsweise ein Verfahren beschrieben, mit dem der Widerstandstemperaturkoeffizient auf Null gebracht werden soll, indem das Mittel der Ionenimplantation eingesetzt wird, um Gefügeschäden in dem Gebiet zu verursachen, in das der integrierte Halbleiterwiderstand eingebracht werden soll.
  • Dann ist in der US-PS 3 947 866 ein integrierter Halbleiterwiderstand beschrieben, der in seinem mittleren Teil dicker ist, als an seinen äußeren Enden, so daß der dickere Mittelteil einen negativen Widerstandstemperaturkoeffizienten und die äußeren Teile einen positiven Widerstandstemperaturkoeffizienten haben. Es wird in der Beschreibung dieser US-PS angegeben, daß der Widerstand insgesamt einen Widerstandstemperaturkoeffizienten Null erreicht.
  • Alle diese bekannten Lösungen des Problems, die Widerstandsänderung eines Widerstandes in Abhängigkeit von seiner Betriebstemperatur zu kompensieren, haben zwar dieses Ziel erreicht, aber andere Probleme geschaffen, die insgesamt nachteilig sind. So ist beispielsweise eine Zunahme der Komplexität der Herstellungsprozesse ebenso von Nachteil, wie die Tatsache, daß der Bereich der Widerstandswerte, die erzielbar sind, begrenzt ist, sowie daß auch der Temperaturbereich begrenzt ist, über den eine gewünschte Widerstands-/Temperaturkompensation möglich ist.
  • Hier will die Erfindung Abhilfe schaffen, indem sie eine verbesserte Widerstands-/Temperaturkompensation angibt, die die genannten Nachteile, d.h. Komplexität des Herstellungsprozesses, Begrenzung des Widerstandsbereichs, sowie Begrenzung des Widerstands-/Temperaturkompensationsbereichs, vermeidet.
  • Gelöst wird diese Aufgabe der Erfindung durch die im Hauptanspruch angegebenen Merkmale.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen des Gegenstandes der Erfindung sind den Unteransprüchen zu entnehmen.
  • Durch die Erfindung wird also der Vorteil erzielt, daß zur Herstellung eines integrierten, temperaturkompensierten Halbleiterwiderstandes normale, unkomplizierte Prozesse verwendet werden können. Außerdem können Widerstandswerte über einen großen Bereich erzeugt werden, die zudem noch in weiten Temperaturbereichen kompensierbar sind.
  • Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Fign. erläutert.
  • Es zeigen:
    • Fig. 1 eine schematische Querschnittsdarstellung eines durch Ionenimplantation in eine Epitaxieschicht eingebauten Widerstands und das Blockschaltbild einer Temperaturkompensationsschaltung,
    • Fig. 2 eine graphische Darstellung des Verlaufs des Widerstandstemperaturkoeffizienten (TCR) eines durch Ionenimplantation hergestellten Widerstandes als Funktion des Schichtwiderstandes und
    • Fig. 3 eine graphische Darstellung des Verlaufs des Widerstandsspannungskoeffizienten (VCR) als Funktion des nominellen Schichtwiderstands für einen Widerstand, der aus den gleichen Prozeßbedingungen und der gleichen Implantationsdosis entstanden ist, wie der in Fig. 2 zugrundegelegte.
  • Der Widerstand eines durch Ionenimplantation oder Diffusion hergestellten Widerstands, ist eine Funktion der Temperatur, bei der er betrieben wird. Die hier dargestellte Temperaturkompensationsschaltung basiert auf der Erkenntnis, daß der Widerstand eines solchen Widerstandes auch eine Funktion der Potentialdifferenz zwischen dem Anschluß des Widerstands, der das höchste positive Potential führt und der Epitaxieschicht selbst ist. Eine Temperaturkompensation wird dadurch bewirkt, daß ein Temperaturfühler mit der Epitaxieschicht verbunden ist, die eine Ausgangsspannung führt, die sich gegenläufig zum Widerstandstemperaturkoeffizienten des Widerstandes verändert. Daher nähert sich die Gesamtwiderstands- änderung des betrachteten durch Ionenimplantation oder Diffusion hergestellten Widerstandes über einen weiten Bereich von Temperaturschwankungen dem Wert Null.
  • In Fig. 1 ist eine N-leitende epitaktische Halbleiterschicht 4 dargestellt, die auf einem P-leitenden Substrat 2 aufgebracht ist. Die P-dotierten Kontaktbereiche sind bei 6 und 10 dargestellt, wobei sich zwischen ihnen in der Epitaxieschicht der Widerstand 8 aus P-dotiertem Material befindet. Der Widerstand 8 ist als ein durch Ionenimplantation hergestellter Widerstand dargestellt, obwohl das Prinzip der Erfindung auch auf nach anderen Prinzipien hergestellte Widerstände anwendbar ist, für die eine Widerstandstemperaturkompensation gewünscht wird; d.h. es kann auch ein in die Epitaxieschicht BPl hineindiffundierter Widerstand anstelle des durch Ionenimplantation hergestellten Widerstandes verwendet werden.
  • Der Widerstand des mittels Ionenimplantation hergestellten Widerstands 8 nimmt mit steigender Temperatur zu. Um diesen Widerstandszuwachs zu kompensieren, muß dafür gesorgt werden, daß der Widerstandsspannungskoeffizient der Potentialdifferenz zwischen der Epitaxieschicht 4 und dem Widerstand 8 eine gleiche und entgegengerichtete Widerstandsänderung des Widerstandes 8 bewirkt. Die PN-Sperrschicht, die den Widerstand 8 in der Epitaxieschicht 4 umgibt, hat eine Verarmungszone, deren Dicke mit abnehmender Potentialdifferenz zwischen dem Widerstand 8 und der Epitaxieschicht 4 abnimmt. Wenn die Temperatur der Anordnung ansteigt, wodurch auch der Wert des Widerstandes 8 zunimmt, wird zur Kompensation dieses Temperaturganges die Potentialdifferenz zwischen der Epitaxieschicht 4 und dem Widerstand 8 abgesenkt, was zur Folge hat, daß die den Widerstand 8 umgebende Verarmungszone den Querschnitt des Widerstandes 8 weniger einschnürt, wodurch wiederum durch den so vergrößerten Querschnitt der Wert des Widerstandes 8 kleiner wird. Um dieses durchzuführen, ist eine Schaltungsanordnung 24 über einen Kontakt 12 und einen Aluminiumkontakt 22 an die Epitaxieschicht 4 angeschlossen, wobei die genannte Schaltung ihre Ausgangsspannung vEPI in dem Maße absenkt, wie die Temperatur ihrer Umgebung ansteigt. Wie an sich bekannt ist, sind auch an den Positionen 18 und 20 Kontakte angebracht. Durch ein Absenken des Potentials vEPI mit zunehmender Temperatur, wird daher die gewünschte Widerstandskompensation für den Widerstand 8 bewirkt.
  • Die Schaltungsanordnung 24 besteht aus zwei parallel geschalteten Spannungsteilern, die zwischen einer Spannung +V00 und Erde angeschlossen sind. In dem ersten Spannungsteiler bilden die Widerstände 30 und 32 einen Spannungsteiler mit einem Abgriff, der an die Basis eines NPN-Transistors 26 angeschlossen ist. Der zweite Spannungsteiler besteht aus einem Widerstand 28 und dem NPN-Transistor 26, deren gemeinsamer Verbindungspunkt auch der Ausgangsknoten der Schaltung für die Erzeugug der Spannung Vepi ist. Der Spannungsabfall zwischen VCR und der Basis des Transistors 26, wird mit Hilfe der konstanten Größe von VCC und dem konstanten Verhältnis der Widerstände 30 und 32 konstant gehalten. Auf diese Weise wird auch die Basis- Emitterspannung des NPN-Transistors 26 konstant gehalten. Die PN-Sperrschicht am Emitter-Basis-Übergang des NPN-Transistors 26 verändert jedoch ihre Stromflußcharakteristik mit der Änderung der Umgebungstemperatur.
  • Wie oben bereits erwähnt wurde, wird die Potentialdifferenz zwischen dem Widerstand 8 und der Epitaxieschicht 4 gesenkt, um eine Widerstandsverringerung entsprechend des Widerstandsspannungskoeffizienten des Transistors zu erreichen. Da sowohl der Widerstand, als auch die Epitaxieschicht positiv bezüglich des Widerstandes vorgespannt sind, muß der Epitaxieschicht 4 eine ins Negative driftende Spannungsänderung aufgezwungen werden, um den Widerstandswert des Widerstandes 8 zu verringern (VEPI > VR in Fig. 1). Um eine ins Negative driftende Spannung zu erzeugen, muß die Schaltungsanordnung 24 mit steigender Temperatur eine ins Negative gehende Änderung der Spannung VEPI generieren. Dieses wird durch den Transistor 26 erreicht, der mit steigender Temperatur einen größer werdenden Stromfluß zur Folge hat, wodurch auch ein größerer Strom durch den mit ihm in Serie geschalteten Widerstand 28 fließt und somit dessen Spannungsabfall größer und das Potential an seinem Ausgangsknoten kleiner wird, so daß auch die Spannung VEPI mit steigender Temperatur abnimmt. Durch geeignete Auswahl der Größen der Widerstände 28, 30 und 32, kann die Größe der Veränderung von VEPI erreicht werden, die eine Verringerung des Widerstands 8 gemäß seinem Widerstandsspannungskoeffizienten bewirkt, die exakt dem Ansteigen des Widerstandswertes des Widerstands 8 entsprechend seines Temperaturzuwachses entgegenwirkt.
  • Durch Einhaltung eines konstanten Basis- Emitterpotentials längs des Widerstandes 32 und durch das Anheben der Leitfähigkeit des Widerstands 6 mit der Temperatur, kann ein größerer Strom durch den Serienwiderstand 28 getrieben werden, der die Größe der Spannung VEPI an seinem Ausgangsknoten in der gewünschten Weise verringert.
  • Fig. 2 zeigt eine graphische Darstellung des Widerstandstemperaturkoeffizienten über dem Widerstand der Schicht für durch Ionenimplantation hergestellte Widerstände, bei einer bestimmten Gruppe von Prozeßbedingungen über einem weiten Bereich der Ionemimplantationsdosis, die Schichtwiderstände von 100 Ohm je Flächenelement bis 5000 Ohm je Flächenelement ergeben. Der Widerstandstemperaturkoeffizient erstreckt sich dabei über einen Bereich von etwa 1100 Teile je Million und je Grad Celsius (ppm/OC) bis über 4000 ppm/°C für diesen Bereich des Schichtwiderstands. Andere Kurven mit höherem oder niedrigerem Widerstandstemperaturkoeffizienten können dadurch erreicht werden, daß der Satz von Prozeßbedingungen verändert wird, insbesondere die Implantationsenergie, die Oxyddicke, die Hintergrundkonzentration (Epitaxie) und Erhitzungsdauer und -temperatur des der Implantation nachgeschalteten Wärmeschrittes.
  • Aus Fig. 2 ist beispielsweise zu sehen, daß ein Widerstand bei einem Schichtwiderstand von 5000 Ohm je Flächenelement einen Widerstandstemperaturkoeffizienten von etwa 4000 ppm/°C hat. Daher wird ein Widerstand, dessen Widerstandswert 10 000 Ohm bei 25 °C ist, einen Widerstand von 10 000 + 10 000 x 4 000 x 10-6 x (75-25) oder 12 000 Ohm bei 75 °C haben.
  • Fig. 3 zeigt eine graphische Darstellung des Widerstandsspannungskoeffizienten (VCR) über dem nominellen Schichtwiderstand, für einen nach den gleichen Prozeßbedingungen hergestellten Widerstand, wie der im Zusammanhang mit Fig. 2 erläuterte. Die Widerstandsänderung mit der Spannung ist von der Ladungsträgerverarmung längs der PN-Sperrschicht abhängig, die zwischen dem Widerstandsbereich und der entgegengesetzt dotierten Epitaxieschicht gebildet ist. Die Dicke des an Ladungsträgern verarmten Bereichs ist eine Funktion der Dotierungskonzentration auf beiden Seiten der Sperrschicht, sowie der Potentialdifferenz (elektrisches Feld) zwischen beiden Seiten der Sperrschicht.
  • Das Potential (Vorspannung) über der Sperrschicht, ist sowohl eine Funktion des an die Epitaxieschicht angelegten Potential relativ zu dem positiven Ende des Widerstandes und dem Potential, das an beide Enden des Widerstandes angelegt wird. Die Gesamtwirkung dieser beiden Potentiale kann ausgedrückt werden als eine kombinierte effektive Spannung (Veff), die in folgendem algebraischen Ausdruck erfaßbar ist:
    Figure imgb0001
  • Diese Spannung kann als mittlere Potentialdifferenz über der Widerstands-Epitaxiesperrschicht angesehen werden.
  • Aus den in den Fign. 2 und 3 dargestellten Beziehungen ist zu sehen, daß ein Anwachsen des Widerstandes infolge steigender Temperatur durch ein Absenken der effektiven Spannung über der PN-Sperrschicht ausgeglichen werden kann.
  • Wenn beispielsweise ein Widerstand von 5000 Ohm je Flächenelement bei 25 °C ein TCR von 4000 ppm/°C und ein VCR von 10 000 ppm/V hat, dann hat er annähernd einen konstanten Wert von 25 °C bis 75 °C, wenn die Vorspannung der Epitaxieschicht gegenüber dem positiven Ende des Widerstandes von 30 Volt bei 25 °C bis 10 Volt bei 75 °C eingestellt wird. Die Einstellung der Vorspannung an der Epitaxieschicht wird von der in Fig. 1 dargestellten Schaltungsanordnung vorgenommen, deren Temperaturfühler in unmittelbarer Nähe des Widerstandes, dessen Temperatur dann zu kompensieren ist, angebracht ist, so daß die Temperatur des Widerstands die gleiche oder fast die gleiche ist, wie die Temperatur des Fühlers TSM.
  • Beispiele anderer möglicher Realisierungen der Kompensation des Temperaturganges können darin gesehen werden, daß eine P-Zone innerhalb einer N-Epitaxieschicht und die Epitaxieschicht verwendet wird, um einen Widerstand zu bilden, dessen Temperaturänderung durch Änderungen der Verarmungszone kompensiert wird, die durch die umgekehrt vorgespannte P-Zone gebildet wird.
  • Gemäß einem anderen Ausführungsbeispiel wird ein Widerstand dadurch gebildet, daß eine P-Zone in einer N-Epitaxieschicht, beispielsweise einer solchen, die zur Herstellung einer Transistorbasis-Zone verwendet wird, die von einer schmaleren N+-Zone überlappt wird, wie es bei einer solchen der Fall ist, die dazu verwendet wird, um eine Transistoremitterzone zu bilden. Es handelt sich hierbei also um einen sogenannten Pinch-Widerstand. Die Kompensation des Temperaturganges des P-Widerstands wird dadurch erreicht, daß die entgegengesetzte Vorspannung an der N+-Zone und der Epitaxieschicht bezüglich der P-Widerstandszone variiert wird. Das ausführlich erläuterte Ausführungsbeispiel kann erweitert werden, indem mehrere Widerstände in einer gemeinsamen Epitaxieschicht kompensiert werden, wobei nur dieser eine Temperaturfühler mit der Kompensationsschaltung nach Fig. 1 verwendet wird.

Claims (5)

1. Temperaturkompensierter integrierter Halbleiterwiderstand mit einem Widerstandsgebiet des einen Leitfähigkeitstyps in einer Epitaxieschicht des entgegengesetzten Leitfähigkeitstyps, das einen Abstand von einanderaufweisende elektrische Kontakte besitzt, dadurch gekennzeichnet, daß einer der elektrischen Kontakte (18; Fig. 1) auf einem Referenzpotential liegt, der Widerstand (8) einen positiven Widerstandsspannungskoeffizienten (VCR) und einen gegebenen Widerstandstemperaturkoeffizienten (TCR) hat, ein Temperaturfühler (24) vorgesehen ist, der auf der integrierten Schaltung dicht am Widerstand liegt und dessen Ausgangsspannungsanschluß an die Epitaxieschicht (4) angeschlossen ist und dessen Spannungsbezugsanschluß auf Referenzpotential liegt, wobei die Ausgangsspannungscharakteristik des Temperaturfühlers bezüglich der Temperatur an seinem Ausgangsanschluß einen zum Widerstandsspannungskoeffizienten des Widerstandes entgegengesetzten Verlauf hat und die Widerstandsänderungen des Widerstandes bezüglich der Temperatur durch diese Spannungsänderungen des Temperaturfühlers an der Epitaxieschicht kompensiert werden.
2. Temperaturkompensierter integrierter Halbleiterwiderstand nach Anspruch 1, dadurch gekennzeichnet, daß der mit seinem Ausgangsanschluß über einen ersten Kontakt (22, 12) an die Epitaxieschicht (4) und mit seinem Spannungsbezugsanschluß an die Referenzspannung (Erde) angeschlossene Temperaturfühler (24) aus zwei parallel geschalteten Spannungsteilern (26, 28; 30, 32) besteht, von denen der eine Teilwiderstand aus einem einen negativen Temperaturgang aufweisenden steuerbaren Widerstand (26) besteht, dessen Steuerelektrode mit dem Abgriff des einen Spannungsteilers zwischen seinen Teilwiderständen (30, 32) verbunden ist und wobei der Ausgangsspannungsanschluß mit dem Abgriff des zweiten Spannungsteilers zwischen dessen Teilwiderständen (26, 28) identisch ist und die Versorgungsspannung (VCR ) zwischen der Verbindung zwischen den beiden festen Widerständen (28, 30) und der Verbindung zwischen dem anderen festen (32) und dem steuerbaren Widerstand (26) angeschlossen ist.
3. Temperaturkompensierter integrierter Halbleiterwiderstand nach Anspruch 2, dadurch gekennzeichnet, daß der steuerbare Widerstand (26) aus einem NPN-Transistor gebildet ist, dessen Emitter-Basisspannung durch einen konstanten Spannungsabfall zwischen der Versorgungsspannung (VCR) und der Basis des Transistors, bewirkt durch eine konstante Versorgungsspannung und das feste Verhältnis der Widerstände (30, 32) des einen Spannungsteilers, konstant gehalten wird, wodurch sich aber der Stromfluß durch die PN-Sperrschicht zwischen Emitter und Basis mit der Temperatur und somit auch durch den Serienwiderstand (28) des anderen Spannungsteilers und damit die Höhe der Epitaxieschichtspan- nung (Vepi) ändert.
4. Temperaturkomensierter integrierter Halbleiterwiderstand nach Anspruch 3, dadurch gekennzeichnet, daß die mittlere Potentialdifferenz (Veff) zwischen dem Widerstandsgebiet (8) und der Epitaxieschicht (4) nach folgender Beziehung gewählt ist:
Figure imgb0002
wobei +VR die an dem einen Kontakt (20) des Widerstands (11) anliegende Spannung und Vepi die an einem Kontakt (22) der Epitaxieschicht anliegende Spannung ist.
5. Temperaturkompensierter integrierter Halbleiterwiderstand nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß gleichzeitig mehrere nach Anspruch 1 gebildete integrierte Halbleiterwiderstände (11) von einem Temperaturfühler (24), der in der nach Anspruch 2 angeführten Weise angeschlossen ist, in ihrem jeweiligen Widerstandswert temperaturkompensierbar sind.
EP78100173A 1977-08-18 1978-06-15 Temperaturkompensierter integrierter Halbleiterwiderstand Expired EP0000863B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/825,759 US4229753A (en) 1977-08-18 1977-08-18 Voltage compensation of temperature coefficient of resistance in an integrated circuit resistor
US825759 1977-08-18

Publications (2)

Publication Number Publication Date
EP0000863A1 true EP0000863A1 (de) 1979-03-07
EP0000863B1 EP0000863B1 (de) 1981-07-15

Family

ID=25244865

Family Applications (1)

Application Number Title Priority Date Filing Date
EP78100173A Expired EP0000863B1 (de) 1977-08-18 1978-06-15 Temperaturkompensierter integrierter Halbleiterwiderstand

Country Status (4)

Country Link
US (1) US4229753A (de)
EP (1) EP0000863B1 (de)
JP (1) JPS5432989A (de)
DE (1) DE2860835D1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054471A2 (de) * 1980-12-12 1982-06-23 Fujitsu Limited Halbleiterwiderstandselement
EP0224274A2 (de) * 1985-11-29 1987-06-03 Nippondenso Co., Ltd. Halbleiterbauelement mit Überhitzungsschutzmittel
KR100404748B1 (ko) * 2001-01-20 2003-11-14 박경숙 레버형 도어록

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2825794C2 (de) * 1978-06-13 1986-03-20 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Abschaltbarer Thyristor
DE3139556A1 (de) * 1981-10-05 1983-04-21 Philips Patentverwaltung Gmbh, 2000 Hamburg Schaltungsanordnung zur messung von temperaturen
DE3539402A1 (de) * 1985-11-07 1987-05-21 Rohde & Schwarz Leistungsmesssensor zum messen von hochfrequenzleistung
US4990987A (en) * 1986-12-18 1991-02-05 Gte Products Corporation Over-temperature sensor and protector for semiconductor devices
JPH0653417A (ja) * 1992-05-19 1994-02-25 Texas Instr Inc <Ti> 抵抗器回路およびそれを形成する方法
US6548840B1 (en) * 2000-04-03 2003-04-15 Hrl Laboratories, Llc Monolithic temperature compensation scheme for field effect transistor integrated circuits
SE516411C2 (sv) 2000-05-26 2002-01-15 Ericsson Telefon Ab L M Anordning för att kompensera variationer hos ett motstånds ytresistans på ett chips
US7253074B2 (en) * 2004-11-05 2007-08-07 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Temperature-compensated resistor and fabrication method therefor
KR100854463B1 (ko) 2007-05-21 2008-08-27 주식회사 하이닉스반도체 온도센서회로 및 이를 이용한 반도체 메모리 장치
US8093956B2 (en) 2009-01-12 2012-01-10 Honeywell International Inc. Circuit for adjusting the temperature coefficient of a resistor
US9595518B1 (en) 2015-12-15 2017-03-14 Globalfoundries Inc. Fin-type metal-semiconductor resistors and fabrication methods thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484658A (en) * 1966-08-25 1969-12-16 Nippon Telegraph & Telephone Temperature compensated semiconductor resistor
US3700977A (en) * 1971-02-17 1972-10-24 Motorola Inc Diffused resistor
FR2351505A1 (fr) * 1976-05-13 1977-12-09 Ibm France Procede de correction du coefficient en tension de resistances semi-conductrices, implantees ou diffusees

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3017520A (en) * 1960-07-01 1962-01-16 Honeywell Regulator Co Integral transistor-thermistor and circuit using same for compensating for changing transistor temperature
US3936789A (en) * 1974-06-03 1976-02-03 Texas Instruments Incorporated Spreading resistance thermistor
US4005471A (en) * 1975-03-17 1977-01-25 International Business Machines Corporation Semiconductor resistor having a high value resistance for use in an integrated circuit semiconductor device
US4075649A (en) * 1975-11-25 1978-02-21 Siemens Corporation Single chip temperature compensated reference diode and method for making same
US4053915A (en) * 1976-03-22 1977-10-11 Motorola, Inc. Temperature compensated constant current source device
US4044371A (en) * 1976-09-29 1977-08-23 Honeywell Inc. Plurality of precise temperature resistors formed in monolithic integrated circuits
US4132998A (en) * 1977-08-29 1979-01-02 Rca Corp. Insulated gate field effect transistor having a deep channel portion more highly doped than the substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3484658A (en) * 1966-08-25 1969-12-16 Nippon Telegraph & Telephone Temperature compensated semiconductor resistor
US3700977A (en) * 1971-02-17 1972-10-24 Motorola Inc Diffused resistor
FR2351505A1 (fr) * 1976-05-13 1977-12-09 Ibm France Procede de correction du coefficient en tension de resistances semi-conductrices, implantees ou diffusees

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ELECTRONICS, vol. 48, 23-1-1975, New York: W.E. OTT: "Monolithic converter augments ac-measurement capabilities", pages 79-83 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0054471A2 (de) * 1980-12-12 1982-06-23 Fujitsu Limited Halbleiterwiderstandselement
EP0054471A3 (en) * 1980-12-12 1984-07-18 Fujitsu Limited Semiconductor resistor element
EP0224274A2 (de) * 1985-11-29 1987-06-03 Nippondenso Co., Ltd. Halbleiterbauelement mit Überhitzungsschutzmittel
EP0224274A3 (en) * 1985-11-29 1990-01-17 Nippondenso Co., Ltd. Semiconductor device with protective means against overheating
KR100404748B1 (ko) * 2001-01-20 2003-11-14 박경숙 레버형 도어록

Also Published As

Publication number Publication date
JPS5432989A (en) 1979-03-10
DE2860835D1 (en) 1981-10-22
US4229753A (en) 1980-10-21
EP0000863B1 (de) 1981-07-15
JPS5635029B2 (de) 1981-08-14

Similar Documents

Publication Publication Date Title
DE2143029C3 (de) Integrierte Halbleiterschutzanordnung für zwei komplementäre Isolierschicht-Feldeffekttransistoren
DE2853736C2 (de) Feldeffektanordnung
DE2854901C2 (de) Integrierte Konstantspannungsgenerator-Schaltung
DE1152763C2 (de) Halbleiterbauelement mit mindestens einem PN-UEbergang
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE2951835C2 (de)
DE2505573C3 (de) Halbleiterschaltungsanordnung mit zwei Isolierschicht-Feldeffekttransistoren
EP0000863B1 (de) Temperaturkompensierter integrierter Halbleiterwiderstand
DE1090331B (de) Strombegrenzende Halbleiteranordnung, insbesondere Diode, mit einem Halbleiterkoerper mit einer Folge von wenigstens vier Zonen abwechselnd entgegengesetzten Leitfaehigkeitstyps
DE1589707B2 (de) Temperaturkompensierte Z Diodenanord nung
EP0047392B1 (de) Hochvolt-Halbleiterschalter
DE2832154A1 (de) Halbleitervorrichtung mit isoliertem gate
DE2300116B2 (de) Hochfrequenz-Feldeffekttransistor mit isolierter Gate-Elektrode für Breitbandbetrieb
DE1564048C3 (de) Halbleiterschalter für niedrige Schaltspannungen
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE1123402B (de) Halbleiterdiode mit mehreren PN-UEbergaengen
DE1212221B (de) Halbleiterbauelement mit einem scheibenfoermigen Halbleiterkoerper und zwei sperrfreien Basiselektroden
DE1762435B2 (de) Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor
DE2513893C2 (de) Transistorverstärker
DE1075746B (de) Vorrichtung zur Temperaturkompensation eines Flächentransistors
DE2263075C3 (de) Elektrische Spannungsversorgung für eine monolithisch integrierte Halbleiteranordnung
DE2559361C2 (de) Halbleiterbauelement mit mehreren, Feldeffekttransistoren definierenden Zonen
DE1227257B (de) Als temperaturempfindliches Element verwendeter Flaechentransistor
DE2541887C3 (de) Monolithisch integrierte Halbleiterschaltung mit einer I2 L- Konfiguration

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Designated state(s): DE FR GB

17P Request for examination filed
GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Designated state(s): DE FR GB

REF Corresponds to:

Ref document number: 2860835

Country of ref document: DE

Date of ref document: 19811022

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19840605

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19840619

Year of fee payment: 7

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 19890531

Year of fee payment: 12

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19900228

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19900301

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19900615

GBPC Gb: european patent ceased through non-payment of renewal fee
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT