DK166174B - Lagerenhed med udvidelsesmulighed for et databehandlingsanlaeg - Google Patents

Description

DK 166174B

Opfindelsen angår et selvkonfigurerende hukommelseskredsløbet som angivet i indledningen til krav 1.

I et sådant kendt hukommelseskredsløb ("Automatic Storage Quantity Characterization Feature" i IBM TDB, vol. 23, 5 nr. 8, januar 1981, side 3559-3561) omfatter signalgeneratoren i hvert hukommelsesmodul et logisk kredsløb med samme kredsløbsarrangement i hvert af hukommelsesmodulerne. Modtageorganerne omfatter mindst to og fortrinsvis tre indgange af det logiske kredsløb, som er 10 forbundet via individuelle modstande med en spænding med positiv polaritet. Outputorganerne for outputsignalerne omfatter mindst to og fortrinsvis tre udgange, som er forbundet med det logiske kredsløb. De logiske kredsløb er konstrueret således, at der på udgangene 15 findes en binær kode, som adderer et binært 1 til det binære tal repræsenteret ved et binært signal, som findes på indgangene af modtageorganerne. I dette kendte hukommelseskredsløb har hvert af hukommelsesmodulerne følgelig samme hukommelseskapacitet eller -størrelse, 20 og den totale størrelse af alle hukommelsesmodulerne bestemmes af antallet af hukommelsesmoduler, som er serielt forbundet til forbindelsesorganerne.

Et andet kendt system (EP-A-0 121 381) omfatter mindst én eller flere hukommelsesmodulkort med identisk kon-25 struktion og et centralt regnekort indeholdende kontrol-kredsløb til kontrol af hukommelsesoperationer. Hvert kort stikkes ind i hovedkortet og omfatter en hukommelsessektion med et antal rækker af hukommelseschips og en identifikationssektion indeholdende kredsløb til 30 generering af signaler til indikering af kort tæthed og typen af hukommelsesdele, som er benyttet ved konstruktion af kortets hukommelsessektion. Sektionerne til identifikation af hukommelsestæthed afgiver hukommelsesstørrelsessignaler parallelt til moderkortet med

DK 166174 B

2 den centrale regneenhed. Sektionen til identifikation af hukommelsestæthed jumpers, som indsættes manuelt alt efter hukommelsestætheden.

Det er formålet med opfindelsen at forbedre et hukom-5 melseskredsløb som angivet i indledningen til krav 1 således, at et antal hukommelsesmoduler, som ved hjælp af forbindelsesorganer kan forbindes serielt med hinanden og den centrale regneenhed, når hukommelsesmodulerne har forskellige hukommelsesstørrelser, hvori det 10 hukommelsesmodul, som har kortest afstand fra den cen trale regneenhed er i stand til at indikere den totale størrelse af alle hukommelsesmodulerne til den centrale regneenhed. Dette formål opnås ifølge opfindelsen med de karakteristika, som er angivet i den kendetegnende 15 del af krav 1.

Ifølge opfindelsen kan hvert hukommelsesmodul have forskellig hukommelsesstørrelse, som indikeres ved den forudbestemte binære kode af signalet genereret af signalgeneratoren i hvert af hukommelsesmodulerne. Ved 20 hjælp af kombinationsorganerne kan signalet fra signal- generatoren fra det respektive hukommelsesmodul endvidere kombineres med et inputsignal, som indikerer den totale størrelse af alle hukommelsesmodulerne i større afstand bortset fra ved siden af nævnte respektive hu-25 kommelsesmodul. Det kombinerede signal afgives af det respektive hukommelsesmodul direkte til den centrale regneenhed eller via yderligere hukommelsesmoduler, som er anbragt mellem det respektive hukommelsesmodul og den centrale regneenhed. Det ene hukommelsesmodul, 30 som ligger i kortest afstand fra den centrale regne enhed afgiver følgelig et kombineret signal, som til den centrale regneenhed indikerer den totale størrelse af alle hukommelsesmodulerne, som er serielt forbundet til den centrale regneenhed..

DK 166174 B

3

Yderligere udbygninger af opfindelsen er angivet i de afhængige krav.

t Den foreliggende opfindelse skal nu beskrives nærmere med henvisning til tegningen, på hvilken: 5 fig. 1 er et skematisk blokdiagram, der viser det lokale lagerstyrekredsløb og dekodningskredsløb, der anvendes af databehandlingsanlægget, fig. 2 er et skematisk blokdiagram, der viser et udvideligt lagerkredsløbskort, der er indført i en første 10 spalte, fig. 3 er en tabel over mulige kodesignaler, der frembringes af et kredsløbskort eller af kredsløbskort, og fig. 4 viser hvorledes den i fig. 3 viste tabel kan 15 implementeres.

Fig. 1 viser en CPU 11 i et databehandlingsanlæg. Det forstås, at en stor del af de kredsløb der er knyttet til et almindeligt databehandlingssystem ikke er vist eller beskrevet i det følgende, da disse kredsløb ikke 20 har relation til den foreliggende opfindelse. Et styrelogikkredsløb 13 kan være ethvert af et antal logiske kredsløb, der reagerer på styresignaler fra CPU af kredsløbet og i afhængighed heraf frembringer styresignaler eller aktiveringssignaler på de korrekte tidspunkter, 25 og overfører disse signaler til de korrekte enheder.

I en foretrukken udførelsesform er styrelogikken 13 en 825105AN Field Programmable Logic Sequencer, F174, F74, F537, F32, der fremstilles af Signetics eller Fair-child. Når datasignaler transmitteres fra eller til 30 CPU'en 11 overføres de over ledningerne 21 og 23, gennem 4

DK 166174B

datamodtageren 25, overledningerne 27 og 29, gennem stikket 31 til linierne, der er vist som stikket 33 i CPU'ens forbindelsesbus 19. Det forstås, at linierne 21 og 23 ligevel som terminalerne, såsom terminal 33, 5 repræsenterer et antal ledninger der overfører en gruppe parallelle signaler. Det ses, at hvis data overføres fra en del af systemet til CPU'en 11, da passerer sådanne data fra bussen 19's linier, ved terminalerne 33, gennem stikket 31 og ledningerne 29 til CPU'en 11. Datasende-10 modtageenheden 25 er en dobbeltrettet datavej og er i den foretrukne udførelsesform et kredsløb af typen F245, der fremstilles af Fairchild. Det bemærkes, at datasendemodtageenheden 25 aktiveres af et styresignal på ledningen 26, hvilket signal fremkommer fra styre-15 logikken 13.

Når CPU'en 11 overfører datasignaler til lagerenheden på lagerenhedskortet 35, passerer datasignalerne fra datasendemodtageenheden 25 til datasendemodtageenheden 37. "Data ind" vejen i datasendemodtageren 37 aktiveres 20 af et styresignal på linien 39. Datasignaler forlader datasendemodtageenheden 37 over ledningerne 41 til data ind/ud-porten 43, der er knyttet til lagerenhedskortet 35. Når datasignaler overføres fra lagerenheden på lagerenhedskortet 35, passerer sådanne datasignaler i den 25 modsatte retning, i forhold til det ovenfor beskrevne, over ledningerne 41, gennem datasendemodtageenheden 37's "data ud" vej, og derfra enten tilbage til datasendemodtageenheden 25 (hvis datasignalerne skal overføres til CPU'en 11) eller langs ledningerne 29. Datasen-30 demodtageenheden 37's "data ud" vej aktiveres af styresig naler på ledningen 45 fra styrelogikken 13.

Ved en foretrukken udførelsesform af datasendemodtageenheden 37 af typen AM29853, der fremstilles af Advanced Micro Devices, og et paritetkontrolkredsløb 47 er en

DK 166174B

$ del af sendemodtageenheden 37. Når datasignaler transmitteres gennem datasendemodtageenhden 37 frembringes der en paritetsværdi for hver 8 bit. I den foretrukne udførelsesform er anlægget et 32 stor anlæg, og for 5 hver 8 bit (der indgår 8 bit til en byte) frembringes der en paritetsværdi. Når datasendemodtageenheden 37 har frembragt en paritetsværdi, overføres denne til paritetskontrolenheden, der sammenligner den sent fremkomne paritetsværdi for hver byte fra lageret med den frem-10 bragte paritetsværdi fra sendemodtageenheden 37. Paritets- frembringelsen og undersøgelsen er ikke omfattet af den foreliggende opfindelse, men beskrives, med henblik på at give en fuldstændig beskrivelse af apparatet således, at opfindelsen nemmere forstås.

15 Når CPU'en 11 udsender adressesignaler, overføres disse til adresselageret 15. I den foretrukne udførelsesform, er det nødvendigt at overføre 10 informationsbit for en søjleadresse og 10 informationsbit for en række adresser. Derudover (som det vil forstås bedre i det følgen-20 de) er der et behov for at overføre 4 informationsbit, der angiver hvilket lagerkort der skal adresseres og hvilken lagerenhed på et lagerkort der skal adresseres.

Dette medfører at der skal overføres 24 bit i en adresse.

Disse 24 bit overføres til adresselageret 15. Adresse-25 lageret 15 aktiveres af et styresignal, der fremkommer fra styrelogikkredsløbet 13 over ledningen 49. De mindst betydende 20 bit overføres, 10 bit af gangen, gennem multiplexeren (MUX) 51. Multiplexeren 51 multiplexer 10 bitgrupperne i afhængighed af et styresignal på led-. 30 ningen 53.

10 bitgrupperne (søjle og rækkeadresserne) overføres over ledningerne 55 til CPU og forbindelsesbussen 19, og samtidig til lagerenhedskortet 35 gennem en puffer 57, Søjle og rækkeadresserne lagres i lagre på lageren

DK 166174 B

6 hederne, på de lokale lagerenhedskort 35 og ligeledes i lagerenheder på det ekspanderbare lagerkredsløbskort, idet der forefindes et adresselager for hver lagerenhed.

Det er frembringelsen af rækkeadressestrobesignaler 5 (RAS) der udvælger det lager der skal aktiveres, og dermed den lagerenhed der adresseres fra programmet.

Til forståelse af, hvorledes RAS-signalet frembringes, betragtes fig. 1 og 2. Fig. 2 viser et ekspanderbart lagerkredsløbskort 59. På dette lagerkredsløbskort 59 10 e.r der vist lagerenheder 61. Ekspanderbart lagerkreds løbskort, såsom kortet 59, kan ifølge en foretrukken udførelsesform, omfatte enhver af tre forskellige lager-mængder. Kortet 59 kan omfatte en, to eller fire lagerenheder. Det bemærkes, at det ekspanderbare lagerkreds-15 løbskort 59 er forbundet til en kort forbindelsesbus 53, lige såvel som til CPU-forbindelsesbussen 19. I det aktuelle tilfælde er kortbussen 63 og CPU-bussen 19 udformet som én bus, og der er visse linier i bussen, der er dedikeret til, at forbinde kortene med hinanden.

20 Nogle af de kredsløb der anvendes i et ekspanderbart lagerkredsløbskort, er de samme som de kredsløb der anvendes i lagerkredsløbskortet 35, der er beskrevet i forbindelse med fig. 1. F.eks. er paritetssendemodta-geenheden 65 og paritetsundersøgelseskredsløbet 67, 25 begge dele af et AM29853-kredsløb, der fremstilles af Advances Micro Devices. Når data udsendes til lagerenhederne 61 gennem data ind/ud-porten 61, passerer sådanne data gennem en puffer 71 og en sendemodtageenhed 65.

Pufferen 71 aktiveres af puffersenderetningsaktiverings-30 signalet, der udsendes fra styrelogikken 13, der er vist i fig. 1, over en ledning 73, til CPU-forbindelsesbussen 19, på terminalerne 75, og dette signal optræder på terminalerne 77 på fig. 2, over ledningerne 79, gennem et stik 81, og overføres til portterminalen på pufferen

DK 166174 B

7 71. Når datasignaler udsendes fra lagerenhederne 61, fra ind/ud-porten 69, passerer sådanne data gennem pufferen 83, gennem stikket 83, til bussen 19, over terminalerne 87. Aktiveringssignalet til pufferen 83, vil blive 5 beskrevet nedenfor.

Før kredsløbet fra fig. 2 beskrives yderligere, skal vi betragte de kodesignaler, der frembringes af de ekspanderbare lagerkredsløbskort. Det forstås, at ved en foretrukken udførelsesform, er der to spalter, i hvilke 10 de ekspanderbare lagerkredsløbskort kan indføres. Den første spalte betragtes som værende en højere ordens-spalte, og den anden spalte betragtes som værende en lavere ordensspalte. Det samme kredsløbskort kan indføres i begge spalter.

15 Når et ekspanderbart lagerkredsløbskort fremstilles udstyres det enten med en, to eller fire lagerenheder.

I afhængighed af hvor stor en lagermængde der er monteret på kortet, påtrykkes der visse spændinger til fem ledninger på kredsløbskortet. På fig. 2, repræsenterer lednin-20 gerne 89 et og nul identifikationsbittene (ID), og ledningerne 91 repræsenterer "to" identifikationsbitten og linien 93 repræsenterer det tredje og fjerde ID-bit.

Af fig. 3 fremgår det, at der f.eks. på et kort med en lagerenhed, vil være et bitmønster der er HHHHL, 25 hvor disse ledninger, hvor H er høj og L er lav. Strøm forsyningsindgangene er ikke vist på fig. 2, men det må forstås, at de høje (H) og lave (L) påtrykkes ledningerne 89, 91 og 93 fra kortets bagside. Frembringelsen af høje og lave spændinger på ledningerne 89, 91 og 30 93 kan fremkomme på ethvert af et antal af måder.

Hvis der kun anvendes ét ekspanderbart lagerkredsløbskort, må dette placeres i den første spalte, og de fem udgangssignaler på ledningerne 95, vil være de samme, DK 166174 B ^ 8 som de der frembringes af spændingskiIderne på linierne 89, 91 og 93. Hvis der imidlertid anvendes et andet kort, vil dette være placeret i spalte 2, og dette kort vil overføre signaler til stikket 97. Det fjerde ID-bit-5 signal fra lavere ordenskortet (dvs. kortet i den anden spalte) vil blive koblet gennem stikket 97 til den fjerde ID-bit på den ene af de to ledninger 93. Hvis den fjerde ID-bit fra det andet kort er lavt, da vil den kombinerede fjerde ID-bit være lav, og derved vil den fjerde ID-bit 10 på linierne 95 være lav. Den første ID-bit fra det andet

kort forbindes til den tredje ID-bit på det første kort, I

og hvis enten den første ID-bit fra det andet kort eller den tredje ID-bit fra det første kort er lav, da vil den kombinerede tredje ID-bit være lav, på ledningerne 15 95. Nul ID-bitten fra det andet kort overføres til MUX'en 99. Det skal bemærkes, at hvis kortet 59, var placeret i den anden spalte, da ville MUX'en 99 ikke være aktiveret til at overføre den nul ID-bit til den anden ID-bit på det første kort. Der er derfor behov for MUX'en 99, 20 hvorved kortet 59 kan indføres i den første spalte.

Betragtes nul ID-bitten fra det andet kort, ser vi at denne forbindes til MUX'en 99, og denne er aktiveret da kortet 59 er indført i den første spalte. Som følge heraf bliver den nul ID-bit forbundet til den anden 25 ID-bit på det første kort, og hvis en af disse bit er lav, da vil den anden ID-bit på linierne 95 være lav.

Mulige kombinationer er talrige, og disse kombinationsmuligheder forstås bedre ved at betragte fig. 3 og 4.

Af fig. 3 fremgår det, at hvis der ikke er nogen kort 30 i spalterne, da vil kun det lokale lager på fig. 1 være til stede, og i en foretrukken udførelsesform, har dette lokale lager kun en lagerenhed. Som eksempel kan det bemærkes, at hvis det første kort skulle omfatte to lagerenheder, da ville dens fem ID-bit være HHHLH (se 35 identifikation 101). Som eksempel kan det også bemærkes,

DK 166174 B

9 at hvis der anvendes et andet kort, og den omfatter en af lagerenhederne, da vil de kombinerede ID-signaler være HHLLH (se henvisningstal 103). Det logikkredsløb, der er nødvendig for implementationen kan ses i fig.

5 4. Hvis man indfører koden for ét kort med én lagerenhed fra fig. 3 (f.eks. HHHHL) i den anden spalte i fig.

4, og vi indfører koden for et kort med lagerenheder fra fig. 3 (f.eks. HHHLH) i den første spalte i fig.

4, da kan logikken følges. Det bemærkes i fig. 4, at 10 de fire ID-niveauer på ledningerne fra det andet og det første kort er forbundet. I vort eksempel er begge signaler H således, at der er et H ved CPU'en, eller ledningerne 95. I det tredje ID-niveau, overføres signalerne fra den anden spalte ikke, men det tredje ID-niveau 15 fra det første kort, er forbundet til det første ID-niveau på det andet kort. Da det første ID-niveau fra det andet kort H og de tre ID-niveauer for det første kort er H, vil der være et H for de tre ID-ledninger, der indgår i ledningssættet 95, der overføres til CPU'en. Af fig.

20 4 fremgår det, at det andet af ID-niveauer fra det andet kort ikke overføres, men at de to ID-niveauer for det første kort er forbundet til nul-niveauet på det første kort. Derved er der et L-signal på nul ID-niveauet for det andet kort, og dette vil negere det høje signal 25 på de to ID-niveauer for det første kort, og derfor vil der være et L-signal på den anden ID-ledning til CPU'en. Af fig. 4 fremgår det, at det første ID-niveau og det nul ID-niveau på det første kort ikke påvirkes af signalerne fra det andet kort, og derved forbliver 30 uændret. Som følge heraf er et L-signal på den første ID-ledning til CPU'en og et H på den nul ID-ledning til CPU'en. Det fremgår heraf, at den kombinerede kode til CPU’en er HHLLH.

Hvis vi betragter fig. 3, ses det at det udgangssignal 35 til CPU'en der er vist i fig. 4, er overensstemmende 10

DK 166174B

med det kombinerede udgangssignal, der er vist ved henvisningstallet 103 i fig. 3. Enhver kombination af lagerenheder fremgår af fig. 3, og enhver kombination kan implementeres med den i fig. 4 viste logik.

5 Hvis vi atter betragter kredsløbet på fig. 2, kan vi forstå, at signalerne på ledningerne 95 repræsenterer kombinationen af den totale tilgængelige lagermængde, der skyldes tilstedeværelsen af to ekspanderbare lagerkredsløbskort.

10 Det bemærkes i fig. 2, at MUX'en 99 aktiveres af signalet SBUFI på ledningen 105. Hvis kortet er placeret i den første spalte, er SBUFI høj. Hvis kortet imidlertid anbringes i den anden spalte, giver kortforbindelsen ; 63 forbindelse mellem terminalerne 107 og 109 således, 15 at ledningen 105 trækkes lav (L) og MUX'en 99 aktiveres ikke.

En MUX 111 drives på to måder, og udnytter to dataveje.

Når kortet 59 er indført i den første spalte, er der et højt signal på ledningen 105, hvorved MUX 111 anven-20 der en første datavej. Når kartet 59 er indført i den anden spalte, giver apparatstel gennem stikket 106, terminal 107 og terminal 109, et lavt signal på ledningen 105. Når der er et lavt signal på ledning 105, udnytter MUX 111 en anden datavej. I den anden spalte, giver 25 kortforbindelserne en forbindelse mellem terminalerne 107 og 109. Herved håndterer MUX 111 puffersignalerne på ledningerne 113. Pufferaktiveringssignalerne optræder på ledningen 113 som 10 eller 01. Hvis pufferaktiveringssignalerne optræder som 10, overføres disse 30 signaler til MUX'en 111 fra stikket 115, til en lignende MUX 111 på et andet kort gennem stikket 117. Hvis MUX'en 111 på det første kort overfører et bit på linie 119 til aktivering af pufferen 83 på det første kort, da

m DK 166174 B

11 vil et bitten i 10 aktiveringssignalerne blive blokeret af MUX'en 111 på det andet kort. Hvis pufferaktiveringssignalerne er 01, da vil MUX'en 111 på det andet kort overføre et bitten til aktivering af pufferen 83 på 5 det andet kort. Et bitten i 01-kombinationen, vil blive blokeret af MUX'en 111 på det første kort.

Betragtes nu de fem kodesignaler på ledningerne 95, efter at de er overført over bussen 19 til kredsløbet på fig. 1, ses det at de fem kodebit trader ind på lini-10 erne 121 og overføres gennem stikket 123, til en kode PROM 125. PROM'en 125, er i en foretrukken udførelsesform en AM27513A, der fremstilles af Advances Micro Devices.

Det bemærkes på dette punkt, at det ved en foretrukken udførelsesform gøres nemmere at håndtere, at hvert lager-15 enhedskort har to dynamiske lagertætheder, ved anvendelse af den femte kode fra ledningen 127. Denne ekstra kode udvider de mulige lagerenhedskortkombinationer, til at omfatte en to enheds opbygning med dynamisk lagerkredsløb med større tæthed. Imidlertid viser fig. 3 20 kun en lagertæthed med en, to eller fire lagerenheder, og dette kræver 13 permutationer af ID-koderne. Ved anvendelse af den femte ID-kode er det nødvendigt at anvende 21 permutationer.

Kode PROM'en 125 er programmeret til (1) at modtage 25 enhver mulig kombination af kodesiganler fra lednin gerne 126 og 127, hvilke kombinationer kan være gyldige eller ugyldige, og (2) frembringe det korrekte fire bit udgangssignal. De to bit på ledningerne 129 giver den følgende information: at det søge lager er i det 30 lokale lager 35, eller i lagerenheden 61 på det første kort, eller i lagerenheden 61 på det andet kort, eller den søgte adresse er ugyldig. De to bit på ledningerne 131 angiver hvilken lagerenhed der søges i.

12

DK 166174B

De fire bit overføres til 1 ud af 10 RAS-decoderen 133. RAS-decoderen 133 frembringer 1 ud af 10 signaler. Otte af disse signaler svarer til de otte mulige lagerenheder på de to ekspanderbare lagerkredsløbskort. Det erin-3 dres, at et ekspanderbart lagerkredsløbskort kan omfatte en, to eller fire lagerenheder. Hvis hver af de to ekspanderbare lagerkredsløbskort omfatter fire lagerenheder, da er der mulighed for at vælge otte lagerenheder. Som nævnt ovenfor, overføres otte af de mulige ti udgangs-10 signaler fra decoderen 133 til disse otte mulige lager enheder. Det niende signal fra decoderen overføres til den lokale lagerenhed 35. Det tiende signal er et fejlsignal (forkert adresse) der overføres på ledningen 135.

15 De otte mulige signaler overføres over otte særskilte linier 137 gennem stikket 139 til CPU-forbindelsesbussen 19. De otte mulige signaler modtages fra bussen 19 gennem terminalerne 141. De otte mulige signaler transmitteres gennem stikket 143. De otte ledninger adskilles 20 når de forlader stikket 143. Fire af disse ledninger er forbundet til puffere 145 og de øvrige fire linier er forbundet til stikkene 147. Det forstås, at selv om der er ti linier med udgangssignaler fra decoderen 133, er der kun et signal til stede på disse linier 25 af gangen. Hvis dette signal er til stede på ledningerne 149, overføres de til det tilknytede lager, til aktivering af dette lager således, at række- og søjleadresser lagres her, og kan påvirke den korrekte lagerenhed.

Hvis dette signal fra decoderen 133 er på ledningen 30 151, vil signalet blive sendt genenm stikket 147 til kort forbindelsesbussen 63. Stikkerne 153 er forbundet gennem bussen 63 til et stik 143 på det andet kort (vist stiplet). Hvis signalet fra decoderen 133 fremkom på ledningen 151, tjener det til at aktivere et lager på 13

DK 166174B

det andet kort. Hvis signalet fra decoderen 133 fremkommer på ledningen 155, aktiverer det en lagerenhed på det lokale lagerkort 35.

Hvis der ikke er fire lagerenheder på hver af de to 5 kort, da vil de kodesignaler til PROM'en frembringe udgangssignaler fra decoderen 133, der reducerer antallet af mulige signaler, til et antal der svarer til det antal lagerenheder der er til stede. Hvis programmet anmoder om en adresse uden for den aktuelle grænse, 10 optræder en sådan adresse som en ugyldig adresse.

Tegningen viser et CAS-strobesignal med fire bit. I en foretrukken udførelsesform er lageret opbygget med fire søjler på 8 bit plus en paritetsbit. CAS-strobe-signalet er rettet mod en af disse fire søjler. CAS-15 strobesignalet frembringes af styrelogikken 13 i afhængighed af, at programmet ved, i overensstemmelse med organisering af lageret, at en given adresse vil være beliggende (f.eks.) i den tredje 8-bit søjle.

Den foreliggende opfindelse gør det muligt for brugeren 20 umiddelbart at udvide lageret ved, at indføre et univer salkort. CPU'en betragter lageret med udvidelsen som et stort lager. Ved at kortene frembringer kodesignaler, der angiver lagerkapaciteten, og ved at lade kortene kombinere disse kodesignaler, til frembringelse af et 25 kombineret sæt af kodede signaler, er det muligt med det foreliggende apparat, at bibringe apparatet en "intelligens" der gør det muligt for systemet umiddelbart at adressere det tilgængelige lager. Det forstås også, at selv om det foreliggende apparat er beskrevet med 30 en, to eller fire lagerenheder pr. lagerkort, er det muligt at udvide antallet af lagerenheder, og antallet af spalter i hvilke der kan indføres lagerkort. Det er også muligt at anvende en blanding af dynamiske la-

DK 166174 B

14 gerteknologier således, at lagerenhedernes størrelse afhænger af den valgte teknologi.

Claims (6)

1. Selvkonfigurerende hukommelseskredsløb, hvortil der er adgang fra en central regneenhed (11) og omfattende forbindelsesorganer (19, 63), som forbinder et antal separate hukommelsesmoduler (59) med den centrale regne-5 enhed, hvor antallet af hukommelsesmoduler (59) er serielt forbundet med forbindelsesorganerne (19, 63) på steder, som er i stigende afstand fra den den centrale regneenhed (11), 10 hvori hvert hukommelsesmodul (59) omfatter: en signalgenerator til generering af signaler med en forudbestemt binær kode, modtageorganer (97) for et inputsignal tilvejebragt som et outputsignal af det hukommelsesmodul (59), som 15 er anbragt i en større afstand men ved siden af det modtagende hukommelsesmodul (59), og organer (95) til afgivelse af et outputsignal til forbindelsesorganerne (19, 63) og interfaceorganer (125) koblet til den centrale regneenhed (11) og indikerende 20 til denne en total størrelse af alle nævnte hukommelses moduler (59) på grundlag af det foreliggende outputsignal fra hukommelsesmodulet (59) i kortest afstand fra den centrale regneenhed (11) og til valg af det hukommelsesmodul (59), som svarer til et adressesignal 25 fra den centrale regneenhed (11), kendetegnet ved, at hvert af hukomme 1sesmo- DK 166174 B 16 dulerne (59) har en af et antal hukommelsesstørrelser, og hver signalgenerator i' huert af hukommelsesmodulerne (59) indikerer nævnte ene af antallet af hukommelses-størrelser af nævnte hukommelsesmodul (59) ved den for-5 udbestemte binære kode og omfatter kombineringsorganer (99), som kombinerer det modtagende inputsignal og signalet genereret af dets egen signalgenerator til dannelse af et kombineret signal, som afgives som nævnte outputsignal .

2. Hukommelseskredsløb ifølge krav 1, k e n d e t e g- n e t ved, at hvert af hukommelsesmodulerne (59) også omfatter en positionssignal-generator til indikering af positionen af hukommelsesmodulet (59) i forhold til den centrale regneenhed (11), og at kombineringsorganerne 15 (99) er forbundet med positionssignal-generatoren for at kombinere positionssignalet med størrelsessignalet, så der dannes det kombinerede størrelsessignal.

3. Hukommelseskredsløb ifølge krav 1 eller 2, k e n-detegnet ved, at interfaceorganerne omfatter 20 en PROM (125) med adresseindgange koblet til forbindelsesorganerne (19, 63) til modtagelse af de kombinerede størrelsessignaler og til afgivelse af signaler, som identificerer hvert af hukommelsesmodulerne (59).

4. Hukommelseskredsløb ifølge krav 3, kendete g- 25 net ved, at en dekoder (133) er koblet til nævnte PROM (125) til modtagelse af nævnte PROM-udgangssigna-ler, hvor dekoderen (133) omfatter vælgerorganer, som afgiver vælgesignaler for den centrale regneenheds (11) adgang til hvert hukommelsesmodul (59).

5. Hukommelseskredsløb ifølge krav 1-4, kendeteg net ved, at hukommelsesmodulerne (59) hvert omfatter mindst én hukommelsesbank (61), og at hvert hukommelses 17 DK 166174B moduls størrelsessignal Indikerer antallet af hukommelsesbanker (61) indeholdt i det tilsvarende hukommelsesmodul (59).

6. Hukommelseskredsløb ifølge krav 1-5, kendete g-5 net ved, at forbindelsesorganerne (19, 63) omfatter et antal monteringspositioner (SLOT 1, SLOT 2) hver omfattende et sæt sti ft forbindelser, som elektrisk forbinder hukommelsesmodulerne (59), når de er indsat i monteringspositionerne.