DE9210591U1 - Bidirektionale Busschnittstelle - Google Patents

Description

92

Siemens Aktiengesellschaft

Bidirektionale Busschnittstelle
5

Die Erfindung betrifft eine ein Ein- und ein Ausgaberegister aufweisende bidirektionale Busschnittstelle.

In Automatisierungssystemen werden im Hinblick auf Fehler-Sicherheit besondere Anforderungen gestellt, z. B. müssen die Signalwege bis nahezu zum Anschluß an einen zu steuernden Prozeß prüfbar sein.

Aus dem Siemens-Katalog ST 54.1, Ausgabe 1992, ist ein Automatisierungsgerät bekannt, das in einem Zentralgerät einen Zentralprozessor aufweist, der über einen internen Bus mit Funktionsbaugruppen, &zgr;. B. für die Ein- und Ausgabe binärer oder analoger Signale, verbunden ist. Werden diese Funktionsbaugruppen mit einer bidirektionalen Busschnittstelle in Form eines integrierten Schaltkreises mit entsprechenden Ein- und Ausgaberegistern versehen, so kann es vorkommen, daß im Betrieb bereits ein sogenanntes Übersprechen zwischen diesen Ein- und Ausgaberegistern auftritt, wodurch der nachfolgende, an der Busschnittstelle angeschlossene Signalweg nicht mehr geprüft werden kann.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, innerhalb einer bidirektionalen Busschnittstelle ein Übersprechen zu erkennen.

Diese Aufgabe wird mit einer bidirektionalen, ein Ein- und ein Ausgaberegister aufweisenden Busschnittstelle gelöst, über die ein erster Busteilnehmer mit einem Bus verbindbar ist, an den ein zweiter Teilnehmer anschließbar ist, der während eines Zugriffszyklus einen ersten Schreib- und Lesezugriff auf den ersten Teilnehmer ausführt und während eines mindestens zwei Zugriffszyklen

02 01

92 G 4 *» 2 7

umfassenden Prüfmodus, in welchem der zweite Teilnehmer über einen steuerbaren Schalter den Eingang des Eingaberegisters über Schaltungsteile an den Ausgang des Ausgaberegisters anschließt, Prüfmuster in das Ausgaberegister einschreibt und anschließend das Eingaberegister ausliest, wobei die Zeitdifferenz zwischen dem Schreib- und dem Lesezugriff kleiner ist als die Laufzeit des Prüfmusters vom Ausgaberegister über die Schaltungsteile des ersten Teilnehmers zum Eingaberegister, und der ein erstes Fehlersignal erzeugt, falls die während des ersten Zugriffszyklus eingelesenen Daten mit dem Prüfmuster übereinstimmen und/oder falls die während eines weiteren Zugriffszyklus eingelesenen Daten mit dem Prüfmuster des vorangegangenen Zugriffszyklus nicht übereinstimmen.

Die Erfindung geht von der Idee aus, daß für den Fall des Übersprechens zwischen Ein- und Ausgaberegister die Laufzeit des Prüfmusters innerhalb der bidirektionalen Busschnittstelle geringer ist als die Laufzeit des Prüfmusters vom Ausgaberegister über die nachfolgenden Schaltungsteile des an die Busschnittstelle angeschlossenen Teilnehmers zum Eingaberegister. Der zweite Teilnehmer liest unmittelbar nach dem Schreibzugriff, während dessen das Prüfmuster in das Ausgaberegister eingeschrieben wird, die Daten des Eingaberegisters aus. Ein Fehlersignal wird erzeugt, falls die während des ersten Zugriffszyklus eingelesenen Daten mit dem Prüfmuster übereinstimmen und/oder falls die während eines weiteren Zugriffszyklus eingelesenen Daten mit dem Prüfmuster des vorangegangenen Zugriffszyklus nicht übereinstimmen; denn im ersten Zugriffszyklus sind bei störungsfreiem Betrieb im Eingaberegister die Daten, z. B. eines an den ersten Teilnehmer angeschlossenen Signalgebers, hinterlegt, die mit dem Prüfmuster nicht übereinstimmen. Falls diese Daten mit dem Prüfmuster übereinstimmen, so weist dies auf ein Übersprechen hin und wird durch ein Fehlersignal angezeigt. Nun kann es vorkommen, daß beim Übersprechen, z. B. eines 8 Bit breiten

02 02

92 G

Prüfmusters, nicht das vollständige Prüfmuster vom Ausgaberegister in das Eingaberegister überkoppelt wird, sondern nur ein Teil dieses Prüfmusters. In diesem Fall kann nicht unterschieden werden, ob im Eingaberegister die Eingangsdaten des Signalgebers oder das verfälschte Prüfmuster eingeschrieben sind. Das bedeutet, es wird nicht eindeutig erkannt, ob ein Übersprechen vorliegt. Für diesen Fall ist ein weiterer, z. B. der zweite, Zugriffszyklus vorgesehen, während dessen die Daten aus dem Ein- gaberegister wiederum gelesen werden, die im störungsfreien Betrieb dem Prüfmuster des vorangegangenen Zugriffszyklus entsprechen. Stimmen die Daten mit diesem Prüfmuster nicht überein, so weist dies ebenfalls auf ein Übersprechen hin.

Es kann auch vorkommen, daß auch im störungsfreien Betrieb während des ersten Zugriffszyklus eingelesene Daten zufällig dem Prüfmuster entsprechen. Damit in diesem Fall nicht versehentlich ein Fehlersignal erzeugt wird, ist auch hier ein weiterer Zugriffszyklus vorgesehen, um ein Übersprechen zu erkennen.

In einer Ausgestaltung der Erfindung gemäß den Merkmalen des Anspruchs 2 ist während eines Zugriffszyklus ein zweiter Lesezugriff vorgesehen, um Fehler in den Schaltungsteilen des ersten Teilnehmers zu erkennen. Stimmen die im zweiten Lesezugriff während eines Zugriffszyklus ausgelesenen Daten nicht mit dem während dieses Zyklus ausgeführten Schreibzugriffs ausgegebenen Prüfmuster überein, liegt ein Fehler in den Schaltungsteilen des ersten Teilnehmers vor.

Anhand der Zeichnung, in der ein Ausführungsbeispiel der Erfindung veranschaulicht ist, werden die Erfindung, deren Ausgestaltung sowie Vorteile näher erläutert. 35

Es zeigen

Figur 1 eine Prinzipschaltung einer Busanordnung und

02 03

32 6 O 2 7

die Figuren 2 und 3 Zeitdiagramme von in der Busanordnung nach Figur 1 vorkommenden Signalen.

In der Prinzipschaltung nach Figur 1 ist ein erster Busteilnehmer in Form einer Digitaleingabeeinheit DE dargestellt, die über eine bidirektionale Busschnittstelle BS mit einem Daten-, Adreß- und Steuerleitungen aufweisenden Systembus SYB verbunden ist. Im vorliegenden Beispiel ist die Busschnittstelle BS als integrierter Bestandteil der Digitaleingabeeinheit DE ausgeführt und weist ein Ein- und ein Ausgaberegister ER, AR auf. Das Ausgaberegister AR ist über eine einstellbare Verzögerungsschaltung VZ an einen steuerbaren Schalter S angeschlossen, der in einem Prüfmodus das Ausgaberegister AR mit dem Eingaberegister ER verbindet. Im Normalbetrieb sind an die Digitaleingabeeinheit DE angeschlossene Signalleitungen mit dem Eingaberegister ER verbunden, über die Eingangsdaten ED von einem hier nicht dargestellten Signalgeber übertragen werden. Ein zweiter Busteilnehmer in Form eines einen Arbeitsspeicher AS aufweisenden Zentralprozessors ZP ist ebenfalls an den Systembus SYB angeschlossen und greift während Zugriffszyklen lesend und schreibend auf die Digitaleingabeeinheit DE zu. Über eine Steuerleitung SL steuert der Zentralprozessor den Schalter S derart, daß entweder das Ausgaberegister AR unmittelbar an das Eingaberegister ER angeschlossen ist oder die Signalleitungen mit dem Eingaberegister ER verbunden sind. Um ein Übersprechen von Daten zwischen Ein- und Ausgaberegister ER, AR zu erkennen, ist es zunächst erforderlich, die Laufzeit eines Prüfmusters zwischen dem Ausgaberegister AR über die weiteren, hier nicht dargestellten Schaltungsteile der Digitaleingabeeinheit DE und dem Eingaberegister ER derart einzustellen, daß die Zeitdifferenz zwischen einem Schreibzugriff und einem anschließenden Lesezugriff kleiner ist als diese Laufzeit. Nur für diesen Fall ist gewährleistet, daß, wie im folgenden anhand der Figuren und 3 noch gezeigt wird, im störungsfreien Betrieb die

02 04

92 G M 2 7

Daten vom Ausgaberegister AR in das Eingaberegister ER übertragen werden, bevor ein Lesezugriff auf das Eingaberegister ER in einem weiteren Zugriffszyklus ausgeführt wird. Wäre die Laufzeit zu klein gewählt, so würde bereits beim auf den Schreibzugriff folgenden Lesezugriff während des gleichen Zugriffszyklus das eingeschriebene Prüfmuster aus dem Eingaberegister ER ausgelesen, und es könnte ein Übersprechen nicht erkannt werden. Die Einstellung der Laufzeit in der Verzögerungsschaltung VZ erfolgt z. B.

nach Maßgabe eines durch den Zentralprozessor ZP abzuarbeitenden Programms.

In den Figuren 2 und 3 sind Zeitdiagramme der in der Busanordnung nach Figur 1 vorkommenden Signale dargestellt, wobei gleiche Teile der Figuren mit gleichen Bezugszeichen versehen sind.

Zu Zeitpunkten to, ti ... tn werden nach Figur 2 Schreibzugriffe SZ eingeleitet, um Prüfmuster PMl, PM2 ... PMn nach Maßgabe des in dem Speicher AS hinterlegten und vom Zentralprozessor ZP abzuarbeitenden Programms in das Ausgaberegister AR einzutragen. Zu Zeitpunkten tfl, tf2 ... tfn liegen die Prüfmuster PMl, PM2 ... PMn stabil an dem Ausgaberegister AR an und werden während eines vom Zentralprozessor ZP eingestellten Prüfmodus PM mit den fallenden Flanken des Schreibsignals in das Ausgaberegister AR hinterlegt. Vor dem Zeitpunkt to und nach dem Zeitpunkt tn arbeitet die Busanordnung im Normalbetrieb, während dessen im Ausgaberegister AR Ausgangsdaten AD für die Versorgung eines Prozesses und im Eingaberegister ER Eingangsdaten ED, z. B. eines Signalgebers, hinterlegt sind. Wie aus Figur 2 zu erkennen, ist die bereits beschriebene Bedingung im Hinblick auf die Laufzeit erfüllt. Z. B. ist eine Zeitdifferenz t . zwischen Schreib- und Lesezugriff eines ersten Zugriffszyklus zwischen dem Zeitpunkt to und ti kleiner als eine Laufzeit t,~ des Prüfmusters PMl. Während des Lesezugriffs im ersten Zugriffszyklus werden im störungsfreien Betrieb die Eingangsdaten ED des Signalgebers und während des Lesezugriffs des

02 05

92 G <t <t 2 7

zweiten Zugriffszyklus zwischen dem Zeitpunkt ti und t2 das Prüfmuster PMl ausgelesen. Nach diesen beiden Zyklen kann bereits sicher ein Übersprechen erkannt werden. Falls während des ersten Lesezugriffs das Prüfmuster PMl ausgelesen wird, so muß ein Übersprechen vorliegen. Ein Übersprechen liegt auch dann vor, falls während des zweiten Zugriffszyklus das Prüfmuster PMl nicht ausgelesen wird, und der Zentralprozessor erzeugt in beiden Fällen ein erstes Fehlersignal, das z. B. auf einer hier nicht dargestellten Anzeigeeinheit eine entsprechende Anzeige setzt. Statt dem Prüfmuster PMl ist es selbstverständlich möglich, das Prüfmuster PM2 oder mehrere Prüfmuster zum Erkennen eines Übersprechens heranzuziehen, wobei das während eines Zyklus ausgelesene Prüfmuster stets dem eingeschriebenen Prüfmuster des vorangegangenen Zyklus entsprechen muß.

Im Unterschied zu den Zugriffszyklen nach Figur 2 werden in Figur 3 während eines Zyklus zwei Lesezugriffe ausgeführt, wobei die Laufzeit t-,-> zum einen größer ist als eine Zeitdifferenz t .·, zwischen dem Schreib- und ersten Lesezugriff und zum anderen kleiner ist als eine Zeitdifferenz t ._? zwischen dem Schreibzugriff und dem zweiten Lesezugriff. Falls das im zweiten Lesezugriff eingelesene Prüfmuster PMl zum Zeitpunkt tl2 nicht mit dem während des Schreibzugriffs zum Zeitpunkt tel ausgegebenen Prüfmuster übereinstimmt, so weist dies auf einen Fehler in den Schaltungsteilen der Digitaleingabeeinheit DE hin. Der Zentralprozessor ZP erzeugt ein zweites Fehlersignal, das auf einer Anzeigeeinheit eine entsprechende Fehlermeldung anzeigt.

02 06

Claims (2)

G h <t 2 7 Schutzansprüche

1. Bidirektionale, ein Ein- und ein Ausgaberegister (ER, AR) aufweisende Busschnittstelle (BS), über die ein erster Busteilnehmer (DE) mit einem Bus (SYB) verbindbar ist, an den ein zweiter Teilnehmer (ZP, AS) anschließbar ist,

- der während eines Zugriffszyklus einen ersten Schreibund Lesezugriff auf den ersten Teilnehmer (DE) ausführt und während eines mindestens zwei Zugriffszyklen umfassenden Prüfmodus, in welchem der zweite Teilnehmer (ZP, AS) über einen steuerbaren Schalter (S) den Eingang des Eingaberegisters (ER) über Schaltungsteile an den Ausgang des Ausgaberegisters (AR) anschließt, Prüfmuster (PMl, PM2 ... PMn) in das Ausgaberegister (AR) einschreibt und anschließend das Eingaberegister (ER) ausliest, wobei die Zeitdifferenz zwischen dem Schreibund dem Lesezugriff kleiner ist als die Laufzeit des Prüfmusters (PMl ...) vom Ausgaberegister (AR) über die Schaltungsteile des ersten Teilnehmers (DE) zum Eingaberegister (ER), und

- der ein erstes Fehlersignal erzeugt, falls die während des ersten Zugriffszyklus eingelesenen Daten mit dem Prüfmuster (PMl ...) übereinstimmen und/oder falls die während eines weiteren Zugriffszyklus eingelesenen Daten mit dem Prüfmuster des vorangegangenen Zugriffszyklus nicht übereinstimmen.

2. Bidirektionale Busschnittstelle nach Anspruch 1, dadurch gekennzeichnet, - daß während eines Zugriffszyklus ein zweiter Lesezugriff ausgeführt wird, wobei die Zeitdifferenz zwischen dem Schreib- und dem zweiten Lesezugriff größer ist als die Laufzeit, und

- daß der zweite Teilnehmer (ZP, AS) ein zweites Fehlersignal erzeugt, falls das im zweiten Lesezugriff gelesene Prüfmuster (PMl ...) mit dem während des Schreib-

03 01

92 G

Zugriffs ausgegebenen Prüfmuster (PMl ...) nicht übereinstimmt.

03 02