DE9116741U1 - Selbstjustierte kontaktlochanordnung - Google Patents

Selbstjustierte kontaktlochanordnung

Info

Publication number
DE9116741U1
DE9116741U1 DE9116741U DE9116741U DE9116741U1 DE 9116741 U1 DE9116741 U1 DE 9116741U1 DE 9116741 U DE9116741 U DE 9116741U DE 9116741 U DE9116741 U DE 9116741U DE 9116741 U1 DE9116741 U1 DE 9116741U1
Authority
DE
Germany
Prior art keywords
layer
oxide layer
contact hole
doped
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE9116741U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE9116741U priority Critical patent/DE9116741U1/de
Priority claimed from DE19914132140 external-priority patent/DE4132140A1/de
Publication of DE9116741U1 publication Critical patent/DE9116741U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

G 91 16 7Al.8 GR 91 G 1513 DE
Siemens Aktiengesellschaft
Selbstj ustierte Kontaktlochanordnung
Die Erfindung betrifft eine selbstjustierte Kontaktlochanordnung bei Halbleiterstrukturen, bei denen ein auf einem Halbleitersubstrat isoliert aufgebrachter leitfähiger Bereich mit einer äußeren Isolation versehen wird, bei denen nachfolgend großflächig zunächst eine undotierte Oxidschicht und dann eine dotierte Oxidschicht aufgebracht sind, die mit Hilfe einer Fototechnik in Ätzschritten strukturiert werden.
Die fortschreitende Verkleinerung der Strukturen in der Mikroelektronik führt dazu, daß für Justiertoleranzen und Strukturbreitenscnwankungen notwenige Mindestabstände zwischen den einzelnen Strukturen für den Flächenbedarf der integrierten Schaltungen eine immer größere Rolle spielen. Mit Hilfe selbstjustierender Techniken können Toleranzabstände reduziert werden. Beispielsweise sind selbstjustierte Source- oder Drainkontakte unproblematisch bezüglich einer eventuellen Dejustierung bei deren Herstellung.
Erstmals in der Generation der 4 Megabit-Halbleiterspeicher wurde eine selbstjustierende Technik in einer Kontaktlochebene eingeführt. Aus der Veröffentlichung W. Pribyl, J. Harter, W. Müller: A A Megabit Dynamic RAM in Submicron CMOS Technology with a FOBIC Trencn Cell, Siemens Forscnungs- und Entwicklungsbericnte, Bd. 16, Nr. 6, 1987, S. 253 ff. ist ein vollständig überlappender Bitleitungskontakt bezüglich des Gates des Transistors und einer Feldisolation bekannt. Ein als Gate vorgesehener auf einem Halbleitersubstrat isoliert aufgebrachter leitfähiger Bereich wird mit einer äußeren Isolation versehen, bei der oberhalb des Gates und mit Hilfe der Spacer-Technik an den Seitenwänden ein Oxid erzeugt wird. Im Querschnitt ist dabei das Gate vollständig durch Oxid isoliert und eingekapselt.
G 91 16 7Al.8 GR 91 G 1513 DE
Darüber werden ganzfläcnig zunächst eine Oxidschicht, dann eine Nitridschicht und anschließend eine weitere Oxidschicht aufgebracht. Diese Schichtenfolge erlaubt eine Kontaktlochätzung, die nicht wesentlich das Feldoxid und die Oxidisolation des Gates angreift. Üblicherweise wird die obere Oxidschicht naßchemisch isotrop geätzt, wobei die dünne Nitridscnicnt als Ätzstop wirkt. Anschließend werden die dünne Nitrid- und die Oxidschicht üblicherweise trochenchemisch anisotrop geätzt. Auf das so erzeugte Kontaktloch, das bis auf die Substratoberfläche hinabreicht, werden eine Polysilizium- bzw. Polyzidschicht und darüber eine Molybdänsilizidschicht aufgebracht.
Die obere, isotrop zu ätzende Oxidschicht ist üblicherweise vergleichsweise dick, da sie für einen Verfließ-Prozeßschritt zur Planarisierung der Oberfläche vorgesehen ist. Die obere dicke Oxidschicht kann bei dem bisher angewandten Verfahren nur niedrig dotiert sein, was den Verfließprozeß erschwert. Weiternin kann die nacn der anisotropen Ätzung der Nitrid- und unteren Oxidschicht verbleibende Nitridschicht bei späteren Prozeßschritten störende Auswirkungen zeigen.
Der Erfindung liegt die Aufgabe zugrunde, eine Anordnung der obengenannten Art anzugeben, mit der die obengenannten Nachteile verringert werden können.
Die Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst.
Die Erfindung hat den Vorteil, daß eine Hilfsschicht aus Siliziumnitrid oder Polysilizium als Ätzstop zwischen den beiden ganzflächig aufgebrachten Oxidschichten nicht mehr erforderlich ist. Dadurch wird einerseits die Prozeßführung vereinfacht und andererseits können keine störenden Einflüsse einer derartigen Hilfsschicht bei späteren Prozeßschritten
auftreten. Weiterhin kann die obere Oxidscnicht hochdotiert sein, die ein erheblich besseres Verfließergebnis ermöglicht.
Ausgestaltungen der Erfindung sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird nachfolgend anhand eines in den Figuren der Zeicnnung dargestellten Ausführungsbeispiels näher erläutert. Es zeigen:
10
Figuren 1 bis 4 eine Prinzipdarstellung eines bekannten
Verfahrens zur Herstellung selbstjustierter
Kontaktlöcher und
Figuren 5 bis 9 eine Prinzipdarstellung für die Herstellung einer erfindungsgemäßen selbstjustierten
Kontaktlochanordnung.
Für die Erläuterung der Erfindung wird zunächst anhand der Figuren 1 bis 4 auf ein Verfahren zur Herstellung einer selbstjustierten Kontaktlochanordnung nach dem Stand der Technik Bezug genommen. Gemäß Figur 1 werden in bestimmten Bereichen eines Substrats S, die üblicherweise durch nicht gezeichnete Feldoxide oder LOCOS-Bereiche voneinander isoliert sind, Gebiete erzeugt, die für spätere aktive Zonen mit Kontaktlöehern vorgesehen sind. Zunächst wird auf diesen Gebieten eine Dielektrikumsschicht Dl und darauf eine leitfähige Schicht aus dotiertem Polysilizium gebildet. Über der PoIysiliziumschicht wird eine Oxidschicht abgeschieden, die zusammen mit der Polysiliziumschicht strukturiert wird. Auf diese Weise entstehen auf dem Substrat isoliert aufgebrachte leitfähige Bereiche G, die von Oxidzonen 01 bedeckt sind. Mit Hilfe der an sich bekannten Spacer-Technik erfolgt durch ganzflächiges Abscneiden von Siliziumoxid und anisotropes Zurückätzen, bei dem an den Seitenflanken Oxid stehenbleibt, eine Einkapselung des leitfähigen Bereichs G, so daß sich
durch die Oxidzonen Ol und 02 eine äußere Isolation ergibt. Mit K ist in Figur 1 ein Bereich bezeichnet, in dem ein Kontaktloch erzeugt werden soll.
Nach der Einkapselung des leitfähigen Bereichs G wird ganzflächig eine dünne undotierte Oxidschicht UDO beispielsweise mit Hilfe des CVD-Verfahrens (Abscheidung aus der Gasphase) erzeugt. Diese dünne Oxidschicht kann beispielsweise eine Teos-Scnicht (Tetraäthylorthosilikat-Schicht) sein, die ganzflächig erzeugt wird. Über dieser Schicht UDO wird eine dünne Hilfsschicht ES aufgebracht, beispielsweise aus Siliziumnitrid oder Polysilizium. Darüber wird eine vergleichsweise dicke Schicht DO dotierten Oxids, beispielsweise Phosphorsilikatglas oder Borpnospnorsilikatglas aufgebracht. Die Dotierung kann beispielsweise 2,5% Bor und 4% Phosphor betragen. Diese dotierte Oxidschicht DO wird anschließend durch Verfließen eingeebnet. Danach wird Fotolack F aufgetragen und durch eine entsprechende Fototechnik ein Fenster erzeugt.
Gemäß Figur 3 wird nachfolgend das dotierte Oxid DO durch eine naßchemische Ätzung isotrop geätzt, wobei die Ätzung auf der dünnen Hilfsschicht, beispielsweise Nitrid, stoppt.
Gemäß Figur 4 werden danacn unter Verwendung des durch die Fototechnik gebildeten Fensters die Hilfsschicnt ES und die undotierte Oxidschicht UDO anisotrop trockenchemisch geätzt, wobei die Ätzung so ausgeführt wird, daß im Bereich des vorgesehenen Kontaktlochs K auch die Dielektrikumschicht Dl entfernt wird. Nach Entfernen der Fotolackschicht F kann dann beispielsweise eine Polysilizidschicht und darüber eine Molybdänsilizidschicht erzeugt werden. Aufgrund der Selbstjustiertechnik können diese Metallisierungsschichten die leitfähigen Bereiche G oberhalb der Oxidschichten 01 bzw. 02 teilweise überdecken, so daß auch bei einer Dejustierung
der Maskentechnik nocn eine sichere Kontaktierung des Bereichs K möglich ist.
Bei dem oben geschilderten Verfahren zur Herstellung einer selbstjustierten Kontaktlochanordnung ist die dünne Hilfsschicht ES erforderlich, da die Naßätzung der dotierten Oxidschicht DO einen Ätzstop erfordert. Die Naßätzung erlaubt andererseits wegen der Haftung des Fotolacks F nur vergleichsweise niedrige Dotierungen der dotierten Oxidschicht DO. In direkter Konsequenz ergibt sich daraus ein vergleichsweise schlechtes Verfließverhalten der dotierten Oxidschicht. Darüber hinaus macht die Hilfsschicht ES eine komplexe Prozeßführung erforderlich und wirkt bei späteren Prozeßschritten störend.
Ausgangspunkt des Verfahrens zur Herstellung der erfindungsgemäßen Anordnung ist Figur 5, die identisch Figur 1 entspricht, Auf dieser Anordnung wird großflächig eine vergleichsweise dünne Schicht undotierten Oxids, beispielsweise Teos, aufgetragen.
Dies kann mit Hilfe des CVD-Verfahrens erfolgen. Anschließend kann diese Schicht verdichtet werden, beispielsweise durch Tempern mit einer Temperatur von 850° bis 1000" während etwa 30 Minuten in einem Inertgas. Danach wird auf der undotierten Oxidschicht UDO eine dickere Schicht DO dotierten Oxids aufgebracht, beispielsweise Borphosphorsilikatglas. Auch die dotierte Oxidschicht DO kann beispielsweise durch Tempern verdichtet werden. Danach erfolgt das Aufbringen eines Fotolacks F und darin die Erzeugung eines Fensters, Figur 6. Die dotierte Oxidschicht DO wird anschließend durch eine trockenchemisehe isotrope selektive Ätzung geätzt, ohne daß das dotierte Oxid zuvor einem Verfließprozeß unterzogen wird. Da die dotierte Oxidschicht im wesentlichen überall gleich dick ist, ist es mit dem trockenchemischen isotropen Ätzschritt möglich, das dotierte Oxid DO ausreichend selektiv zum undotierten Oxid UDO zu ätzen. Gemäß Figur 7 wird danach das undotier-
te Oxid UDO trockencnemisch anisotrop geätzt. Durch den Ätzvorgang wird auch das Dielektrikum Dl im Bereich des Kontaktlochs K geätzt, so daß die Oberfläche des Substrats freiliegt.
Nach Entfernen der Lackschicht F erfolgt ein Verfließen der dotierten Oxidscnicht DO, Figur 8. Danach kann eine Polysilizium- oder Polysilizidschicht PS und darüber eine Molybdänsilizidschicht MS aufgebracht werden, Figur 9. Damit ist der Bereich K des Substrats mit einer leitfähigen Schicht kontaktiert. Anschließend kann beispielsweise eine Siliziumoxidschicht und eine Borphosphorsilikatglasschicht aufgetragen werden, die zur Auffüllung des Kontaktbereichs und zur Planarisierung der Oberfläche dient.
Die verwendete trockenchemische isotrope 'Atzung ermöglicht das selektive Ätzen der dotierten Oxidschicht zur undotierten Oxidschicht. Die erfindungsgemäße Kontaktlochanordnung besitzt deshalb keine Hilfsschicht zwischen den beiden Oxidschichten, sondern die dotierte Oxidschicht ist unmittelbar auf der undotierten Oxidschicht aufgebracht. Dadurch können in späteren Prozeß-
schritten keine störenden Einflüsse der Hilfsschicnt auftreten. Die erfindungsgemäße Anordnung kann weiterhin eine hochdotierte Oxidschicht DO aufweisen, beispielsweise eine Borpnosphorsilikatglasscnicht mit einem Anteil von 3% Bor und 6% Phosphor. Mit einer derartig hochdotierten Oxidschicht kann ein wesentlich
besseres Verfließergebnis und damit eine ebenere Oberfläche erzielt werden. Dies wiederum hat Vorteile hinsichtlich des Aufbringens der leitfänigen Schicht für das Kontaktloch K.

Claims (3)

G 91 16 7Al.8 GR 91 G 1513 DE Scnutzansprucne
1. Selbstjustierte Kontaktlochanordnung bei Halbleiterstrukturen mit einem auf einem Halbleitersubstrat (S) isoliert aufgebrachten leitfähigen Bereich (G) mit einer äußeren Isolation (01, 02) und einer großflächig aufgebrachten undotierten Oxidschicht (UDO), über der eine großflächig aufgebrachte dotierte Oxidschicht (DO) angeordnet ist, wobei die Oxidschichten zur Bildung eines Kontaktlochs (K) strukturiert sind, dadurch gekennzeichnet, daß die dotierte Oxidschicht (DO) unmittelbar auf der undotierten Oxidschicht aufgebracht und mit einer trockenchemischen isotropen selektiven Ätzung strukturiert ist.
2. Anordnung nach Anspruch 1,
dadurch gekennzeichnet, daß die dotierte Oxidschicht (DO) hochdotiert ist.
3. Anordnung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die dotierte und die undotierte Oxidschicht verdichtet sind.
DE9116741U 1991-09-26 1991-09-26 Selbstjustierte kontaktlochanordnung Expired - Lifetime DE9116741U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE9116741U DE9116741U1 (de) 1991-09-26 1991-09-26 Selbstjustierte kontaktlochanordnung

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19914132140 DE4132140A1 (de) 1991-09-26 1991-09-26 Verfahren zur herstellung einer selbstjustierten kontaktlochanordnung und selbstjustierte kontaktlochanordnung
DE9116741U DE9116741U1 (de) 1991-09-26 1991-09-26 Selbstjustierte kontaktlochanordnung

Publications (1)

Publication Number Publication Date
DE9116741U1 true DE9116741U1 (de) 1993-09-23

Family

ID=25907764

Family Applications (1)

Application Number Title Priority Date Filing Date
DE9116741U Expired - Lifetime DE9116741U1 (de) 1991-09-26 1991-09-26 Selbstjustierte kontaktlochanordnung

Country Status (1)

Country Link
DE (1) DE9116741U1 (de)

Similar Documents

Publication Publication Date Title
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE69833262T2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einer antireflektierendeen ätzstoppschicht
DE4118165C2 (de) Herstellungsverfahren für eine Halbleitereinrichtung mit Schutzisolierschicht
DE69534870T2 (de) Verfahren zur Herstellung eines flachen Grabens zur Isolierung von zwei nebeneinanderliegenden tiefen Gräben unter Verwendung eines Silizidierungsprozesses
DE3419080A1 (de) Verfahren zum herstellen eines feldeffekttransistors
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE10236682A1 (de) Halbleitervorrichtung
EP0453644B1 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
EP0838088B1 (de) Verfahren zur herstellung einer integrierten cmos-schaltung
DE9100221U1 (de) Halbleitereinrichtung
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3881074T2 (de) Nichtfluechtige, durch ultraviolette strahlung loeschbare halbleiterspeicheranordnung und verfahren zu ihrer herstellung.
EP0764982B1 (de) Verfahren zur Herstellung einer integrierten CMOS-Schaltung
DE102007046847A1 (de) Technik zum Kompensieren einer Differenz im Abscheideverhalten in einem dielektrischen Zwischenschichtmaterial
DE102004052577A1 (de) Technik zur Herstellung einer dielektrischen Ätzstoppschicht über einer Struktur, die Leitungen mit kleinem Abstand enthält
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE112016003929T5 (de) Verfahren zum Herstellen eines elektrischen Direktzugriffsspeichers auf vorstruktuierter Bodenelektrode und Oxidationsbarriere
DE4130890A1 (de) Verfahren zur herstellung eines kondensators unter verwendung des feldeffekttransistor-prozesses und mit hilfe des verfahrens hergestellte struktur
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
EP0534130A1 (de) Verfahren zur Herstellung einer selbstjustierten Kontaklochanordnung und selbstjustierte Kontaktlochanordnung
DE3000121A1 (de) Verfahren zur herstellung einer mos-halbleitereinrichtung mit selbstjustierten anschluessen
DE4120592A1 (de) Halbleitereinrichtung und verfahren zu deren herstellung
DE9116741U1 (de) Selbstjustierte kontaktlochanordnung