-
GEBIET DER ERFINDUNG
-
Die
Erfindung bezieht sich auf Servosysteme. Die Erfindung bezieht sich
ebenfalls auf Adaptivmagnetmediensysteme.
-
HINTERGRUND DER ERFINDUNG
-
Ein
Verfahren zum Speichern von Informationen auf einem Magnetband verwendet,
was als „Schrägabtastung"-Technologie bekannt
ist. Schrägabtastungsbandsysteme
bewirken, dass Informationen in Streifen aufgezeichnet werden, die
relativ zu der Länge
eines Bandes diagonal sind. Die Schrägabtastungssysteme verwenden
einen Drehtrommelkopf, der für
eine hohe Kapazität
mit einem langsam angetriebenen Band arbeitet. Das Band ist um die
Drehtrommel gewickelt.
-
Ein
anderes Verfahren zum Speichern von Informationen auf einem Magnetband
verwendet, was als „Linearaufzeichnung"-Technologie bekannt ist. Linearaufzeichnungsbandsysteme
bewirken, dass Informationen in mehreren parallelen Spuren aufgezeichnet
werden, die sich in die Richtung der Länge des Bandes erstrecken.
Linearaufzeichnungssysteme verwenden einen stationären Kopf,
der mit einem Band arbeitet, das an dem Kopf vorbei mit einer Geschwindigkeit
angetrieben wird, die üblicherweise
viel schneller ist als die Geschwindigkeit, die von Schrägabtastungsbandsystemen
verwendet wird. Bei Linearaufzeichnungssystemen können bei
einem Kopf mehrere Lese-/Schreibelemente verwendet werden und gleichzeitig
mit dem Band arbeiten. Diese Erfindung bezieht sich auf Linearaufzeichnungsantriebssysteme.
-
Servosysteme
verwenden Informationen oder Muster, die entlang einer Spur des
Bandes aufgezeichnet sind, um Lese-/Schreibelemente relativ zu Daten auf
dem Band genau zu positionieren. Die Servoinformationen können verwendet
werden, um Köpfe
relativ zu der Länge
des Bandes (z. B. bei einem Suchen nach einer erwünschten
Position entlang der Länge
des Bandes, wie dem Anfang einer Datei) und relativ zu der Breite
des Bandes genau zu positionieren. Somit weisen Servomuster auf
einem Band eine Charakteristik auf, die sich über die Breite des Bandes verändert.
-
Auf
dem Gebiet sind verschiedenartige Servosysteme bekannt. Zum Beispiel
bezieht sich das
US-Patent Nr.
5,432,652 auf ein Magnetband, das drei gleichmäßig beabstandete,
sich longitudinal erstreckende Servospurbereiche aufweist. Vier
sich longitudinal erstreckende Datenspurbereiche von gleicher Größe sind
zwischen den Servospurbereichen und zwischen longitudinalen Kanten
des Bandes und einem der sich longitudinal erstreckenden Datenspurbereichen
angeordnet. Für
eine Spurnachführung
werden alle Servospurbereiche zum Erzeugen eines Kopfpositionierungssignals
gleichzeitig erfasst.
-
Das
US-Patent Nr. 5,008,765 bezieht
sich auf ein Verfahren zum Lesen oder Schreiben von Daten auf ein
Band, das eine Mehrzahl von Datenspuren und zumindest eine erste
vorgesehene Servospur aufweist. Ein Mehrkanalkopf wird verwendet,
um auf die Spuren auf dem Band zuzugreifen. Der Kopf wird nahe einer
aus einer Mehrzahl von vorbestimmten Positionen bewegt. Die Kanäle sind
so angeordnet, dass, in einer beliebigen vorbestimmten Position
des Kopfes, ein Kanal auf die Mitte einer vorgesehenen Servospur
auf dem Band zugreift und zumindest zwei andere Kanäle auf die
Mitte von ausgeprägten
Datenspuren zugreifen.
-
Das
US-Patent Nr. 5,262,908 bezieht
sich auf eine Nachführungssteuereinrichtung
für eine
Magnetaufzeichnungs-/Wiedergabevorrichtung,
die in einer solchen Weise angeord net ist, dass eine Kopfeinheit,
die eine Mehrzahl von Magnetköpfen
aufweist, sukzessive in die Richtung der Breite eines Magnetbandes
nach zum Schalten von Nachführungspositionen
bewegt wird, so dass eine Datenaufzeichnung/-wiedergabe durch jeden aus der Mehrzahl
von Magnetköpfen
entlang einer Mehrzahl von Datenspuren erfolgt, die auf dem Magnetband
parallel zu einer Richtung, in die sich das Magnetband bewegt, gebildet
sind.
-
Das
US-Patent Nr. 5,574,602 bezieht
sich auf einen Magnetbandantrieb. Ein Magnetkopf erfasst mehrere
Spurlateralpositionsindikatoren gleichzeitig, um eine gleiche Mehrzahl
von unabhängig
erzeugten erfassten Positionsfehlersignalen zu erzeugen. Die erfassten
Positionsfehlersignale werden kombiniert, um ein Positionsfehlerausgangssignal
bereitzustellen, das ein Positionierungssystem antreibt, um den
Magnetkopf lateral zu der Länge
des Magnetbandes zu positionieren. Das Positionsfehlerausgangssignal
repräsentiert
einen Durchschnitt der Positionsfehler, die durch die erfassten
Positionsfehlersignale angezeigt werden. Die Güte des erfassten Positionsfehlersignals
wird überwacht,
wobei Signale von schlechter Qualität aus dem Positionsfehlerausgangssignal
zum Aufrechterhalten einer Qualitätsservosteuerung beseitigt
werden.
-
Das
US-Patent Nr. 5,450,257 bezieht
sich auf ein Kopfspurausrichtungssystem zur Verwendung bei Magnetaufzeichnungsbandantrieben,
die eine Fehlausrichtung zwischen der Kopfanordnung und einer aufgezeichneten
Servospur auf dem Band automatisch korrigieren. Unter Verwendung
einer Servorsteuerschleife berechnet das System einen Kopfspurausrichtungsfehler
während
eines Betriebs des Bandantriebs und schwenkt entweder die Kopfanordnung
oder stellt die Bandkassette ein, um den Fehler zu kompensieren. Transversale
Kopfspurpositionierungsmechanismen sind ebenfalls in dem System
umfasst, um eine zentrierte Position der Köpfe auf der Servospur anzuordnen
und aufrechtzuerhalten.
-
Ein
Typ eines Servosystems ist ein zeitgebungsbasiertes System. Zeitgebungsbasierte
Servosysteme sind auf dem Gebiet bekannt. Bei solchen Servosystemen
werden Servobänder
geschrieben, die eine spezielle Servobandkonfiguration aufweisen.
Diese Servobandkonfiguration stellt sowohl eine Anzeige einer Position
(und einer Geschwindigkeit) in die Richtung der Bewegung des Bandes
als auch eine Anzeige einer Lateralposition des Bandes relativ zu
dem Servoelement bereit, das das Servoband liest. Die Bandantriebe
umfassen ein zeitgebungsbasiertes Demodulationsschema zum Erfassen
der Servoinformationen auf dem Band. Diese Informationen umfassen
die Lateralposition, die Bandgeschwindigkeit und codierte Datenbits.
Die Position des Kopfes relativ zu der Bandbreite wird aus der relativen
Zeitgebung von entgegengesetzten, sich azimutal neigenden Übergängen hergeleitet.
Rücklesepulse
aus dem Servocode werden in Stößen (Bursts)
verarbeitet. Ein Stoß ist
ein Satz von Übergängen, die
zusammen gruppiert sind, um eine vorbestimmte Anzahl von Pulsen
bei einem Lesen zu erzeugen. Die Zeitdifferenz zwischen benachbarten
Stößen repräsentiert
die Lateralposition und die Zeitdifferenz zwischen abwechselnden
Stößen repräsentiert
die Bandgeschwindigkeit. Für
detaillierte Informationen hinsichtlich zeitbasierter Servosysteme,
siehe Europäische
Patentanmeldung
EP 0690442
A2 .
-
Bei
Adaptivbandgeschwindigkeitssystemen (ATS-Systeme; ATS = Adaptive
Tape Speed) wird die Bandgeschwindigkeit der Hostdatenrate angepasst.
Dies ermöglicht,
dass schnelle Hosts Daten mit einer hohen Rate übertragen, während langsame
Hosts den Bandantrieb nicht dazu zwingen, das Band anzuhalten und
wieder zurückzupositionieren,
wenn die Daten, die auf das Band geschrieben werden sollen, aus
dem Datenpuffer auslaufen.
-
Um
ein ATS auszuführen,
wird ein Takt, der die Bandgeschwindigkeit nachführt, zum Erzeugen des Schreibtaktes
und um zu ermöglichen,
dass die Bandbreite der Analogrücklesefilter
die Bandgeschwindigkeit nachführt,
benötigt.
Der Schreibtakt muss ein Niedrig-Jitter-Takt sein, der die Bandgeschwindigkeit
reibungslos nachführt,
um sicherzustellen, dass die Datenbits, die auf das Band geschrieben
werden, für
jede erlaubte Bandgeschwindigkeit in einem gleichmäßigen räumlichen
Abstand platziert werden.
-
Bandantriebe
umfassen Analogrücklesefilter.
Die Rücklesefilter
entfernen Rauschen und sind typischerweise Bessel-Filter oder Linearphasenfilter.
Diese Filter verwenden oft eine Phasenregelschleife, die mit einem
Takt verriegelt ist, um die Filterbandbreite einzustellen. Die Bandbreite
des Rücklesefilters
eines ATS-Bandantriebs muss mit Bandgeschwindigkeit skalieren, um
eine konstante räumliche
Bandbreite zu erzeugen, weil die Rücklesesignalbandbreite mit
Bandgeschwindigkeit skaliert und tatsächlich ein konstantes räumliches
Spektrum ist.
-
Solch
ein Nachführungstakt
könnte
mit einer Phasenregelschleife (PLL; PLL = Phase Locked Loop) erzeugt
werden, die mit dem Servocode verriegelt ist, der auf das Band geschrieben
ist. Der momentane Geschwindigkeitsbereich, der durch das ATS-System
erfordert wird, befindet sich in dem Bereich von herkömmlichen
analogen spannungsgesteuerten Oszillatoren, die bei Phasenregelschleifen
verwendet werden. Eine Verwendung einer solchen Phasenregelschleife
würde ein
Filtern oder ein Mitteln der Geschwindigkeitsinformationen aus dem
Servocode ermöglichen,
um eine gewisse Unempfindlichkeit gegenüber Defekten und Ausfällen bei
dem Servosignal zu bieten.
-
Phasenregelschleifen
und Frequenzregelschleifen sind auf dem Gebiet bekannt und sind
einander ähnlich,
außer
dass eine Phasenregelschleife eine Phase sowie eine Frequenz nachführt. Eine
Phasenregelschleife umfasst einen Phasendetektor, der einen ersten
Eingang aufweist, der die ankommende Nachricht empfängt, und
einen zweiten Eingang und einen Ausgang aufweist; ein Schleifenfilter,
das einen mit dem Ausgang des Phasendetektors gekoppelten Eingang
auf weist und einen Ausgang aufweist; einen spannungsgesteuerten
Oszillator (VCO; VCO = voltage controlled oscillator), der einen
mit dem Ausgang des Schleifenfilters gekoppelten Eingang aufweist
und einen Ausgang aufweist, der einen Ausgang der Phasenregelschleife
definiert; und einen Teiler, der einen mit dem Ausgang des spannungsgesteuerten
Oszillators gekoppelten Eingang aufweist, und einen Ausgang aufweist,
der mit dem zweiten Eingang des Phasendetektors verbunden ist. Der
Phasendetektor erzeugt eine Ausgangsspannung proportional zu der
Phasendifferenz von zwei Eingangssignalen. Das Schleifenfilter wird
verwendet, um die Dynamik der Phasenregelschleife zu steuern. Der
spannungsgesteuerte Oszillator erzeugt einen Wechselausgang, der
eine Frequenz proportional zu der Eingangssteuerspannung aufweist.
Der Teiler erzeugt ein Ausgangssignal, das eine Frequenz aufweist,
die eine ganzzahlige Teilung des Eingangssignals ist. Das Schleifenfilter
umfasst einen Kondensator auf einem Steuerknoten des spannungsgesteuerten
Oszillators.
-
Die
Bezeichnung „Phasenregelschleife", wie dieselbe hierin
verwendet wird, soll eine physische Struktur und keinen Betriebszustand
beschreiben. Die Bezeichnung „Regel" in dem Ausdruck „Phasenregelschleife" impliziert nicht,
dass die Schaltungsanordnung in einem verriegelten Zustand arbeitet
bzw. funktioniert. Somit ist „Regel", wie hierin verwendet,
eine Bezeichnung zur Unterstützung
einer Definition einer speziellen Schaltungskonfiguration und soll
keinen erforderlichen Betriebszustand für die Schaltung implizieren.
-
Ein
Nachteil dieses Phasenregelschleifenansatzes besteht in der Tatsache,
dass die Frequenz, die durch den analogen spannungesteuerten Oszillator
abhängig
von der Steuerspannung erzeugt wird, über Temperatur- und Leistungsversorgungsspannungsvariationen
und Variationen von Teil zu Teil unvorhersehbar ist. Auf Grund dieser
Unvorhersehbarkeit wird eine Schleife unter Verwendung eines Phase/Frequenz-Komparators verriegelt,
um die Steuerspannung des span nungsgesteuerten Oszillators einzustellen,
bis die Spannungsgesteuerter-Oszillator-Phase und -Frequenz mit
der erwünschten
Phase und Frequenz übereinstimmen.
-
Diese
Rückkopplungsanforderung
macht es schwierig, die Frequenz des spannungsgesteuerten Oszillators über lange
Servoausfälle
konstant zu halten. Wenn der Phase/Frequenz-Komparator einfach aufhört, Pulse
von dem Bandservocode zu empfangen, driftet der spannungsgesteuerte
Oszillator frequenzmäßig von den
letzten fehlerfreien Daten ab. Verfahren, um die Phasenregelschleife
in einen Haltemodus zu schalten, sind ebenfalls anfällig für Versätze und
einen Drift bei der gehaltenen Frequenz. Wenn ein ATS-Bereich erforderlich
wäre, der
größer als
der momentane Bereich ist, würde
der analoge spannungsgesteuerte Oszillator bei der Phasenregelschleife
auch mehrere Bereiche aufweisen müssen. Dies würde auf
dem Band gelassene Abstände
erfordern, um zu ermöglichen,
dass die Phasenregelschleife sich in den neuen Bereich einschwingt.
-
ZUSAMMENFASSUNG DER ERFINDUNG
-
Die
Erfindung sieht einen Mehrphasentaktgenerator bei einem Nachführungstakt
vor, der verwendet wird, um Daten auf das Magnetmedium so zu schreiben,
dass Datenbits, die auf das Magnetmedium geschrieben werden, auf
dem Magnetmedium ungeachtet der Geschwindigkeit gleichmäßig beabstandet
sind. Um die Analogschaltungsprobleme zu vermeiden, die obig in
dem Hintergrund der Erfindung erörtert
worden sind, wird ein digital gesteuerter Oszillator (DCO; DCO =
digitally controlled oscillator) verwendet, um einen Nachführungstakt
zu definieren. Durch eine Verwendung von mehreren Takten der gleichen
Frequenz mit einer Phasenverschiebung zwischen jeder der Phasen
bei dem DCO wird ein Hochauflösung-Nachführungstakt
mit viel niedrigeren DCO-Taktgeschwindigkeiten
erzeugt.
-
Ein
Aspekt der Erfindung sieht eine Adaptivmediengeschwindigkeitsantriebseinheit
zur Verwendung mit einem Magnetspeichermedium vor, wobei das Magnetspeichermedium
ein zeitgebungsbasiertes Servomuster aufweist, das auf dasselbe
in einem Servoband geschrieben ist, wobei das Servomuster Übergänge umfasst,
wobei die Antriebseinheit einen Magnetkopf umfasst, der ein Servoleseelement
umfasst, das konfiguriert ist, um das Servomuster zu lesen und ein
Signal zu erzeugen, wobei das Signal erkennbare Signalereignisse
umfasst, die einem Lesen von Servoübergängen seitens des Servoleseelements
entsprechen, wobei der Magnetkopf ferner ein Datenschreibelement
umfasst; einen Servodecodierer, der eine Zeiterfassungslogik umfasst,
die konfiguriert ist, um die Zeitdauer zwischen den Signalereignissen
zu bestimmen; und einen digital gesteuerten Oszillator, der konfiguriert
ist, um einen Nachführungstakt
zu erzeugen, den das Schreibelement verwenden kann, um Daten auf
das Magnetmedium mit einer gleichmäßigen Beabstandung ungeachtet
der Magnetmediumgeschwindigkeit zu schreiben, wobei der digital
gesteuerte Oszillator einen Mehrphasentaktgenerator umfasst, wodurch
eine Auflösung
verbessert wird.
-
Ein
anderer Aspekt der Erfindung sieht einen Adaptivgeschwindigkeitsbandantrieb
zur Verwendung mit einem Magnetband vor, das eine Länge und
eine Breite und ein auf dasselbe geschriebenes Servomuster aufweist,
wobei das Servomuster Übergänge aufweist,
wobei der Bandantrieb einen Bandkopf aufweist, der ein Datenschreibelement
und ein Servoleseelement umfasst, das konfiguriert ist, um das Servomuster
zu lesen und ein Signal zu erzeugen, wobei das Signal erkennbare
Signalereignisse umfasst, die einem Lesen von Servoübergängen seitens
des Servoleseelements entsprechen; einen Motor, der konfiguriert
ist, um die Länge des
Bandes relativ zu dem Kopf zu bewegen, so dass das Servoleseelement
das Servomuster lesen kann; einen Servodecodierer, der konfiguriert
ist, um das Servosignal zu empfangen, wobei der Servodecodierer eine
Zeiterfassungslogik umfasst, die konfiguriert ist, um die Zeitdauer
zwischen den Signal ereignissen zu bestimmen; und einen digital gesteuerten
Oszillator, der konfiguriert ist, um einen Nachführungstakt zu erzeugen, den
das Schreibelement verwenden kann, um Daten auf das Band mit einer
gleichmäßigen Beabstandung
ungeachtet der Bandgeschwindigkeit zu schreiben, wobei der digital
gesteuerte Oszillator einen Mehrphasentaktgenerator umfasst.
-
Ein
anderer Aspekt der Erfindung sieht ein Verfahren zum Erzeugen eines
Nachführungstaktsignals vor,
das zum Schreiben von Daten auf eine gleichmäßig beabstandete Weise auf
ein Magnetmedium bei einer Adaptivgeschwindigkeitsantriebseinheit
verwendet wird, wobei das Magnetspeichermedium ein Servomuster aufweist,
das auf dasselbe in einem Servoband geschrieben ist, wobei das Servomuster Übergänge umfasst, wobei
das Magnetmedium relativ zu einem Magnetkopf bewegbar ist und der
Kopf ein Servoleseelement umfasst, das konfiguriert ist, um das
Servomuster zu lesen und ein Signal zu erzeugen, wobei das Signal
erkennbare Signalereignisse umfasst, die einem Lesen von Servoübergängen seitens
des Servoleseelements entsprechen, wobei das Verfahren ein Empfangen
des Servosignals und ein Bestimmen der Geschwindigkeit des Magnetmediums
bezüglich
des Kopfes durch ein Bestimmen der Zeitdauer zwischen den Signalereignissen aufweist;
und ein Erzeugen des Nachführungstakts
durch ein Laden eines Nachladewertes, der für die Geschwindigkeit des Magnetmediums
repräsentativ
ist, in Zählern
eines digital gesteuerten Oszillators, der einen Mehrphasentaktgenerator
aufweist.
-
Andere
Merkmale und Vorteile der Erfindung ergeben sich für durchschnittliche
Fachleute auf dem Gebiet bei einer Prüfung der folgenden detaillierten
Beschreibung, der Ansprüche
und der Zeichnungen.
-
BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist
eine perspektivische Ansicht einer Antriebseinheit, die einen Servoleser
gemäß einem
Ausführungsbeispiel
der Erfindung umfasst.
-
2 stellt
ein Servomuster in einem Servoband dar, das durch den Servoleser
von 1 gelesen wird.
-
3 ist
ein Blockdiagramm, das eine Schaltungsanordnung darstellt, die in
der Antriebseinheit von 1 enthalten ist.
-
4 stellt
eine Zeiterfassungsschaltungsanordnung dar, die in der Antriebseinheit
von 1 enthalten ist.
-
5 ist
ein Graph, der einen Betrieb der Zeiterfassungsschaltungsanordnung
von 4 darstellt.
-
6 stellt
einen Mehrphasentaktgenerator dar, der mit der Schaltung von 4 verwendet
wird.
-
7 stellt
einen DCO dar, der in der Antriebseinheit von 1 enthalten
ist.
-
8 ist
ein Zeitgebungsdiagramm, das einen Betrieb des DCO von 7 darstellt.
-
9 stellt
einen Mehrphasentaktgenerator dar, der mit dem DCO von 8 verwendet
wird.
-
DETAILLIERTE BESCHREIBUNG
DER ERFINDUNG
-
1 zeigt
ein System 10, das einen Servoschreiber 12 und
eine Mehrzahl von Antriebseinheiten wie Bandantrieben 14 und 16 umfasst.
Obwohl die Erfindung in 1 als in Ver bindung mit einem
Computerbanddatenspeicher verwendet dargestellt ist, weist die Erfindung
eine breite Vielfalt von Anwendungen auf. Zum Beispiel können einige
Aspekte der Erfindung in Verbindung mit anderen Speichermedien als
Bändern
oder zum Speichern von Analog- oder Digitalmusik oder -informationen,
die keine Daten sind, verwendet werden. Einige Aspekte der Erfindung
können
zum Beispiel in Verbindung mit einer aus einer Vielfalt von Typen
von Speichervorrichtungen einschließlich von Diskettenspeichervorrichtungen
ausgeführt
werden. Lediglich zu Darstellungszwecken ist die Erfindung in Verbindung
mit einer Bandtechnologie beschrieben.
-
Die
Antriebseinheiten 14 und 16 lesen Daten aus bzw.
schreiben Daten auf ein Band oder eine andere Form von Magnetspeichermedien.
Die Bandantriebe 14 und 16 können mit Netzwerken gekoppelt
sein oder mit einzelnen Computern verwendet werden. Zum Beispiel
ist der Bandantrieb 16 zur Kommunikation mit Computern 20 oder 22 mit
einem Netzwerk 18 verbunden, und der Bandantrieb 14 wird
mit einem einzelnen Computer 24 verwendet. Ferner kann
der Bandantrieb, der mit einem Netzwerk gekoppelt ist oder mit einem
einzelnen Computer verwendet wird, entweder eine selbständige (von
einem Computer getrennte) Einheit sein oder konfiguriert sein, um
in einem Fach in einem Computer aufgenommen zu sein. Bei dem dargestellten
Ausführungsbeispiel
zum Beispiel ist der Bandantrieb 16 ein selbständiger Bandantrieb,
und der Bandantrieb 14 wird in einem Fach in einem Gehäuse des
Computers 24 gehalten. Bei dem dargestellten Ausführungsbeispiel sind
die Antriebseinheiten 14 und 16 Linearaufzeichnungsantriebssysteme.
Alternative Ausführungsbeispiele sind
möglich.
-
Bei
dem dargestellten Ausführungsbeispiel
werden der Servoschreiber 12 und die Bandantriebe 14 und 16 mit
Bandkassetten 26, 28 oder 30 verwendet.
Bei dem dargestellten Ausführungsbeispiel
sind die Bandkassetten einzelne Bandkassetten vom Aufspultyp und
umfassen jeweils ein Gehäuse,
das eine Spule 32 hält,
und ein Band 34, das auf der Spule aufgewickelt ist. Eine
zweite Spule 36, die in der Servoeinheit 12 oder
in dem Bandantrieb 14 oder 16 enthalten ist, nimmt
das Band in Eingriff. Bei einem alternativen Ausführungsbeispiel
umfasst die Bandkassette zwei Spulen. Das Band weist eine Breite
B (2) von z. B. 8 mm, 4 mm, 1/4 Zoll oder 1/2 Zoll
auf. Das Band weist ebenfalls eine Länge in die Richtung der Bandbewegung
auf (d.h. in die Richtung senkrecht zu der Richtung der Breite B).
Die Richtung der Bandbewegung ist durch einen Pfeil 37 dargestellt.
-
Der
Servoschreiber 12 schreibt zu einer nachfolgenden Verwendung
bei einem Bandantrieb 14 oder 16, der Daten liest
und schreibt und den Servocode liest, einen Servocode auf die Bänder vor.
Der Servoschreiber 12 erzeugt zeitgebungsbasierte Servomuster
im Gegensatz zu amplitudenbasierten Servomustern.
-
2 stellt
eine Servobandkonfiguration dar, die bei einem Ausführungsbeispiel
der Erfindung für
ein Servoband verwendet werden könnte.
Diese in
2 gezeigte Servobandkonfiguration
liefert sowohl eine Anzeige einer Position (und einer Geschwindigkeit)
in die Richtung der Bewegung des Bandes als auch eine Anzeige einer
Lateralposition des Bandes relativ zu dem Servoelement, das das
Servoband liest. Die Bandantriebe
14 und
16 umfassen
ein zeitgebungsbasiertes Demodulationsschema zum Erfassen der Servoinformationen
auf dem Band
34. Die Bandantriebe
14 und
16 weisen
jeweils einen Kopf
38 auf. Die Position eines Kopfes
38 relativ
zu der Breite B des Bandes wird aus der relativen Zeitgebung von
azimutal geneigten Übergängen hergeleitet.
Spezifischer ausgedrückt
umfassen die Köpfe
38 jeweils
Servoleseelemente
39, Datenschreibelemente
170 und
Datenleseelemente
172. Das Band
34 weist einen
Servocode auf, der auf dasselbe in einem Servoband
40 geschrieben
ist. Der Servocode umfasst zwei entgegengesetzte Azimut-Stöße mit einer
Zählung
von zehn Übergängen und
zwei entgegengesetzte Azimut-Stöße mit einer
Zählung
von acht Übergängen. Wie
in
2 gezeigt ist, sind Übergänge mit einer positiven Neigung,
wie Übergänge
42 und
43,
und Übergänge mit
einer negativen Neigung, wie Übergang
44,
vorhanden. Ungeachtet der Lateralposition des Kopfes
38 ist
die Zeitgebung zwischen den Übergängen
42 und
43 die
gleiche, weil die Übergänge
42 und
43 die
gleiche Neigung aufweisen. Somit ist eine Geschwindigkeitsinformation
ohne weiteres bestimmt. Um die Lateralposition des Kopfes
38 zu
bestimmen, um zu bestimmen, ob der Kopf näher zu einer Seite oder zu
der anderen Seite des Servobandes ist, wird ein Muster von zwei
Stößen von
zehn Übergängen, gefolgt
von zwei Stößen von
acht Übergängen, verwendet.
Bei dem dargestellten Ausführungsbeispiel
sind die Übergänge
42 und
43 beispielhaft
in einem Azimut-Winkel von sechs Grad geschrieben. Somit werden
Rücklesepulse
aus dem Servocode in Stößen verarbeitet.
Ein Stoß ist
ein Satz von Übergängen, die
zusammen gruppiert sind, um eine vorbestimmte Anzahl von Pulsen
bei einem Lesen zu erzeugen. Die Zeitdifferenz zwischen benachbarten
Stößen repräsentiert
eine Lateralposition und die Zeitdifferenz zwischen abwechselnden
Stößen repräsentiert
eine Bandgeschwindigkeit. Für
detaillierte Informationen hinsichtlich zeitgebungsbasierter Servosysteme,
siehe Europäische
Patentanmeldung
EP
0690442 A2 .
-
Da
dies ein zeitgebungsbasiertes Servosystem ist, ist eine Zeitgebungsmessung
mit hoher Auflösung notwendig,
um eine Positionsmessung mit hoher Auflösung zu erreichen.
-
Das
Band 34 ist relativ zu dem Kopf 38 bewegbar. Spezifischer
ausgedrückt
umfassen die Bandantriebe 14 und 16 jeweils einen
Motor 41, der konfiguriert ist, um die Länge des
Bandes relativ zu dem Kopf zu bewegen, und das Servoleseelement 39 des
Kopfes 38 liest das Servomuster. Das Servoleseelement 39 erzeugt
ein Signal, das erkennbare Signalereignisse umfasst, die einem Lesen
von Servoübergängen seitens des
Servoleseelements entsprechen. Spezifischer ausgedrückt tritt
bei der Servorücklesewellenform
eine Spitze auf, wenn das Servoleseelement 39 einen Servoübergang 42, 43 oder 44 liest.
-
Die
Bandantriebe 14 und 16 umfassen jeweils einen
Servodecodierer 48 (3), der
konfiguriert ist, um das Servosignal von dem Servoleseelement 39 zu
empfangen. Bei dem dargestellten Ausführungsbeispiel ist der Servodecodierer 48 in
einer anwendungsspezifischen integrierten Schaltung (ASIC; ASIC
= application specific integrated circuit) 49 definiert,
die einen Vorverstärker 50,
der mit dem Servoleseelement 39 gekoppelt ist, ein Analogfilter 174,
das mit dem Vorverstärker 50 gekoppelt
ist, einen Pulsdetektor 54, der mit dem Analogfilter 174 gekoppelt
ist, und eine Zeiterfassungslogik 56, die mit dem Pulsdetektor 54 gekoppelt
ist, umfasst.
-
Der
Servodecodierer 48 bestimmt die Position des Kopfes 38 bezüglich des
Servobandes 40 ansprechend auf die Zeitdauer zwischen den
Signalereignissen und erzeugt ein Fehlersignal, das eine tatsächliche Kopfposition
relativ zu einer erwünschten
Kopfposition in dem Servoband 40 anzeigt. Bei einem Linearantriebssystem
zum Beispiel zeigt das Fehlersignal eine tatsächliche Kopfposition relativ
zu einer erwünschten Kopfposition
bezüglich
der Breite B des Bandes 34 an.
-
Die
Bandantriebe 14 und 16 umfassen ferner jeweils
einen Kopfpositionierer 58, der konfiguriert ist, um die
Position des Kopfes relativ zu dem Magnetspeichermedium bezüglich des
Servobandes 40 ansprechend auf das Fehlersignal einzustellen.
-
Die
Zeiterfassungslogik 56 des Servodecodierers 48 ist
konfiguriert, um die Zeitdauer zwischen den Signalereignissen zu
bestimmen, wie durch den Pulsdetektor 54 angezeigt. Die
Zeiterfassungslogik umfasst eine Zeiterfassungsschaltungsanordnung 60 (4).
-
Bei
einem Ausführungsbeispiel
umfasst die Zeiterfassungsschaltungsanordnung 60 eine Mehrzahl von
Zählern 62, 64, 66 und 68.
Die Zähler 62, 64, 66 und 68 sind
Mehrbit-Binärzähler, die
konfiguriert sind, um frei zu zählen.
Die Zeiterfassungsschaltungsanordnung 60 umfasst ferner
eine Mehrzahl von Mehrbit-Latches 70, 72, 74 und 76,
die jeweils mit den Binärzählern gekoppelt
sind. Die Latches speichern Zählwerte
für die jeweiligen
Phasen ansprechend auf die erkennbaren Signalereignisse, die einem
Lesen von Servoübergängen seitens
des Servoleseelements entsprechen, zwischen. Die Latches umfassen
Ladeeingänge,
die durch die vordere Flanke eines Pulses ausgelöst werden, die anzeigt, dass
ein Zeitereignis anfängt
oder aufhört.
Um eine asynchrone Schaltungsanordnung zu minimieren, werden mehrere
Instanzen der Zeitereignisse erzeugt, der Anzahl von Phasen entsprechend,
und jeder Latch 70, 72, 74 und 76 ist
auf eine der Instanzen synchronisiert. Nachdem die Latchdaten sich
eingestellt haben, wird die Summe der Werte in den Latches 70, 72, 74 und 76 berechnet,
um einen Zeitwert mit hoher Auflösung
zu erzeugen. Die Berechnung der Summe wird in einem Postprozessor
in der Zeiterfassungslogik 56 durchgeführt, während die Zähler 62, 64, 66 und 68 weiterzählen. Nachdem
die Hochauflösung-Zeitstempel
berechnet worden sind, wird ein weiteres Verarbeiten der Zeitdifferenz
zwischen Ereignissen mit herkömmlichen
Datenpfadverarbeitungsverfahren durchgeführt.
-
5 stellt
die Erhöhung
bei der Auflösung
dar, die durch ein Aufweisen mehrerer Phasen gewonnen wird. Für ein erstes
Zeitereignis 78 ist der Zeitstempel gleich der Summe von
Zählwerten
für die
Zähler 62, 64, 66 und 68 zwischen
vorderen Flanken von Anfangs- und Stopppulsen 80 und 82.
Es sind drei vordere Flanken für
jede Phase 0 durch Phase 3 zwischen den vorderen Flanken der Pulse 80 und 82 vorhanden.
Somit beträgt der
Zeitstempel für
das Ereignis 78 3 + 3 + 3 + 3 = 12.
-
Für ein zweites
Zeitereignis 84 ist der Zeitstempel gleich der Summe von
Zählwerten
für die
Zähler 62, 64, 66 und 68 zwischen
vorderen Flanken von Anfangs- und Stopppulsen 86 und 85.
Es sind drei vordere Flanken für
jede Phase 0 durch Phase 2 zwischen den vorderen Flanken der Pulse 86 und 85 und
zwei vordere Flanken für
Phase 3 vorhanden. Somit beträgt
der Zeitstempel für
das Ereignis 78 3 + 3 + 3 + 2 = 11. Wenn kein Mehrphasentakt
verwendet würde,
wäre es
nicht möglich,
zwischen den Zeitereignissen 78 und 84 unter Verwendung
eines Taktes von gleicher Geschwindigkeit zu unterscheiden.
-
Bei
einem Ausführungsbeispiel
sind die Zähler
jeweils konfiguriert, um mit einer Frequenz zu zählen, die nicht größer als
400 MHz ist. Spezifischer ausgedrückt ist die Anzahl von Phasen
für den
Mehrphasentakt auf der Basis einer erwünschten Auflösung und
auf der Basis der Frequenz des Eingangstaktes gewählt. Zum Beispiel
ermöglicht
eine Verwendung eines Vierphasentaktes mit 50 MHz eine Zeiterfassungsauflösung von
5 ns (1 ÷ 50
MHz ÷ 4)
oder das Äquivalent
eines 200-MHz-Einphasentaktes. Somit sind bei einem Ausführungsbeispiel
die Zähler
jeweils konfiguriert, um mit einer Frequenz zu zählen, die nicht größer als
50 MHz ist, und der Mehrphasentakt umfasst zumindest vier Phasen.
Da mit dem Fortschritt der Technologie immer höhere und kostengünstige Geschwindigkeitstakte
bei ASICs möglich
werden, wird die Erfindung immer noch eine erhöhte Auflösung für jede gegebene Taktgeschwindigkeit
liefern.
-
Es
gibt andere Verfahren zum Kombinieren der Daten aus den Mehrphasen,
die keine Duplizierung des Zählers
für jede
der Taktphasen erfordern. Dies ist insbesondere vorteilhaft, wenn
sich die Anzahl der Phasen erhöht.
-
Bei
einem Ausführungsbeispiel
(6) umfasst ein Mehrphasentaktgenerator 87 eine
Mehrzahl von Verzögerungselementen 88, 90 und 92,
die zusammen in Kaskade gekoppelt sind, und einen Eingangstakt 104,
der mit dem ersten Verzögerungsele ment 88 gekoppelt
ist. Die Verzögerungselemente 88, 90 und 92 weisen
jeweils einen Eingang und einen Ausgang auf. Die Verzögerungselemente
definieren entsprechende Phasen Ph0, Ph1, Ph2 und Ph3 des Mehrphasentaktgenerators 87.
Diese Phasen Ph0, Ph1, Ph2 und Ph3 sind jeweils mit den Takteingängen PHASE
0, PHASE 1, PHASE 2 und PHASE 3 der Zähler 62, 64, 66 und 68 von 4 gekoppelt.
Somit hängt
die Anzahl der Verzögerungselemente 88, 90 und 92 von
der Anzahl von Phasen ab. Bei dem dargestellten Ausführungsbeispiel
sind drei Verzögerungselemente
bereitgestellt, die vier Phasen Ph0, Ph1, Ph2 und Ph3 definieren.
Jedoch können
dieselben eine beliebige erwünschte
Anzahl von Phasen sein. Bei einem Ausführungsbeispiel zum Beispiel
sind acht Phasen vorhanden. Der Mehrphasentaktgenerator 87 umfasst
ferner einen Eingangstakt 104, der mit dem Eingang des
ersten Verzögerungselements 88 gekoppelt
ist. Das letzte Verzögerungselement 92 weist
einen Ausgang Ph3 auf, der gesteuert wird, um eine Phase aufzuweisen,
die die gleiche ist wie die Phase des Eingangstaktes 104.
Spezifischer ausgedrückt
sind die Verzögerungselemente 88, 90 und 92 einstellbare
Verzögerungselemente
und die Bandantriebe 14 und 16 umfassen ferner
eine Steuerschaltungsanordnung, die konfiguriert ist, um die Verzögerungselemente
so einzustellen, dass der Ausgang Ph3 des letzten Verzögerungselements 92 die
gleiche Phase aufweist wie der Eingangstakt 104. Bei dem
dargestellten Ausführungsbeispiel
werden die Verzögerungselemente 88, 90 und 92 im
Gegensatz dazu, einzeln steuerbar zu sein, alle gleichzeitig gesteuert.
Die Verzögerungselemente 88, 90 und 92 sind
somit bevorzugt auf eine lokalisierte und gesteuerte Weise aufgebaut,
so dass die Verzögerungsvariation
zwischen Verzögerungselementen
begrenzt ist. Andernfalls kann eine Ungleichmäßigkeit der Phasen bezüglich einander
zu einem Fehler bei dem erfassten Zeitwert des Ereignisses führen.
-
Die
Steuerschaltungsanordnung umfasst einen Phasenkomparator 106,
der die Phase des Ausgangs Ph3 des letzten Verzögerungselements 92 mit
dem Eingangstakt 104 vergleicht und einen Ausgang Perr
liefert, der eine Phasendifferenz anzeigt. Die Steuerschaltungsanordnung
weist ferner einen Tiefpassfilter 108 auf. Der Phasenfehler
zwischen dem Eingangstakt 104 und dem Ausgang Ph3 des letzten
Verzögerungselements 92 wird
gefiltert und verwendet, um die Verzögerung aller Verzögerungselemente 88, 90 und 92 einzustellen.
Auf diese Weise ist sichergestellt, dass die Gesamtverzögerung aller
Verzögerungselemente
ein Zyklus des Eingangstaktes über
Variationen von Teil zu Teil, Temperatur-, Versorgungsspannung-
und andere Variationen ist.
-
Die
Anzahl der Phasen des Mehrphasentaktgenerators 87 ist auf
der Basis einer erwünschten
Auflösung
und auf der Basis der Frequenz des Eingangstaktes 104 gewählt. Bei
einem Ausführungsbeispiel
zum Beispiel weist der Eingangstakt 104 eine Frequenz auf,
die nicht größer als
50 MHz ist, wobei der Mehrphasentaktgenerator 87 zumindest
vier Phasen aufweist. Eine Verwendung eines Vierphasentaktes bei
50 MHz ermöglicht
eine Zeiterfassungsauflösung
von 5 ns oder das Äquivalent
eines 200-MHz-Einphasentaktes. Bei einem anderen Ausführungsbeispiel
weist der Eingangstakt 104 eine Frequenz auf, die nicht
größer als
50 MHz ist, und der Mehrphasentaktgenerator 87 weist zumindest
acht Phasen auf.
-
Ein
Mehrphasentaktgenerator kann auch bei einem Nachführungstakt
verwendet werden, der verwendet wird, um Daten auf das Band zu schreiben,
so dass die Datenbits, die auf das Band geschrieben werden, ungeachtet
der Bandgeschwindigkeit gleichmäßig auf
dem Band beabstandet sind. Um die Analogschaltungsprobleme zu vermeiden,
die obig in dem Hintergrund der Erfindung erörtert sind, wird bei der ASIC 49 (3) ein
digital gesteuerter Oszillator (DCO) 110 verwendet, um
einen Nachführungstakt 162 zu
definieren. Der Nachführungstakt 162 wird
in Verbindung mit einem Schreiben von Daten auf das Band 34 verwendet.
-
Ein
digital gesteuerter Oszillator erzeugt einen Takt mit einer Frequenz,
bestimmt durch den numerischen Wert in ei nem Steuerregister. Bei
einem digital gesteuerten Oszillator ist die Ausgangsfrequenz für jeden Steuerregisterwert
genau bekannt. Somit ist keine Rückkopplungsschleife
erforderlich. Dies vereinfacht den Entwurf, da Schleifenstabilität und -dynamik
nicht berücksichtigt
werden müssen.
Ein Halten des digital gesteuerten Oszillators mit der letzten bekannten
guten Frequenz durch einen langen Servosignalausfall ist so einfach
wie ein Nicht-Aktualisieren des Kontrollregisterwertes, bis wieder
fehlerfreie Daten erfasst sind.
-
Die
ASIC 49 umfasst ferner eine Analogfiltersteuerung-PLL 164.
Die Bandantriebe 14 und 16 umfassen jeweils einen
Analogfilter 174, der ein Rücklesefilter ist, der das Rücklesesignal
aus dem Servoleseelement 39 filtert. Die Bandbreite des
Analogfilters 174 führt
die Geschwindigkeit des Bandes 34 nach. Spezifischer ausgedrückt bewirkt
die Analogfiltersteuerung-PLL 164, dass die Bandbreite
des Analogfilters 174 den Eingangstakt zu der PLL 164 nachführt. Der
Eingangstakt zu der PLL 164 ist der Nachführungstakt 162.
-
Die
Bandantriebe 14 und 16 umfassen ferner jeweils
eine einen Datenschreibtakt erzeugende PLL 166, die einen
Eingang aufweist, der mit dem Nachführungstakt 162 gekoppelt
ist. Die Bandantriebe 14 und 16 umfassen ferner
jeweils ein Lese-/Schreibsystem 168, das einen Schreibtakt
aufweist, der mit der den Datenschreibtakt erzeugenden PLL 166 und
mit dem Datenschreibelement 170 gekoppelt ist. Das Lese-/Schreibsystem 168 weist
ferner einen Analogfilter auf, der mit der den Datenschreibtakt
erzeugenden PLL 166 und mit dem Datenleseelement 172 gekoppelt
ist. Die den Datenschreibtakt erzeugende PLL 166 vervielfacht
den Nachführungstakt 162 zu
einer Frequenz, die für
den Schreibtakt des Lese-/Schreibsystems 168 zweckmäßig ist.
-
Solange
der digital gesteuerte Oszillator 110 die erwünschte Maximalfrequenz
mit einer ausreichenden Auflösung
für eine
inkrementale Änderung
bei dem Steuerregisterwert er zeugen kann, ist ein Erzeugen von viel
niedrigeren Frequenzen eine einfache Angelegenheit eines Entwerfens
einer ausreichenden Anzahl von Bits in den Zählern, die verwendet werden,
um den digital gesteuerten Oszillator aufzubauen. Bei einem Ausführungsbeispiel
würde ein
nachladbarer Zähler,
der durch einen Hochfrequenztakt gespeist wird, verwendet werden,
um diesen Typ eines digital gesteuerten Oszillators zu implementieren.
Der Wert in dem Steuerregister würde
als der Nachladewert für
den Abwärtszähler verwendet
werden, um die Anzahl von Hochfrequenztaktzyklen zwischen Nullzählungen
des Zählers
zu bestimmen. Der Steuerregisterwert würde tatsächlich die Periode des Nachführungstaktes
bestimmen.
-
Die
Schwierigkeit bei diesem Ansatz besteht in einem Erreichen der Frequenzauflösung, die
benötigt wird,
um die Nachführungstaktfrequenz
ausreichend nah zu dem Idealwert für eine jegliche Bandgeschwindigkeit
zu halten. Zum Beispiel beträgt,
wenn der Maximalnachführungstakt
20 MHz und der DCO-Takt 100 MHz beträgt, die Periodenauflösung 10
Nanosekunden mit einer Nachführungstaktperiode
von 50 ns oder 20%-Frequenzschritte. Dies ist eine sehr grobe Frequenzauflösung, erfordert
jedoch eine vergleichsweise hohe DCO-Taktfrequenz von 100-MHz.
-
7 zeigt
einen DCO 110, der mehrere Takte PHASE 0, PHASE 1, PHASE
2 und PHASE 3 der gleichen Frequenz mit einer gleichmäßigen Phasenverschiebung
zwischen jeder der Phasen verwendet. Durch ein Verwenden von mehreren
Takten der gleichen Frequenz mit einer gleichmäßigen Phasenverschiebung zwischen
jeder der Phasen wird ein Hochauflösungsnachführungstakt 162 mit
viel niedrigeren DCO-Geschwindigkeiten
erzeugt. Jede Phase weist einen Abwärtszähler 112, 114, 116 bzw. 118 auf,
der automatisch mit den Inhalten eines Zählungsfeldes 120 nachgeladen
wird, wenn die Abwärtszählung eine
Nullzählung
erreicht. Spezifischer ausgedrückt
laden Komparatoren 122 separat die Zähler mit den Inhalten des Zählungsfeldes 120 nach,
wenn die Abwärts zählung eine
Nullzählung
erreicht. Der DCO 110 umfasst einen Multiplexer 124,
der auswählt,
welche der Taktphasenzähler-Nullzählungen
verwendet wird, um den Nachführungstaktausgang 162 auf
der Basis eines Wertes in einem Phasenfeld 130 zu erzeugen.
Der Zählungsnachladewert und
die Phase, die als der Ausgangspuls ausgewählt werden soll, werden mit
einem Akkumulator 126 vorausberechnet, wenn der vorhergehende
Ausgangspuls aufgetreten ist.
-
Um
eine noch feinere Auflösung
zu erzeugen, wenn mehrere Ausgangspulsperioden gemittelt werden, wird
bei den Akkumulatorberechnungen ein UnterBereich 128 aufrechterhalten.
Der UnterBereich-Wert 128 ist mit dem Phaseninkrement 130 und
dem Zählungsinkrement 120 kombiniert,
um ein Periodenregister 132 wie in 7 gezeigt
zu erzeugen. Bei dem dargestellten Ausführungsbeispiel werden der UnterBereich-Wert 128, das
Phaseninkrement 130 und das Zählungsinkrement 120 in
einer Binärform
gespeichert und verarbeitet.
-
Das
Periodenregister 132 ist der Steuerregistereingang zum
Spezifizieren der erwünschten
Periode des Nachführungstaktes.
Obwohl das Periodenregister 132 bei dem dargestellten Ausführungsbeispiel
drei Felder umfasst, jedes mit einer anderen Periodenauflösung, wird
das Periodenregister 132 als ein Linearsteuerwort behandelt,
das eine Niedrigstwertiges-Bit-Auflösung (LSB-Auflösung; LSB
= least significant bit) aufweist, die der Eingangstakt ist, der
durch die Anzahl von Phasen geteilt ist, die durch die UnterBereich-Zählung geteilt sind.
-
Bei
dem Ausführungsbeispiel,
das in 7 gezeigt ist, nehme an:
DCO-TaktFreq = 25
MHz (Periode = 40 ns) Grund-DCO-Taktfrequenz;
AnzahlvonPhasen
= 4 (2 Phasenauswahl-Bits. 40/4 = 10 ns pro Phase);
und
UnterBereichZählung =
4 (2 UnterBereich-Bits. 10 ns/4 = 2,5 ns)
-
Wenn
die erwünschte
Periode 183 ns beträgt
(5,46 MHz), dann 183 ns/2,5 ns = 73,2 oder ein Periodenregisterwert
von 73.
-
Als
eine Binärzahl
beträgt
dieser Periodenregisterwert:
0100|10|01
Cnt |PH|UR
-
Dies
kann als das Zeitintervall zwischen nachfolgenden Ausgangspulsen
bei dem folgenden Durchbruch gesehen werden:
ZählungsFeld
= 4 (4 × 40
ns Zählungsnachladewert)
PhasenFeld
= 2 (2 × 10
ns Phaseninkrement)
UnterBereich = 1 (1 × 2,5 nx jeder Ausgangspuls
akkumuliert) Summe = 182,5 ns = 73 × 2,5 ns
Periodenregister
= 4,2,1, "," als Feldseparator
verwendend.
-
Der
DCO 110 ist in zwei Abschnitte zerlegt: die nächste Akkumulatorberechnung
eines Ausführungsregisters 134 und
den Zähler-
und Phasenauswahlmultiplexer 124, der auf die Inhalte des
Ausführungsregisters 134 wirkt.
-
Der
Akkumulator
126 addiert einfach die Inhalte des Periodenregisters
132 zu
der momentanen Phase und den UnterBereich-Feldern
130 und
128 in
dem Akkumulator
126 und speichert das Ergebnis in dem Akkumulator
126 zurück. Die
Zählungs-
und Phasenfelder
120 und
130 des Akkumulators
126 werden
in dem Ausführungsregister
134 gespeichert,
nachdem der Zählwert
durch eins dekrementiert ist, weil der Zähler bis null abwärts zählt. Spezifischer
ausgedrückt
ist bei dem Ausführungsbeispiel
von
7 die tatsächliche
Zählung
eins mehr als das Zählungsfeld,
so dass das Zählungsfeld
vor einem Laden in das Ausführungsregister
134 durch
eins dekrementiert wird. Die Zähler
verwenden das Zählungsfeld
120B in
dem Ausführungsregister
134 als
den Nachladewert, wenn eine Nullzählung erreicht wird, während der
Phasenauswahlmultiplexer
124 einen Phasenauswahlschalter
136,
138,
140 oder
142 auf
der Basis eines Wertes in dem Phasenfeld
130 des Ausführungsregisters
134 einfach
schließt.
Mit dem obigen Beispiel fortfahrend (siehe
8),
| Periodenregister
= | 4,2,1 |
| Akkumulator
= | +X,0,0 Phase & UnterBereich
von Akkumulator |
| Akk1
= | 4,2,1
Nächster
Akkumulatorwert |
-
Somit
werden vier Takte gezählt
und Phase 2 wird als der Ausgangspuls gewählt, unter Verwendung des Schalters
140.
Wenn dieser Puls ausgegeben ist, werden die nächsten Pulsausführungswerte
berechnet als:
| Periodenregister
= | 4,2,1 |
| Akkumulator
= | +X,2,1 |
| Akk2
= | 5,0,2 |
-
Somit
werden fünf
Takte gezählt
und Phase 0 wird für
den Ausgangspuls ausgewählt.
Dieser Puls beträgt
4 × 40
ns + 2 × 10
ns = 180 ns nach dem ersten Puls.
-
Weiter
fortfahrend,
| Periodenregister
= | 4,2,1 |
| Akk
= | +X,0,2 Phase & UnterBereich
von Akkumulator |
| Akk3
= | 4,2,3 |
-
Dieser
Puls beträgt
ebenfalls 180 ns von dem vorhergehenden Puls.
-
Als
Nächstes,
| Periodenregister
= | 4,2,1 |
| Akk
= | +X,2,3 Phase & UnterBereich
von Akkumulator |
| Akk4
= | 5,1,0 |
-
Auf
Grund des Übertrags
des UnterBereich-Feldes beträgt
dieser Puls 190 ns von dem vorhergehenden Puls. Die Gesamtzeit für diese
letzten vier Pulse beträgt
180·3 + 190
= 730 ns für
eine Durchschnittsperiode von 730 ns/4 = 182,5 ns
-
Solange
ein Durchschnitt von vier Pulsperioden akkumuliert werden kann,
kann eine Auflösung
von 2,5 ns erreicht werden, auch wenn die Verschiebung zwischen
jeder Phase 10 ns beträgt.
-
Die
Ausgangspulsperiode wird alle paar Pulse um eine Phase gezittert
oder verschoben, um eine höhere
Auflösung
zu erreichen, wenn mehrere Pulsperioden gemittelt werden. Die längste Länge dieses
Mittelns ist die UnterBereich-Zählung,
die bei dem obigen Beispiel vier betrug.
-
PLLs 164 und 166 implementieren
dieses Mitteln von mehreren Pulsperioden unter Verwendung des Nachführungstaktes
und die Länge
des Mittelns durch den Eingangsteiler und die Schleifenbandbreite
der PLLs eingestellt. Da der Nachführungstakt unbegrenzt geliefert
werden kann, sogar ohne einen Servocode, wird das Problem eines
PLL-Drifts immer noch vermieden.
-
Das
in dem obigen Beispiel beschriebene Verfahren kann für jede Anzahl
von Bits in jedem der Felder 120, 130 und 128 eingestellt
sein, um einen breiten Bereich von Ausgangsfrequenzen (Perioden)
und Periodeauflösungen
zu ermöglichen.
-
Ein
Addieren von mehr Bits zu den Zählern 112, 114, 116 und 118 und
dem Zählungsfeld 120 ermöglicht eine
Erzeugung von sehr niedrigen Frequenzen. Ein Addieren von mehr Taktphasen und
Phasenfeld 130 – Bits
ermöglicht
entweder eine höhere
nicht-gemittelte oder augenblickliche Auflösung für die gleiche Grund-DCO-Taktfrequenz
oder eine Verwendung einer niedrigeren DCO-Taktfrequenz für die gleiche
augenblickliche Auflösung.
-
Ein
Addieren von mehr UnterBereich-Bits ermöglicht eine höhere Durchschnittsauflösung, verlängert aber
die Anzahl von Pulsen, die gemittelt werden müssen, um diese höhere Auflösung zu
erreichen.
-
Ein
Mehrphasentaktgenerator 144, der verwendet wird, um die
PHASE 0-, PHASE 1-, PHASE 2– und PHASE
3-Taktsignale zu erzeugen, die von den Zählern 112, 114, 116 und 118 verwendet
werden, ist in 9 gezeigt. Der Mehrphasentaktgenerator 144 weist
bei einem Ausführungsbeispiel
eine Mehrzahl von Verzögerungselementen 146, 148, 150 und 152,
die zusammen in Kaskade gekoppelt sind, und einen Eingangstakt 154 auf,
der mit dem ersten Verzögerungselement 146 gekoppelt
ist. Die Verzögerungselemente 146, 148 und 150 weisen
jeweils einen Eingang und einen Ausgang auf. Die Verzögerungselemente
definieren entsprechende Phasen Ph0, Ph1, Ph2 und Ph3 des Mehrphasentaktgenerators 144.
Diese Phasen Ph0, Ph1, Ph2 und Ph3 sind mit den Takteingängen PHASE
0, PHASE 1, PHASE 2 bzw. PHASE 3 von Zählern 112, 114, 116 und 118 von 7 gekoppelt.
Somit hängt
die Anzahl von Verzögerungselementen 88, 90 und 92 von
der Anzahl von Phasen ab. Bei dem in 9 gezeigten
Ausführungsbeispiel
sind drei Verzögerungselemente
bereitgestellt, die vier Phasen Ph0, Ph1, Ph2 und Ph3 definieren.
Jedoch kann eine beliebige erwünschte
Anzahl von Phasen vorhanden sein. Bei einem Ausführungsbeispiel zum Beispiel
sind acht Phasen vorhanden. Das letzte Verzögerungselement 150 weist
einen Ausgang Ph3 auf, der gesteuert wird, um eine Phase aufzuweisen,
die die gleiche ist wie die Phase des Eingangstaktes 154.
Spezifischer ausgedrückt
sind die Verzögerungselemente 146, 148 und 150 einstellbare
Verzögerungselemente,
und die Bandantriebe 14 und 16 umfassen ferner
eine Steuerungsschaltan ordnung, die konfiguriert ist, um die Verzögerungselemente
so einzustellen, dass der Ausgang Ph3 des letzten Verzögerungselements 150 die
gleiche Phase aufweist wie der Eingangstakt 154. Bei dem
dargestellten Ausführungsbeispiel
werden die Verzögerungselemente 146, 148 und 150 alle
gleichzeitig kontrolliert im Gegensatz dazu, einzeln steuerbar zu
sein. Die Verzögerungselemente 146, 148 und 150 sind somit
vorzugsweise in einer lokalisierten und gesteuerten Weise aufgebaut,
so dass die Verzögerungsvariation zwischen
Verzögerungselementen
begrenzt ist. Andernfalls kann eine Ungleichmäßigkeit der Phasen bezüglich einander
zu einem Fehler bei dem erfassten Zeitwert des Ereignisses führen.
-
Die
Steuerschaltungsanordnung umfasst einen Phasenkomparator 156,
der die Phase des Ausgangs Ph3 des letzten Verzögerungselements 150 mit
dem Eingangstakt 154 vergleicht und einen Ausgang Perr
bereitstellt, der eine Phasendifferenz anzeigt. Die Steuerschaltungsanordnung
weist ferner einen Tiefpassfilter 158 auf. Der Phasenfehler
zwischen dem Eingangstakt 154 und dem Ausgang Ph3 des letzten
Verzögerungselements 150 wird
gefiltert und verwendet, um die Verzögerung aller Verzögerungselemente 146, 148 und 150 einzustellen.
-
Auf
diese Weise ist sichergestellt, dass die Gesamtverzögerung aller
Verzögerungselemente
ein Zyklus des Eingangstaktes über
Variationen von Teil zu Teil, Temperatur-, Versorgungsspannung-
und andere Variationen ist. Bei einem Ausführungsbeispiel ist der Mehrphasentaktgenerator 144 der
gleiche Takt, der verwendet wird, um den Takt 87 von 6 zu
definieren.
-
Der
gesuchte Schutz soll nicht auf die offenbarten Ausführungsbeispiele
eingeschränkt
sein, die lediglich beispielhaft gegeben sind, sondern soll stattdessen
lediglich durch den Umfang der beigefügten Ansprüche eingeschränkt sein.