-
Die
Erfindung bezieht sich auf das Gebiet der als aktive Pixelsensoren
(APS) bekannten Halbleiter-Fotosensoren und Bilderzeugungselemente,
bei denen jedem Pixel aktive Schaltungselemente zugeordnet sind,
und insbesondere auf Halbleiter-Bilderzeugungselemente, die mit
korrelierter Doppelabtastung (CPS) arbeiten.
-
APS
sind Halbleiter-Bilderzeugungselemente, bei denen jedes Pixel die
typischen Halbleiter-Pixelelemente
aufweist, darunter Lichterfassungsmittel, Rückstellmittel, Ladungs/Spannungs-Umwandlungsmittel,
und ferner einen Verstärker
oder einen Teil eines Verstärkers.
Die im Pixel aufgenommene Lichtladung wird, wie in bekannten Dokumenten, etwa
der Veröffentlichung "Aktive Pixelsensoren: Sind
CCDs Dinosaurier?",
SPIE Bd. 1900-08-8194-1133, Juli 1993, von Eric Fossum beschrieben,
innerhalb des Pixels in eine entsprechende Spannung oder einen entsprechenden
Strom umgewandelt. Wie bei E. Fossum in "Aktive Pixelsensoren: Sind CCD's Dinosaurier?", SPIE Bd. 1900-08-8194-1133
Juli 1993 und bei R. H. Nixon, S. E. Kemeny, C. O. Staller, und
E. R. Fossum in "Aktiver
128 × 128
CMOS-Fotodioden-Pixelsensor mit chipintegrierter Taktung, Steuerung
und Signalkettenelektronik",
SPIE-Protokolle Bd. 2415, Ladungsgekoppelte Bauelemente und optische
Halbleiter-Sensoren V, Vortrag 34 (1995) erörtert, werden bei APS-Geräten die
Zeilen oder Reihen des Bilderzeugungsgeräts mittels eines Spaltenauswahlsignals ausgewählt und
dann ausgelesen. Die Auswahl der Reihen und Spalten innerhalb eines
aktiven Pixelsensors geschieht analog zur Auswahl von Wörtern und
Bits in Speichergeräten.
Die Auswahl einer ganzen Reihe entspricht hier der Auswahl eines
Wortes, das Auslesen einer der Spalten des aktiven Pixelsensors
entspricht der Auswahl oder Aktivierung einer einzelnen Bitzeile
innerhalb des Wortes. Die Architekturen herkömmlicher, bekannter Geräte verwenden
Ausführungen
mit drei Transistoren, wobei die drei Transistoren normalerweise
aus Reihenauswahl-, Reset- und Sourcefolgerverstärker- Transistoren bestehen. Diese Architektur
ist insofern vorteilhaft, als sie APS-Geräte mit einem recht hohen Pixelfüllfaktor
ergibt, die CDS-Technik ist jedoch nicht einfach auszuführen. CDS
ist eine Technik, mittels derer der Signalpegel eines Pixels zum
Resetpegel jenes Pixels in Beziehung gesetzt wird. Zur Durchführung des
CDS-Verfahrens muss das Pixel zunächst zurückgestellt und der Resetpegel
des Pixels ausgelesen werden, bevor in jenem Pixel eine Integration durchgeführt oder
Lichtladung aufgenommen wird. Danach führt einfallendes Licht zur
Erzeugung von Fotoelektronen und damit zu einer Signalladung, die innerhalb
des Pixels akkumuliert wird und die dann ausgelesen werden kann.
Dies beruht darauf, dass der Fotodetektor gleichzeitig ein Ladungs-/Spannungs-Wandler
ist. Wird der Fotodetektor zurückgestellt,
geht die Ladung des Fotodetektors über die Pixelversorgungsspannung
verloren und kann nicht mehr wiederhergestellt werden. Diese Technik
verringert das zeitliche Rauschen des Sensors und ergibt damit ein
höheres
Signal/Rausch-Verhältnis
und eine bessere Bildqualität.
-
Bei
bekannten Geräten
mit CDS-Technik, die mit Pixeln auf Basis von drei Transistoren
arbeiten, wird normalerweise zuerst ein Bildfeld mit einem Resetpegel
je Pixel auf dem Sensor ausgelesen und gespeichert. Anschließend wird
das Signalfeld erfasst und ausgelesen. Danach muss vor der Integration das
im Speicher gespeicherte Resetpegel-Feld je Pixel vom Signalfeld
jedes Pixels subtrahiert werden, um einen Pixelsignalpegel zu erhalten,
der zum Pixel-Resetpegel in Bezug gesetzt wird. Es wurden bereits
Konstruktionen entwickelt, die mit vier Transistoren je Pixel arbeiten
und die die CDS-Technik ermöglichen,
ohne dass ein separates Resetfeld erfasst und gespeichert werden
muss; allerdings weisen die Zellen mit 4 Transistoren den Nachteil
auf, das sie einen geringeren Füllfaktor
und geringere Empfindlichkeit aufweisen als Pixel mit 3 Transistoren.
-
Darüber hinaus
können
bekannte 4T-Pixel-Ausführungen
einen als Image Lag (Bildverzögerung)
bekannten Artefakt erzeugen, in welchem Fall nicht alle Fotoelektronen
in einem einzelnen Feld ausgelesen werden können und im nächsten Feld
als Phantom- oder Restbild erscheinen. Auch der Signalhub ist bei
4T-Pixeln eingeschränkt
und geringer als bei 3T-Pixeln,
weil die Möglichkeit
beschränkt
ist, die Aufteilung der Ladung zwischen dem Fotodetektor und der
Floating Diffusion während
des Auslesens zu verhindern.
-
Bekannte
APS-Pixel sind in 1a und 1b dargestellt.
Das Pixel in 1a ist ein aus dem Stand der
Technik bekanntes Pixel mit 3 Transistoren mit einem Fotodetektor
(PDET), bei dem es sich entweder um eine Fotodiode (PD) oder ein
Fotogate (PG) handeln kann, einem Reset-Transistor mit einem Reset-Gate
(RG), einem Reihenauswahltransistor mit einem Reihenauswahl-Gate
(RSG) und einem Sourcefolger-Eingangssignaltransistor (SIG). Das
Pixel in 1b ist ein bekanntes Pixel mit
4 Transistoren und besteht aus einem Fotodetektor (PDET), bei dem
es sich entweder um eine Fotodiode (PD) oder ein Fotogate (PG) handeln
kann, einem Übertragungs-Gate
(TG), einer floatenden Diffusion (FD), einem Reset-Transistor mit
einem Reset-Gate (RG), einem Reihenauswahltransistor mit einem Reihenauswahl-Gate
(RSG) und einem Sourcefolger-Eingangssignaltransistor (SIG). Wie
bereits erwähnt
wurde, lässt
sich die CDS-Technik mit einer Pixelarchitektur mit drei Transistoren
nur schwer durchführen.
Bei bekannten Pixeln mit drei Transistoren dient der Fotodetektor
auch als Ladungs/Spannungswandler-Knotenpunkt. Um den Pixel-Resetpegel
vor der Signalintegration zu erhalten, muss der Resetpegel des gesamten
Feldes vor der Integration ausgelesen und in einem Speicher gespeichert
werden. Würde
der Fotodetektor vor der Integration, dem Auslesen des Resetpegels
und der nachfolgenden Integration und dem Auslesen des Signalpegels
zurückgestellt,
müsste
die ganze Operationsfolge für jede
Reihe einzeln durchgeführt
werden. Würde
also die gewünschte
Integrationszeit 30 msek. betragen, müsste jede Reihe unabhängig von
den anderen und separat in 30 msek. integriert werden. Bei 1000
Reihen im Bildsensor würde
ein Bildfeld bei 30 msek. Integrationszeit eine Erfassungszeit von
30 sek. erfordern. Außerdem
würden
Veränderungen
in der Szenenbelichtung oder Bewegungen von Objekten in der Szene
innerhalb dieser 30 sek. zu einem unerwünschten Bildartefakt in Form
von Bildrissen, Bildunschärfe
und Bildabschattung führen.
-
Da
beim Pixel mit 4 Transistoren der Fotodetektor vom Ladungs/Spannungs-Wandlerknotenpunkt
(floating Diffusion, FD) durch einen besonderen Transistor getrennt
ist, kann die floating Diffusion zurückgestellt werden und der Resetpegel
der floating Diffusion kann unmittelbar vor der Übertragung der Signalladung
auf die floating Diffusion ausgelesen werden. Der CDS-Prozess kann
somit ohne besondere und nicht überlappende
Integrationszeiten je Reihe durchgeführt werden. Die für die Realisierung des
vierten Transistors erforderliche Fläche verringert jedoch den Füllfaktor
des Pixels im Vergleich zum 3T-Pixel.
-
US-A-4 794 247 beschreibt
einen Ausleseverstärker
für einen
fotovoltaischen Detektor, der mit einem Integrationsverstärker mit
Kondensator-Feedback bei selbstkalibrierender aktiver Ladung arbeitet, um
das Debiasing des fotovoltaischen Detektors während seines Betriebes zu minimieren.
Die selbstkalibrierende aktive Ladung verringert den Effekt des Rauschens
und von Schwellwert-Ungleichmäßigkeiten
der in der Ausleseverstärkerschaltung
verwendeten Halbleiterbauelemente.
-
Es
ist also offensichtlich, dass auf dem beschriebenen Gebiet weiterhin
ein Bedarf an einer alternativen Pixelarchitektur besteht, die einen
hohen Füllfaktor,
keine Verzögerung,
einen großen
Bildsignalhub und die Möglichkeit
zur Durchführung
des CDS-Prozesses bietet, ohne dass ganze Felder von Bilddaten erfasst
und gespeichert werden müssen, um
ein separates Resetfeld von jedem Signalpegelfeld subtrahieren zu
können
und ohne eigene nicht überlappende
Integrationszeiten je Reihe des Sensors vorsehen zu müssen.
-
Die
Erfindung bietet die Möglichkeit
zur Durchführung
der korrelierten Doppelabtastung (CDS) innerhalb einer aktiven Pixelarchitektur
mit 3 Transistoren. Dies geschieht durch Wechselstromkopplung des
Fotodetektorsignals mit dem Eingang des Sourcefolgers im Pixel und
eine Einrichtung zum Anklemmen des Eingangs des Sourcefolgers an
ein Referenzsignal.
-
Die
Erfindung löst
diese nach dem Stand der Technik bestehenden Probleme gemäß Anspruch
1 durch einen aktiven Pixelsensor mit einer Vielzahl von Pixeln,
wobei der Pixelaufbau einen Fotodetektor aufweist, der mit einem
ersten elektrischen Knotenpunkt auf einem Signalkopplungskondensator
elektrisch verbunden ist, wobei die gegenüber liegende Seite des Signalkopplungskonsators
mit einem zweiten elektrischen Knotenpunkt verbunden ist und die Reset-Konfiguration
so gewählt
ist, dass beim Reset vorgegebene Potentiale an den ersten und den
zweiten elektrischen Knotenpunkt angelegt werden. Bei der bevorzugten
Ausführungsform
wird beim Reset eine Spannungsversorgung angelegt, so dass die auf dem
mit dem Fotodetektor verbundenen ersten Knotenpunkt vorhandene Spannung
während
der Zeitspanne nach dem Reset Ladung aufnehmen kann. Der zweite
elektrische Knotenpunkt kann nach dem Reset floaten, so dass die
aufgenommene Ladung auf dem Kondensator bezüglich der vorgegebenen Potentiale
erhalten bleibt. Zum Erfassen und Auslesen des Signals auf dem zweiten
elektrischen Knotenpunkt ist ein Verstärker elektrisch mit dem zweiten elektrischen
Knotenpunkt verbunden. Erfindungsgemäß wird ein Reset-Transistor
mit zwei separaten Sources verwendet, die jeweils mit den ersten
und zweiten elektrischen Knotenpunkten verbunden sind. Allerdings
können
auch zwei Reset-Transistoren dieselbe Aufgabe erfüllen, wobei
dies jedoch nicht Teil der Erfindung ist. Der Signalkondensator
wird vorzugsweise so ausgebildet, dass ein Bereich des Fotodetektors
sich mit einem Abschnitt der Gate-Elektrode des Verstärkers überlagert.
-
Die
Erfindung ermöglicht
eine echte korrelierte Doppelabtastung (CDS) mit nur drei Transistoren
und führt
damit zu einem höheren
Füllfaktor.
Die sich daraus ergebenden Vorteile sind ein hoher Füllfaktor,
geringeres zeitliches Rauschen, Verzögerungsfreiheit und ein großer Signalhub
sowie ein Spannungs-Maßstabfaktor
im tiefen sub-μ-CMOS-Bereich.
Nachteile sind nicht vorhersehbar.
-
Die
Erfindung wird im Folgenden anhand eines in der Zeichnung dargestellten
Ausführungsbeispiels
näher erläutert.
-
Es
zeigen:
-
1a eine
bekannte Architektur eines aktiven Pixelsensors mit drei Transistoren
je Pixel;
-
1b eine
bekannte Architektur eines aktiven Pixelsensors mit vier Transistoren
je Pixel;
-
2 eine
3T-Architektur für
einen aktiven Pixelsensor mit drei Transistoren je Pixel;
-
3 ein
Taktdiagramm der Funktionsweise des in 2 dargestellten
Pixels;
-
4a eine
Draufsicht der realen Ausbildung des Pixels gemäß 2; und
-
4b einen
Querschnitt entlang der Linie B-B' des Pixels gemäß 4a.
-
2 ist
eine schematische Darstellung der 3T-Pixelarchitektur für einen
aktiven Pixelsensor (APS) der erfindungsgemäß vorgesehenen Art. Die in 2 dargestellte
Ausführungsform
stellt die beste dem Erfinder bekannte Betriebsart dar. Wie im Folgenden
noch besprochen wird, sind jedoch auch andere reale Ausführungsformen
möglich,
die offensichtlich Modifika tionen der in 2 dargestellten Ausführungsform
darstellen. Das in 2 dargestellte Pixel 10 ist
ein einzelnes Pixel innerhalb einer Pixelanordnung mit zahlreichen
Reihen und Spalten.
-
Wie
aus 2 ersichtlich ist, umfasst das Pixel 10 einen
Fotodetektor 12 (PDET), der unter Verwendung entweder einer
Fotodiode oder eines Fotogates aufgebaut sein kann, ferner einen
Reset-Transistor 14 mit einem Reset-Gate 15 (RG),
einem Reihenauswahl-Transistor 24 mit einem Reihenauswahl-Gate
(RSG) 25, einen Sourcefolgereingangssignal-Transistor 21 (SIG)
und einen Pixelsignal-Kondensator 23 (Cps). Der Reset-Transistor 14 weist
nur ein Gate 15 und ein Drain 18, jedoch zwei
separate Sources 16, 17 auf. Die Source 17 ist
mit demselben elektrischen Knotenpunkt wie der PDET 12 auf
der "a"-Seite des Cps 23 verbunden,
die andere Source 16 ist mit dem Gate des SIG 21 auf
der "b"-Seite des Cps 23 verbunden.
-
Unter
Bezugnahme auf 3, bei der es sich um ein Diagramm
zur Erläuterung
der Funktion des in 2 dargestellten 3T-Pixels handelt,
soll nun die Funktion der neuen Pixelarchitektur gemäß 2 beschrieben
werden. Die hier beschriebene Ausführungsform findet in dem Fall
Anwendung, dass der Fotodetektor 12 eine Fotodiode (PD)
ist. Außerdem versteht
es sich, dass die beschriebene Pixelfunktion eine vollständige Reihe
von Pixeln 10 abdeckt. Zunächst werden der mit dem Knotenpunkt "a" verbundene Fotodetektor 12 und
der Knotenpunkt "b", bei dem es sich
um den Eingangsknotenpunkt für
den Sourcefolgersignal-Transistor 21 handelt, durch Anlegen
einer "Durchlassspannung" an das Gate 15 des
Reset-Transistors 14 zurückgestellt (RG geht auf high).
Dadurch wird die als Fotodetektor 12 verwendete Fotodiode
PD zurückgestellt
und der Sourcefolgereingang am Knotenpunkt "b" des
Cps 23 an einen der VDD (d.h., der Versorgungsspannung)
im Wesentlichen gleichen Potentialpegel angeklemmt. Die Spannung
am Knotenpunkt "a" ist der hier als
Vrst bezeichnete Resetpegel des PD 12.
Die Spannung am Knotenpunkt "a" wird im Taktdiagramm
mit Vpixa, die Spannung am Knotenpunkt "b" mit
Vpixb bezeichnet. Nach dem das Resetsignal nicht mehr am Reset-Gate
anliegt, floatet der Knotenpunkt "b",
und am Cps 23 liegt die Spannung VDD-Vrst an. Vrst sollte dem
Wert von VDD sehr nahe sein, wegen des Johnson-Geräuschs im
Reset-Transistor kann es jedoch eine geringfügige Abweichung geben.
-
Dann
wird das Reset-Gate 15 abgeschaltet (RG geht auf low),
und die Integrationszeit für
den Fotodetektor 12 beginnt. Bei abgeschaltetem Reset-Gate 15 des
Reset-Transistors 14 beginnen die Fotoelektronen, den Fotodetektor 12 zu
füllen.
Infolgedessen nimmt die Spannung Vpixa an dem mit dem Knotenpunkt "a" verbundenen Fotodetektor 12 von
ihrem Resetpegel um einen zur Menge des einfallenden Lichts, der
Integrationszeit und der Kapazität
der Fotodiode 12 (PD) proportionalen Wert ΔV ab. Da
die mit dem Knotenpunkt "b" verbundene Seite des
Kondensators Cps 23 nach dem Abschalten des Reset-Gate 15 weiter
floatet, kann die in der Platte des mit dem Knotenpunkt "b" verbundenen Kondensators Cps 23 gespeicherte
Ladung sich nicht verändern,
und die auf den Pixel-Resetpegel Vrst bezogene Spannung am Cps 23 muss
konstant bleiben. Entsprechend ändert
sich auch das Potential des Knotenpunkts "b" (Vpixb)
um ΔV. Dabei
ist ΔV der
auf das Signal bezogene, hier als Vsig bezeichnete Wert. Die Spannung
am Knotenpunkt "b" wird dann (VDD-Vsig).
Der Reihenauswahl-Transistor 24 wird am Ende der Integrationszeit
eingeschaltet, indem das Reihenauswahl-Gate 25 auf hi gesetzt
wird, und gestattet das Auslesen des Signalpegels, der sich während der
Integrationszeit im Fotodetektor 12 aufgebaut hat, und
dessen Speicherung im Spalten-Kondensator Cs 45. Die Speicherung
des integrierten Signals im Kondensator Cs 45 wird durch das
Sample-and-Hold-Übernahmesignal
SHR 44 gesteuert (SHS geht auf high, dann auf low).
-
Wie
vorstehend erläutert,
ist der Signalpegel gleich (VDD-Vsig). Der im Cs 45 gespeicherte
Signalpegel ist somit auf den Resetpegel der Fotodiode 12 vor
Beginn der Integration bezogen und ist gleich [Av(VDD-Vsig
+ Voffset)]. Dabei ist Voffset die Offsetspannung des Sourcefolgers,
Av die Spannungsverstärkung des Sourcefolgers. Danach
wird das Gate 15 wieder eingeschaltet, so dass es den Sourcefolgereingang
an VDD anklemmt und die Fotodiode (PD) 12 zurückstellt.
Solange das Reset-Gate 15 noch eingeschaltet und der Eingang
des Sourcefolgers des Pixels noch mit VDD verbunden ist, wird der
Ausgangssignalpegel durch das Sample-and-Hold-Übernahmesignal SHR 46 auf
dem Spaltenkondensator 47 gespeichert. Auf dem Cr 47 wird
der Signalpegel (VDD + Voffset) gespeichert. Dann wird das Reset-Gate 15 zum
Reset-Transistor 14 abgeschaltet und die Integration für diese
Reihe für
das nächste Feld
eingeleitet. Danach wird der auf dem Cs 45 gespeicherte
Anfangssignalpegel durch den Differenzverstärker 32 bezüglich des
auf dem Cr 47 gespeicherten geklemmten Pegels differentiell
ausgelesen, um die Sourcefolger-Offsetspannung des Pixels aufzuheben.
Vout = [Av(VDD – Vsig + Voffset)] – [Av(VDD + Voffset)] = Av(-Vsig.)
-
Aus
der vorstehenden Beschreibung der Funktionsweise ist ersichtlich,
dass diese Pixelarchitektur ein echtes CDS-Ausgangssignal liefert,
ohne dass ein Reset-Feld gespeichert werden muss und ohne dass eigene
separate Integrationszeiten für jede
Reihe nötig
sind. Da das Sig nal zusätzlich
zum Resetpegel integriert wird und zum Auslesen des Signalpegels
keine Signalladung vom Fotodetektor übertragen wird, hat dieses
Pixel auch keine Abklingverzögerung.
-
4a zeigt
eine Draufsicht der realen Ausführung
des Pixels gemäß 2.
Wie in 2 weist das Pixel 10 in 4 einen
Fotodetektor 12 (PDET) auf, der unter Verwendung entweder
einer Fotodiode oder eines Fotogates aufgebaut sein kann, ferner
einen Reset-Transistor 14 mit einem Reset-Gate 15 (RG),
einen Reihenauswahl-Transistor 24 mit einem Reihenauswahl-Gate
(RSG) 25, einen Sourcefolgereingangssignal-Transistor 21 (SIG)
und einen Pixelsignal-Kondensator 23 (Cps). Der Reset-Transistor 14 weist
nur ein Gate 15 und ein Drain 18, jedoch zwei
separate Sources 16, 17 auf. Die Source 17 ist mit
demselben elektrischen Knotenpunkt wie der PDET 12 auf
der "a"-Seite des Cps 23 verbunden,
die andere Source 16 ist mit dem Gate des SIG 21 auf der "b"-Seite des Cps 23 verbunden.
Der Einfachheit halber und zur besseren Sicht wurden die Metallzwischenschichten
in 4a weggelassen, während sie im Pixeldiagramm
in 2 und der Draufsicht-Darstellung in 4 gut zu erkennen sind.
-
In 4a ist
der Signal-Kondensator (Cps) 23 über dem PDET 12 zu
erkennen. Dargestellt ist hier die Draufsicht der bevorzugten Ausführungsform,
bei der die untere Platte oder Seite "a" des
Cps 23 durch den Fotodetektor und die obere Platte oder Seite "b" des Cps 23 dadurch gebildet
ist, dass das Polysilicongate mit dem Sourcefolger-Eingangsgate sich über den
Fotodetektor erstreckt. Die Seiten des Cps 23 sind durch
die Oxidschicht 66 des Gate zwischen SIG 21 und
PDET 12 voneinander getrennt. Der Füllfaktor dieser Pixelanordnung
ist jenem der bekannten Standard-3T-Pixelarchitekturen vergleichbar.
-
In 4b,
die eine Querschnittsansicht des Pixels entlang der Linie B-B' in 4a darstellt,
ist der CPS 23 dadurch ausgebildet, dass die zur Ausbildung
der Gateelektrode des SIG 21 dienende Schicht über mindestens
einen Bereich des PDET 12 ausgedehnt ist. Bei der bevorzugten
Ausführungsform
ist vorgesehen, dass die Schicht 43 aus Polysilicon besteht,
dem Material, dass für
die Mengenherstellung von Gateelektroden durch sub-μm CMOS-Standardprozesse
verwendet wird. Die Oxidschicht 66 des Gate könnte auch
aus Indiumzinnoxid (ITO) oder einem anderen Gateelektrodenmaterial
hergestellt sein, das im sichtbaren Lichtspektrum vollständig transparent
ist, um so eine bessere Blautransmission im Vergleich zu Polysilicon
zu erhalten.
-
Andere
Aspekte der Erfindung beinhalten folgendes:
- 1.
Die Erfindung, worin die erste Seite und die zweite Seite des Transistors
jede Änderung
des Potentials nach Anlegen des vorbestimmten Signals an das Reset-Gate
speichern.
- 2. Den aktiven Pixelsensor, worin die Reseteinrichtung ferner
folgendes umfasst:
einen Reset-Transistor mit einer mit dem
ersten elektrischen Knotenpunkt verbundenen ersten Source und einer
mit dem zweiten elektrischen Knotenpunkt verbundenen zweiten Source
und
ein Reset-Gate am Reset-Transistor, das mit einem Reset-Steuerbus
verbunden ist, sowie ein Drain am Reset-Transistor, das mit einem
Versorgungsspannungsbus verbunden ist.
- 3. Die Erfindung, worin der Verstärker ein Sourcefolger-Verstärker ist,
der mit einer einen Auswahltransistor enthaltenden Auswahleinrichtung
verbunden ist, so dass durch Betatigung des Auswahltransistors das
der Größe der zweiten
elektrischen Knotenpunktspannung entsprechende Folgerausgangssignal
auf einen Ausgangssignalbus gelegt wird.
- 4. Die Erfindung mit ferner einem Auswahltransistor, der ein
Reihenauswahltransistor ist, der das der Größe der zweiten elektrischen
Knotenpunktspannung entsprechende Sourcefolgerausgangssignal auf
einen Reihenausgangssignalbus legt.
- 5. Die Erfindung, worin das Anlegen eines vorbestimmten Signals
an das Reset-Gate den ersten elektrischen Knotenpunkt und den Fotodetektor auf
ein erstes vorgegebenes Potential und den zweiten elektrischen Knotenpunkt
auf ein zweites vorgegebenes Potential zurücksetzt, und wobei das Anlegen
eines zweiten vorbestimmten Signals an das Reset-Gate es ermöglicht,
dass die zweite Seite des Kondensators auf dem zweiten elektrischen
Knotenpunkt floatet, während
der mit dem ersten elektrischen Knotenpunkt verbundene Fotodetektor
Ladung aufnehmen kann.
- 6. Die Erfindung, worin die erste Seite und die zweite Seite
des Transistors jede Potentialänderung
nach dem Anlegen des zweiten vorbestimmten Signals an das Reset-Gate
speichern.
- 7. Die Erfindung, worin der Signalkopplungstransistor durch
den Fotodetektor und eine Polysiliconschicht gebildet wird, die
mindestens einen Abschnitt des Fotodetektors überlagert und durch eine dielektrische
Schicht vom Fotodetektor getrennt ist.
- 8. Die Erfindung mit ferner einer Elektrode aus Indiumzinnoxid
(ITO), die mit dem Fotodetektor elektrisch verbunden ist, um dessen
Potentialpegel zu steuern.
- 9. Die Erfindung, worin der Signalkopplungstransistor durch
den Fotodetektor und eine Indiumzinnoxidschicht (ITO) gebildet wird,
die mindestens einen Abschnitt des Fotodetektors überlagert
und von diesem durch eine dielektrische Schicht getrennt ist.