DE69930247T2

DE69930247T2 - Verfahren mit zeitstempel-synchronisierung eines reservierungs-basierten tdma protokolls

Info

Publication number: DE69930247T2
Application number: DE69930247T
Authority: DE
Inventors: N. Samir HULYALKAR; Elik Shekhter; Leon Steiner
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Pendragon Wireless LLC
Priority date: 1998-05-28
Filing date: 1999-05-20
Publication date: 2006-11-23
Anticipated expiration: 2019-05-21
Also published as: EP1002389A2; US6347084B1; JP2002517132A; EP1002389B1; WO1999062216A2; DE69930247D1; WO1999062216A3

Description

ALLGEMEINER STAND DER TECHNIK
Die vorliegende Erfindung betrifft allgemein Systeme und Verfahren, die Mehrfachzugriff des gleichen Kanals in einem Netz ermöglichen, und insbesondere ein System und Verfahren zur Zeitstempel-Synchronisierung in einen Netz, das ein reservierungsbasiertes TDMA-Protokoll verwendet.
Im Allgemeinen verwenden Kommunikationsnetze, insbesondere drahtlose Netze, typischerweise ein Mehrfachzugriffsprotokoll, das konstruiert ist, um Kollisionen von Datenpaketen aufgrund von simultanem Senden der Datenpakete durch mehrere Sender im Netz, die den gleichen Kanal verwenden, zu verhindern. Ein Protokoll, dessen Verwendung mittlerweile weit verbreitet ist, ist als Vielfachzugriff im Zeitmultiplex (Time Division Multiple Access – TDMA) bekannt. Eine detaillierte Beschreibung dieser Technik kann im Nachschlagebuch „Telecommunications Networks: Protocols, Modeling and Analysis", Addision-Wesley, 1997, gefunden werden. Im Allgemeinen wird gemäß dem TDMA-Protokoll die Kanalzeit in kleine Zeitfenster unterteilt, von denen jedes einem unterschiedlichen Knoten (Benutzer) zugeordnet wird. Diese Zeitfensterzuordnung kann entweder fest (herkömmlicher TDMA) oder variabel (reservierungsbasierter TDMA) sein. In beiden Fällen werden die Daten, da die Anzahl von Knoten (Benutzer) begrenzt ist, gewöhnlich in „TDMA-Rahmen" gesendet, wodurch gewährleistet wird, dass die Verzögerungen, denen die unterschiedlichen Benutzer begegnen, begrenzt werden.
Zum Beispiel besteht der TDMA-Rahmen im TDMA mit fester Zuordnung aus der Gesamtanzahl von allen Benutzern zugeordneten Fenstern, wonach sich der TDMA-Rahmen, wiederholt. Bei reservierungsbasiertem TDMA tritt eine natürliche Einrahmung in Form von unterschiedlichen „Phasen" des TDMA-Rahmens ein, die typischerweise aus einer „Steuerphase", in der Reservationen angefordert und zugeteilt werden, und einer „Datenphase", in der die Daten durch die unterschiedlichen Benutzer in ihren entsprechenden zugeordneten Zeitrahmen gesendet werden, bestehen.
Es ist erforderlich, dass alle Sender und Empfänger im TDMA-Netz hinsichtlich des TDMA-Rahmens synchronisiert sind. Eine nicht richtig synchronisierte Sen de- und Empfangseinrichtung kann im besten Fall nicht kommunizieren aber im schlimmsten Fall den Zusammenbruch des gesamten TDMA-Netzes verursachen, wenn im Protokoll keine geeigneten Sicherungen eingebaut sind. Es sollte erkannt werden, dass TDMA-Rahmensynchronisierung nicht das gleiche wie Taktsynchronisierung eines Modems ist, welche eine Funktion der physischen Schicht ist. Gewöhnlich wird Rahmensynchronisierung unter Verwendung einer zentralisierten Steuerstrategie erreicht, die durch einen zentralen Kontroller (CC) ausgeführt wird. Rahmensynchronisierung kann indes auch in verteilter Art und Weise ausgeführt werden.
In den meisten TDMA-Netzen ist eine universelle Zeitreferenz erforderlich, um die Ressourcen zum Senden richtig zuzuweisen. Diese universelle Zeitreferenz wird gewöhnlich in der Form eines „Zeitstempels" bereitgestellt, der z.B. die aktuelle Zeit, wie beispielsweise 14 Uhr, angibt. Die Zeitstempel werden periodisch durch den zentralen Kontroller gesendet und werden durch die Endgeräte (ET) verwendet, um ihre „Zeitstempelregister" zu synchronisieren.
Für TDMA-Rahmen mit variabler Größe erfordert die Synchronisierung, die durch die Verwendung von Zeitstempeln erreicht wird, typischerweise die Verwendung einer Phasenregelschleife (PLL) in jedem der ETs, was sehr komplex sein kann. Ferner müssen die PLLs, die zu diesem Zweck verwendet werden, immer, wenn die Parameter des Zeitstempelschemas geändert werden, zum Beispiel, wenn die Frequenz der Zeitstempelsendung geändert wird, umgestaltet werden. Im Zusammenhang damit ist ein generisches Synchronisierungsschema erwünscht, um ein ET zu befähigen, austauschbar innerhalb von vielen unterschiedlichen Netzen verwendet werden zu können.
Mit den gegenwärtig bekannten Rahmensynchronisierungstechniken werden die Zeitstempelwerte von einem gemeinsamen Takt erzeugt. Zum Beispiel wird gemäß dem IEEE 1394 Standard die Taktverteilung innerhalb eines lokalen seriellen 1394-Busses mittels eines Cycle Masters (oder des zentralen Kontrollers) ausgeführt, der periodisch ein Cycle_Start Paket sendet, das die aktuelle Bus_Zeit (oder den Zeitstempel) enthält. Diese „Re-Synchronisierung" wird idealerweise alle 125 ms ausgeführt. Es ist indes möglich, dass die Übermittlung des Cycle_Start Pakets leicht verzögert werden könnte, weil der lokale serielle 1394-Bus durch einen anderen Knoten verwendet wird, wenn das Cycle_Start Paket gesendet werden muss, wodurch ein Warten des Cycle Masters erforderlich wird, bis dieser Knoten seine Übermittlung beendet, bevor das Cycle_Start Paket gesendet wird.
Unter Bezugnahme auf 1 wird nun ein Verfahren zum Erzeugen des Cycle_Start Pakets beim 1394 Cycle Master beschrieben. Insbesondere wird ein Kristall 20, der bei der Master-Taktfrequenz von 24.576 MHz läuft, in einen Zykluszähler 22 eingegeben. Die Rahmensynchronisierung wird durch Synchronisieren der Zykluszähler innerhalb aller 1394-Knoten, die durch den lokalen seriellen 1394-Bus zusammengeschaltet sind, erreicht. Der Ausgang des Zykluszählers 22 wird durch einen modulo 125 ms Block 24 geleitet, der als Reaktion darauf alle 125 ms ein Auslösesignal an die Zustandsmaschine 26 sendet. Die Zustandsmaschine 26 sendet dann als Reaktion auf das durch den modulo 125 ms Block 24 gesendete Auslösesignal ein Kanalanforderungssignal an die physische 1394 (PHY) Schicht 28. Sobald der Kanal verfügbar wird, sendet die 1394 PHY Schicht 28 ein „Kanal verfügbar" Signal an die Zustandsmaschine 26. Als Reaktion auf das „Kanal verfügbar" Signal bereitet die Zustandsmaschine 26 die Paketkopfzeile für das Cycle_Start Paket vor und sendet ein Freigabesignal an ein Register 30, um die Inhalte des Zykluszählers 22 im richtigen Moment festzuhalten, um die aktuelle Bus_Zeit (Zeitstempelwert) zu erzeugen. Verzögerungen bei der Verarbeitung können leicht berücksichtigt werden, indem das Freigabesignal an das Register 30 richtig um das Ausmaß der Verarbeitungsverzögerung verzögert wird.
Beim Empfänger (d.h., jeder Knoten, der das Cycle_Start Paket empfängt), muss der Zykluszähler in diesem Knoten auf die geeignete Bus_Zeit, die über das Cycle_Start Paket empfangen wird, eingestellt werden. Ein Verfahren zum Ausführen dieser Aufgabe wird nun unter Bezugnahme auf 2 beschrieben. Insbesondere empfängt die PYH Schicht 33 des Empfängerknotens das Cycle_Start Paket und sendet es an die Sicherungsschicht, die einen Cycle_Start Kopfzeilen-Entschlüsselungsblock 35 zum Entschlüsseln der Kopfzeile des Cycle_Start Pakets enthält, um sicherzustellen, dass es tatsächlich das Cycle_Start Paket ist. Gleichzeitig wird der Wert der Bus_Zeit vom Cycle_Start Paket extrahiert und in ein Register 37 geladen. Ein Verarbeitungsverzögerungsblock 39 fügt entweder dem Ausgang des Registers 37 eine Verarbeitungsverzögerung (für den Entschlüsselungsarbeitsablauf und/oder das Laden des Werts der Bus_Zeit in das Register 37) oder einem durch den Cycle_Start Kopfzeilen-Entschlüsselungsblock 35 ausgegebenen Ladesignal hinzu. Das Ladesignal wird auf einen Ladeanschluss des Zykluszählers 41 von diesem Empfängerknoten angewendet, um das Laden der Summe der Inhalte des Registers 37 und der Verarbeitungsverzögerung in den Zykluszähler 41 freizugeben.
Es sollte erkannt werden, dass es äußerst wichtig ist, beim Zurücksetzen des Zykluszählers 41 zyklusgenau zu sein, was bedeutet, dass die durch den Cycle-Master übermittelte Bus_Zeit der genauen Zeit des Sendens des Cycle_Start Pakets entsprechen muss, und dass die Verarbeitungsverzögerung in jedem Empfängerknoten sehr präzise bestimmt werden muss.
Das Zurücksetzen des Zykluszählers 41 alle 125 ms gewährleistet, dass die Takte, die von unterschiedlichen Kristallen erhalten werden, nicht erheblich voneinander abweichen. Die meisten Protokolle haben ein Intervall, während dessen die Zeitstempelaktualisierung gesendet werden muss. Andernfalls kann die Zeittaktschwankung zu groß sein, um durch eine bestimmte Anwendung, z.B. einen MPEG-Dekoder, gehandhabt zu werden.
IEEE 802.11 hat ein gleichartiges Protokoll. Insbesondere werden gemäß dem IEEE 802.11 Standard periodisch „Baken" auf eine Art gesendet, die dem Senden des Cycle_Start Pakets gemäß dem IEEE 1394 Standard ähnlich ist. Die Bake umfasst neben anderen Feldern den Zeitstempelwert und das Zeitstempelintervall. Das Zeitstempelintervall ist beim IEEE 802.11 Standard im Gegensatz zur festen Zykluszeit von 125 ms beim IEEE 1394 Standard flexibel. Wie beim IEEE 1394 Standard kann die Bakenübermittlung verzögert werden, wenn der Kanal nicht unmittelbar verfügbar ist. Wie beim IEEE 1394 Standard, ist die Schlüsselanforderung, dass der Zeitstempelwert der exakten Übertragungszeit des Bakenpakets entsprechen muss.
Es sollte erkannt werden, dass sowohl das IEEE 1394 als auch das IEEE 802.11 Protokoll keine reservierungsbasierten Protokolle sind. In beiden Fällen wird zuerst eine Arbitrationsphase eingeleitet, um den Zugriff für einen bestimmten Empfängerknoten zu bestimmen. Sogar die Cycle_Start und Bakenpakete müssen vor der Übermittlung zuerst eine Arbitration der Verwendung des Kanals durchführen.
Ein detaillierteres Verständnis kann erhalten werden, indem der Fall eines drahtlosen Netzes mit asynchronem Transfermodus (ATM) betrachtet wird, das ein reservierungsbasiertes Mediumzugriffskontrolle-Protokoll (MAC-Protokoll) verwendet. Die Ausführung des MAC-Protokolls ist abhängig von einem periodischen Steuerdatenrahmen (Control Data Frame – CDF), wie durch C. Y. Ngo und S. N. Hulyalkar in „A Detailed MAC Sub-System Description for BS-Oriented WATM LAN@", WP3, D3.1, 15. August 1996, beschrieben. Jeder CDF enthält viele Phasen, während deren sowohl Steuer- als auch Dateninformationen von sowohl der Basisstation (BS) als auch dem drahtlosen Endgerät (WT) gesendet werden. 3 veranschaulicht vier Phasen zum Ausführen einer solchen generischen Struktur, nämlich, BS_SIG, DN_DATA, UP_DATA und E_BURST. Es folgt eine kurze Beschreibung von jeder dieser Phasen:

BS_SIG: Während dieser Phase sendet die BS Steuerinformationen für die Abwärtsstrecke. Es kann angenommen werden, dass das Zeitstempelpaket während dieser Phase gesendet wird. Bei der BS startet der Prozessor die Übermittlung von Paketen von der BS. Beim WT startet das WT das Verfahren des Empfangs von Paketen von der BS.
DN_DATA: Während dieser Phase sendet die BS Datenpakete für die WTs. Bei der BS ist der Prozessor mit dem Interpretieren der während der UP_DATA Phase durch das WT gesendeten Pakete beschäftigt. Beim WT ist der Prozessor mit dem Speichern des PHY FIFO für den nächsten Übertragungsburst während der UP DATA Phase beschäftigt.
UP_DATA: Während dieser Phase sendet das WT Daten und Signalisierungspakete für die BS. Die Signalisierung wird unter Verwendung von Überfenstern gesendet. Bei der BS ist der Prozessor damit beschäftigt, den PHY FIFO für den nächsten Übermittlungsburst während der BS_SIG und DN_DATA Phasen zu speichern. Beim WT ist der Prozessor damit beschäftigt, die während der Phasen BS_SIG und DN_DATA durch die BS gesendeten Pakete zu interpretieren.
E_BURST: Während dieser Phase geben die WTs, denen während der Phase UP_DATA gegenwärtig noch kein Platz für die Übertragung zugewiesen wurde, an, ob sie in das WATM-Netz eintreten möchten. Sowohl die Prozessoren des WT als auch diejenigen der BS sind mit dem Ausführen der Phase E_BURST beschäftigt.

Die Hardwarekonstruktion basiert auf der BS und darauf, dass jedes WT die gleichen Zeitstempelwerte als Basis zur Berechnung der vier Phasen eines CDF beibehält. Zum wirksamen Kommunizieren und Übermitteln von Paketen müssen alle die gleichen Zeitperioden beibehalten. Alle müssen periodisch durch Kopieren des Werts der Basisstation ihre Zeitstempel_synchronisieren und alle müssen Startzeitanordnungen von der BS übernehmen.
Es wird angenommen, dass der MAC-Prozessor sowohl für die WTs als auch für die BS unterbrechungsgesteuert ist. Die BS bestimmt den Zeittakt für das gesamte System. Sie bestimmt unter Verwendung des Zeitstempelwerts als Referenz die genaue Zeit, wann jede der Phasen arbeitet. Diese Zeittaktinformationen werden während der Phase BS_SIG_n gesendet. Da alle Phasen einander folgen, richten das WT und die BS basierend auf den Zeittaktinformationen einen Zähler für die nächste Phase ein, was dann beim Pro zessor eine Unterbrechung auslöst, wenn der Zähler überläuft. Der Prozessor muss seine Funktionen während der entsprechenden Phase innerhalb der zugewiesenen Zeit beenden und auf die nächste Phase vorbereitet sein.
Für die Zeitstempel-Synchronisierung kann von der BS angenommen werden, dass sie während der Phase BS_SIG einen Zeitstempelwert sendet. Es ist indes anzumerken, dass die BS mit dem Speichern des PYH_FIFO mit den Paketen, die zur Übermittlung während der Phasen BS_SIG und DN_DATA bestimmt sind, beschäftigt ist. Der Zeitstempelwert muss indes während der Phase BS_SIG bestimmt werden und kann nicht währen der UP_DATA Phase erhalten werden. Infolgedessen muss der normale Übermittlungsstrom unterbrochen werden, um während der Zeit der Übermittlung das Laden des Zeitstempelwerts vom Zeitstempelregister zu berücksichtigen. Diese Lösung ist nicht wünschenswert, da sie mit dem direkten Datenweg in Konflikt steht.
Der bisherige Stand der Technik nach US-A-S 602 992A, welche verwendet wird, um die Ansprüche davon abzugrenzen, offenbart ein System zum Synchronisieren eines Datenstroms, der von einem Server zu einem Client übermittelt wird, durch Initialisieren eines Takts wenn ein erstes Datenpaket empfangen wird und wobei Paketzeitinformationen mit dem Takt verglichen werden. Das System betrifft einen Serverknoten und mehrere Computer-Clientsysteme oder Knoten, die durch ein gewöhnliches Kommunikationsmedium gekoppelt sind. Es wird ein Verfahren zum Synchronisieren eines vom Server zum Clientsystem übertragenen Datenstroms beschrieben, wobei die Datenströme dem Client in der gleichen Zeitfolge geliefert werden, in der sie erfasst wurden (Spalte 2, Zeilen 22-25.). Beispiele von dem genannten Datenstrom (Spalte 1, Zeilen 21-23) sind Audio- und Videoströme in einer Telekonferenzanwendung, deren Datenströme synchronisiert werden müssen, um das richtige Verhältnis zwischen den Audio- und Videodaten bereitzustellen. Befehle werden durch den Steuerknoten gesendet, wodurch jeder der anderen Knoten als Reaktion darauf einen Wert ihres entsprechenden Zeitstempels auf einen vorbestimmten Anfangszeitstempel einstellt.
Wie bereits im Oberbegriff der Anmeldung dargelegt, sind die IEEE 1394 und IEEE 801.11 Protokolle vorhanden, die Rahmensynchronisierungstechniken in einer Umgebung mit Vielfachzugriff im Zeitmultiplex (TDMA) handhaben. Diese Protokolle stellen Zeitfensterzuordnungen bereit, die in herkömmlichem TDMA festgelegt werden. Wenn herkömmlicher TDMA in der Datenstromsynchronisierung, die aus US-A-S 602 992A bekannt ist, verwendet wird, kann vorhergehendes angewendet werden.
Für ein reservierungsbasiertes TDMA-Protokoll bestehen viele Probleme im Zusammenhang mit dem zeitstempelbasierten Ansatz. Das erste Problem ist, dass die Übermittlung des Zeitstempelwerts auch reserviert werden muss und anschließend andere Daten zur Übermittlung in Warteschlangen angeordnet werden müssen. Zum Sicherstellen einer wirksamen Verwendung der Ressourcen des Prozessors (die für das Verwalten von vielen anderen Funktionen verwendet werden müssen), wird dieses Anordnen in Warteschlangen gewöhnlich vorhergehend geplant. Der Zeitstempelwert kann indes bis zur genauen Zeit der Übermittlung nicht erhalten werden. Ferner kann das Anordnen der Datenpakete hinter dem Zeitstempelwert in Warteschlangen nicht vorgenommen werden, bevor der Zeitstempelwert erhalten wird. Selbstverständlich ist es möglich, den Datenstrom zwischen zwei separaten Warteschlangen umzuschalten, in der eine den Zeitstempelwert und die andere die Daten enthält. Diese Lösung ist indes recht kompliziert und erfordert eine präzise Synchronisierung.
Man wird verstehen, dass das vorhergehend beschriebene Problem nicht aufgrund des bestimmten in Betracht gezogenen Protokolls besteht, sondern allgemein aufgrund der reservierungsbasierten Art des Protokolls besteht, wodurch die Entscheidungen darüber, was zu bestimmten Zeiten übermittelt wird, vor diesen Zeiten getroffen werden.
Eine Lösung für dieses Problem besteht darin, während der BS_SIG Phase nur ein Zeitstempelpaket zu senden. Aber für drahtlosen ATM, der eine 53-Byte Zelle verwendet ist dies eine Verschwendung von Ressourcen, da der Zeitstempelwert nur aus 4 Bytes bestehen kann. Allgemeiner ergibt sich aus der Verwendung eines festen Fensters für die Übermittlung von lediglich Zeitstempelinformationen eine Verschwendung von Netzressourcen. In Verbindung damit sollte erkannt werden, dass dieses feste Fenster ein wesentlicher Aspekt von einem reservierungsbasierten Protokoll ist, da es ohne das „kleinste" Slotting nicht möglich ist, Kanalzeit zu reservieren. Das Problem ergibt sich aufgrund der Tatsache, dass das kleinste Zeitfenster immer noch beträchtlich größer ist, als die Zeit, die erforderlich ist, um nur den Zeitstempelwert zu senden.
Basierend auf dem Obigen und Vorhergehenden wird man verstehen, dass gegenwärtig in der Fachwelt ein Bedarf nach einem Verfahren zur Zeitstempelsynchronisierung in einem reservierungsbasierten TDMA-Protokollnetz besteht, das die vorhergehend beschriebenen Nachteile und Mängel der gegenwärtig verfügbaren Technologie überwindet.
Die vorliegende Erfindung der unabhängigen Ansprüche 1 und 5 erfüllen diesen Bedarf der Fachwelt.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Diese und andere Merkmale, Aufgaben und Vorteile der vorliegenden Erfindung werden aufgrund der nachfolgenden detaillierten Beschreibung klarer verstanden werden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen wird, in denen:
1 ein Blockdiagramm von einem ein Cycle_Start Paket erzeugenden Teil des Cycle Masters eines seriellen IEEE 1394 Busses ist;
2 ein Blockdiagramm von einem die Bus_Zeit zurücksetzenden Teil eines mit dem seriellen IEEE 1394 Bus verbundenen Empfängerknotens ist;
3 ein Diagramm ist, das die Struktur eines periodischen Steuerdatenrahmens (Control Data Frames – CDF) bildlich dargestellt, der in einem reservierungsbasierten MAC-Protokoll für ein drahtloses ATM-Netz verwendet wird;
4 ein Blockdiagramm eines MAC-Teilsystems ist, das in einem Ausführungsbeispiel verwendet wird;
5 ein Blockdiagramm von einem zeitstempelvoreingestellten Block einer Basisstation ist, die gemäß einer Ausführungsform ausgeführt ist, die nützlich für das Verstehen der vorliegenden Erfindung ist;
6 ein Blockdiagramm von einem zeitstempelvoreingestellten Block eines drahtlosen Endgeräts ist, das gemäß einer Ausführungsform ausgeführt ist, die auch nützlich für das Verstehen der vorliegenden Erfindung ist; und
7 ein Blockdiagramm von einem Zeitstempelladeblock einer Basisstation und eines drahtlosen Endgeräts gemäß einer Ausführungsform der vorliegenden Erfindung ist.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
Unter Bezugnahme auf 4 kann nun das Hardware-Blockdiagramm eines Teilsystems 51 einer Mediumzugriffskontrolle (MAC) gesehen werden, das in einem Ausführungsbeispiel für Rahmensynchronisierung in einem drahtlosen ATM-Netz verwendet wird. Im Allgemeinen ist diese Hardware hoch programmierbar, um Änderungen und Verbesserungen im MAC-Protokoll unterzubringen. Sie stellt einen gepufferten Datenweg zwischen dem ATM und den physischen (PHY) Schichten bereit, um das Ausführen der Zeitplanungs- und Verwaltungsfunktionen für die MAC-Schicht mit einem Mindestmaß an Verzögerung oder Paketverlust zu berücksichtigen. Der Datenweg zum Herunterladen umfasst einen Eingangs-FIFO 53, um den ATM-Datenfluss derart zu dämpfen, dass, wenn ein Umschalten auf einen zweiten Kanal notwendig wird, dies ohne Paketverlust erfolgen kann, während immer noch hohe Datenraten, wie beispielsweise die UTOPIA-Datenrate, untergebracht werden können; zwei SARAMs oder priorisierte Puffer 55, in denen die Zeitplanung stattfindet; und einen Ausgangs-FIFO 57 zum Unterbringen der PHY-Schicht-Datenrate. Der Datenweg zum Hochladen umfasst einen SARAM oder Puffer zum Hochladen 59, der Pakete sammelt, dem RAM den Zugriff auf die MAC-Schichtdaten ermöglicht und den sequentiellen Zugriff auf die ATM-Schicht fortführt. Eine Mailbox 61 (z.B. ein Dual-Port-RAM oder DPRAM) wird für Mailboxfunktionen zwischen den MAC- und ATM-Schichten bereitgestellt, um z.B. den Austausch von Parametern und Statusinformationen zu ermöglichen. Ein Paar von programmierbaren Logikbausteinen (PLDs) 62 und 63 wird verwendet, um die Schnittstellen, die Datenwege und die Timekeeping-Funktionen zu steuern. Eine Prozessor- oder Mikroprozessoreinheit (MPU) 65 ist kodiert (programmiert), um alle Zeitplanungs- und Verwaltungsfunktionen durchzuführen.
In einem gegenwärtigen Ausführungsbeispiel sind die zwei programmierbaren Bausteine 62, 63 Altera FPLDs, die als AAltera_1@ und AAltera_2 bezeichnet werden, und die MPU 65 ist ein IDT79R3041 MIPS RISC Prozessor der Klasse R3000. Altera_1 enthält die Adresslatches und Chipauswahldekoder, die den Speicherbelegungsplan und die Befehl- und Statusregister für die Prozessorinteraktion und den Signalsatz zur Schnittstellenbildung mit der ATM-Schicht über UTOPIA ausführen. Altera_2 ergänzt den Prozessor mit dem Zeitstempelzähler und sechs Komparatoren, die wie folgt zugeordnet werden: vier zu den Phasen des CDF, einer zum Bakenintervall oder Intervall zum Wiederkopieren des Zeitstempels, und ein weiterer für die Verbindung. Zusätzlich umfasst Altera_2 den Schnittstellen-Signalsatz der physischen Schicht und die Befehls- und Statusregister zum Interagieren mit dem Prozessor.
Für maximale Flexibilität und Effizienz, wird eine gemeinsame Hardwarekonstruktion zur Verwendung in sowohl der Basisstation (BS) und jedem der drahtlosen Endgeräte (WTs) im drahtlosen ATM (WATM) Netz verwendet. Dies wird durch Bereitstellen von zwei Sätzen von Arbeitscode in einem EEPROM 69 (oder einer anderen geeigneten Speichervorrichtung) und Verwenden einer Schalterauswahl oder anderen geeigneten Technik zum Aufrufen von einem von den zwei Sätzen von Arbeitscode ausgewählten Ar beitscode in einen SRAM 71 (oder anderen geeigneten Speicher) beim Einschalten erreicht, um die Hardware zur Verwendung in entweder einer BS oder einem WT zu konfigurieren, wie jeweils anwendbar.
Im gegenwärtigen Ausführungsbeispiel wird eine AM29F010 128K EEPROM-Vorrichtung verwendet, um den Boot-Code und die zwei Sätze von Arbeitscode (BS und WT) zu enthalten, und ein IDT71256 128K SRAM wird zum Speichern von dynamischen Parametern und allgemeinem Arbeitsplatz verwendet. Die gegenwärtigen Puffer, wo die Zeitplanungs- und MAC-Verwaltungsfunktionen durchgeführt werden, sind IDT70825 Dual-Port-RAMs (DPRAMs) mit wahlfreiem Zugriff über einen Port und sequentiellem Zugriff über den anderen Port. Sie ermöglichen das Eingeben von Stromdaten über den sequentiellen Port, um durch die MPU über den Port mit wahlfreiem Zugriff weiterbearbeitet zu werden und dann erneut über den sequentiellen Port an die nächste Schicht weitergegeben zu werden.
Im Überblick besteht das Grundanreizkonzept darin, die Zeitstempelinformationen in einer Art zu senden, die eine präzise und deterministische Zeitplanung (im Voraus) der Übermittlung des Zeitstempelwerts ermöglicht und die Notwendigkeit des Sendens von nur dem Zeitstempelwert während eines bestimmten (festen) Zeitfensters beseitigt.
Gemäß einer Ausführungsform, die zum Verständnis der vorliegenden Erfindung nützlich ist, wird ein Befehl „Zeitstempel_voreinstellen" durch die BS an alle WTs im Netz gesendet. Beim Empfang des Befehls Zeitstempel_voreinstellen, nehmen alle WTs eine Voreinstellung ihres Zeitstempelwerts auf null (oder gleich der Verzögerung, der durch die physische Schicht begegnet wurde) vor. Obgleich dies einen Schritt beseitigt, ergibt sich daraus ein Verlust der globalen Zeitinformation.
Gemäß einer Ausführungsform der vorliegenden Erfindung werden die Zeitstempelinformationen in zwei Schritten gesendet. Zuerst wird durch die BS ein Befehl „Zeitstempel_erhalten" gesendet, woraufhin der gegenwärtige Zeitstempelwert als Reaktion darauf in einem Register in allen Endgeräten einschließlich der BS gespeichert wird. Dann wird zu einem späteren Zeitpunkt ein Befehl „Zeitstempel_laden" gesendet, der den im BS-Register während des letzten Befehls Zeitstempel_erhalten gespeicherten Zeitstempelwert sendet. Als Nächstes berechnen die Empfänger die Differenz zwischen dem im BS-Register gespeicherten Zeitstempelwert und ihrem gespeicherten Zeitstempelwert und addieren dann diese Differenz zu ihrem aktuellen Zeitstempelwert.
Das Basisverfahren der nützlichen Ausführungsform ist wie folgt. Die BS und alle WTs vergleichen jeweils den aktuellen Wert ihres Zeitstempelzählers mit einem festen Wert (der für alle Endgeräte gleich ist), um zu bestimmen, wann ihre Sync-Flag-Latches einzustellen sind, wobei angezeigt wird, dass eine Korrektur stattfinden wird. Zum Beispiel kann der Wert gewählt werden, um alle 10 μ die Entwicklung von einem Bitversatz von 1 μ zwischen allen Zeitstempeln im Netz zu ermöglichen, bevor eine Korrektur befohlen wird. Alle Prozessoren führen während der Abwärtsstreckenphase des CDF eine Abfrage nach diesem Sync-Flags durch und ermitteln dieses Ereignis, wenn er gesetzt ist, gleichzeitig. Die Korrektur des Zeitstempelwerts findet dann während der nächsten BS_SIG Phase des nächsten CDF statt. Die Korrektur des Zeitstempelwerts wird durch die BS eingeleitet, die einen Befehl Zeitstempel_voreinstellen, der einfach ein geeignetes Header-Byte sein kann, an alle WTs sendet.
Alle WTs und die BS suchen an ihren PHY-Schicht-Schnittstellen nach diesem Header-Byte, um zu gewährleisten, dass alle Endgeräte so zeitnah wie möglich auf dem Header-Byte agieren. Die Verzögerung zwischen ihnen ist die Verzögerung von nur dem physischen Weg, die konstant ist. Die Zeitstempelkorrektur wird vorzugsweise vollständig durch Hardware und ohne Teilnahme des Prozessors durchgeführt, derart, dass das gesamte Verfahren deterministisch ist.
Unter Bezugnahme auf insbesondere 5 kann nun ein Block Zeitstempel_voreinstellen 80 und eine PHY-Schicht-Schnittstelle 82 der BS gesehen werden. Die PHY-Schicht-Schnittstelle 82 umfasst einen PHY-FIFO 84 der das Byte Zeitstempel voreinstellen als das erste Byte enthält, das zu übermitteln ist, wenn die bestimmte BY SIG Phase beginnt. Das Byte Zeitstempel_voreinstellen wird gleichzeitig an sowohl die PHY-Schicht 86 als auch das Byte-Register 88 im Block 80 Zeitstempel_voreinstellen übermittelt. Ein Komparator 89 vergleicht den durch das Byte-Register 88 erfassten Wert Zeitstempel_voreinstellen mit einem festen Zeittempel (TS) Header-Wert 90 und initiiert beim Ermitteln einer Übereinstimmung eine Zustandsmaschine.
Nachdem sie initiiert wurde, liest die Zustandsmaschine 92 den aktuellen, im Zeitstempelzähler 94 gespeicherten Zeitstempelwert und lädt den herausgelesenen aktuellen Zeitstempelwert in ein Zeitstempelregister 96. Die Zustandsmaschine 92 nimmt dann eine Voreinstellung des Zeitstempelzählers 94 mit einem festen (voreingestellten) Offsetwert 95 vor, der der Verzögerung durch die physische Schicht entspricht (für die BS subtrahiert sie diese Verzögerung von Null). Als Nächstes, deaktiviert die Zustandsmaschine 92 den Byte- Register-Komparator 89, um fehlerhafte Vergleiche auf nachfolgenden Daten zu vermeiden. Ein Komparator 98 vergleicht den aktuellen durch den Zeitstempelzähler 94 ausgegebenen Zeitstempelwert mit einem festen Wert 100 und stellt bei Ermitteln einer Übereinstimmung den Sync-Flag-Latch 102 ein, wodurch angezeigt wird, dass eine Korrektur erfolgen wird. Wie vorhergehend erwähnt, kann dieser feste Wert ausgewählt werden, um alle 10 μ zwischen allen Zeitstempeln im Netz das Entwickeln von einem Bitversatz von 1 μ zu ermöglichen, bevor eine Zeitstempelwertkorrektur befohlen wird.
Unter Bezugnahme auf 6 kann nun ein Block Zeitstempel_voreinstellen 110 und eine PHY-Schicht-Schnittstelle 112 eines WT gesehen werden. Es ist leicht ersichtlich, dass der Block Zeitstempel_voreinstellen 110 des WT identisch mit dem Block Zeitstempel_voreinstellen 80 der BS ist, und als solches werden gleichartige Elemente in den zwei Blöcken durch gleiche Bezugszeichen angegeben, außer, dass die Bezugszeichen, die die Elemente im Block Zeitstempel_voreinstellen 110 anzeigen, einen Strich enthalten. Man wird ebenfalls verstehen, dass die Hardware von jedem WT identisch ist. Bei den WTs wird das Header-Byte als das erste Byte von einem Paket empfangen. Es wird gleichzeitig im Byte-Register 88' und einem Puffer zum Hochladen 112 gespeichert. Ein Komparator 89' vergleicht den durch das Byte-Register 88' erfassten Zeitstempel_voreinstellen Wert mit einem festen Zeitstempel (TS) Header-Wert 90' und initiiert beim Ermitteln einer Ü-bereinstimmung eine Zustandsmaschine 92'.
Nachdem sie initiiert wurde, liest die Zustandsmaschine 92' den aktuellen im Zeitstempelzähler 94' gespeicherten Zeitstempelwert und lädt den herausgelesenen aktuellen Zeitstempelwert in ein Zeitstempelregister 96'. Die Zustandsmaschine 92' nimmt dann eine Voreinstellung des Zeitstempelzählers 94' mit einem festen (voreingestellten) Offsetwert 95' vor, der der Verzögerung durch die physische Schicht entspricht. Als Nächstes deaktiviert die Zustandsmaschine 92' den Byteregisterkomparator 89', um fehlerhafte Vergleiche auf nachfolgenden Daten zu vermeiden. Ein Komparator 98' vergleicht den aktuellen durch den Zeitstempelzähler 94' ausgegebenen Zeitstempelwert mit dem festen Wert 100' und stellt beim Ermitteln einer Übereinstimmung den Sync-Flag-Latch 102' ein, der anzeigt, dass eine Korrektur stattfinden wird.
Da das Zeitstempelkorrekturverfahren an beiden Enden durch identische Hardware durchgeführt wird, wird ein genauer Synchronismus erreicht. Das Ausmaß an Verzögerung zwischen der BS und jedem WT entspricht lediglich der Verbreitungsverzögerung des Signals.
Zeitstempelwerte, die in den Halteregistern 96 und 96' gespeichert sind, können wie erforderlich verwendet werden, um Korrekturen für andere Protokollschichten, mit denen die MAC-Schicht innerhalb der gleichen Sende-/Empfangseinrichtung eine Schnittstelle bilden kann, zu berechnen. Um diese Arbeit zu erleichtern, muss die BS, typischerweise in der nächsten BS_SIG Phase, ihren TS-Registerwert in einer separaten Nachricht (über einen A/D-Bus) senden. Jedes W7 bestimmt dann die Differenz zwischen dem BS TS-Registerwert und seinem TS-Registerwert und bestimmt somit das Ausmaß des Zeitoffsets von der BS. Andere Protokollschichten können dieses Offset verwenden, um ihren Zeitstempelwert zu korrigieren, wenn erforderlich. Somit verliert die MAC-Schicht die globale Zeitreferenz, ist aber immer noch imstande, Rahmensynchronisierung zu erreichen.
Nun unter Bezugnahme auf 7 kann ein Blockdiagramm eines Blocks Zeitstempel_laden 121 gesehen werden, der gemäß der Ausführungsform der vorliegenden Erfindung konstruiert ist, und der der BS und den WTs gemeinsam ist. Wie schnell gesehen werden kann, bildet der Block Zeitstempel_laden 121 eine einfache Änderung der Blöcke Zeitstempel_voreinstellen 80 und 110, die in 5 und beziehungsweise 6 veranschaulicht und hierin vorhergehend beschrieben werden. Als solches werden gleichartige Elemente durch gleiche Bezugszeichen angezeigt, außer, dass die Bezugszeichen im Block Zeitstempel_laden 121 mit zwei Strichen versehen sind.
Wie mit dieser Ausführungsform ersichtlich werden wird, kann in der MAC-Schicht eine globale Zeitreferenz beibehalten werden. Mit dieser Ausführungsform werden die Zeitstempelinformationen in zwei Schritten gesendet. Zuerst wird ein Befehl „Zeitstempel erhalten" gesendet, der dem hierin vorhergehend genannten Befehl Zeitstempel voreinstellen ähnlich ist. Dieser Befehl hat keine Parameter und kann in einem Byte kodiert werden. Die BS und alle WTs laden ihr entsprechendes Zeitstempel-Register (TS) 96'', wenn dieser Befehl Zeitstempel_erhalten ermittelt wird. Als Zweites gibt die BS einen Befehl „Zeitstempel_laden" aus, von dem ein Parameter der Zeitstempelwert ist, der im TS-Register 96'' gehalten wurde, als der letzte Befehl Zeitstempel_erhalten gesendet wurde. Jedes WT errechnet dann die Differenz zwischen dem empfangenen BS Zeitstempelwert und dem Zeitstempelwert, der in seinem TS-Register 96'' gehalten wird, und speichert dann diesen Differenzwert (Offset) in einem Offsetregister 123. Als Nächstes sendet der Prozessor am WT einen Befehl ALOAD@, was verursacht, dass ein Addierer 125 den Offsetwert vom Offsetregister 123 zum aktuellen Wert des Zeitstempelzählers 94'' hinzufügt, und dann die Summe wieder in den Zeitstempelzähler 94'' lädt. Man wird verstehen, dass dieser Arbeitsablauf nicht zeitkritisch ist.
Diese Ausführungsform führt die zusätzliche Komplexität des Addierers 125 ein, der so groß wie 32 Bits sein kann. Da dieser Betriebsablauf indes nicht zeitkritisch ist, ist es nicht notwendig, einen vollständigen 32-Bit-Addierer auszuführen. Zum Beispiel ist es möglich, einen 4-Bit-Addierer zu verwenden, indem die Addition über viele Taktzyklen durchgeführt wird, wobei der Zeitstempelzähler 94'' während dieses Zeitraums deaktiviert ist. Dieser Verlust von Taktzyklen sollte durch die Prozessorsoftware innerhalb des Offsetregisters 123 untergebracht werden.
Es ist möglich, dass mehrere Befehle Zeitstempel_erhalten gesendet werden können, bevor ein Befehl Zeitstempel-laden gesendet wird. In diesem Fall kann das BS den Wert des TS-Registers 96'' nach jedem Befehl Zeitstempel_erhalten kopieren und dann den Befehl Zeitstempel_laden mit dem Parameter gleich der Summe von allen solchen Werten senden. Die WTs können die Summe aller Werte nach jedem Befehl Zeitstempel_erhalten im TS-Register 96'' berechnen, und dann die Differenz zwischen dem Parameterwert, der über den Befehl Zeitstempel_laden erhalten wurde, und dieser berechneten Summe berechnen und dann diesen Differenzwert im Offsetregister 123 einstellen.
Durch Unterteilen der Übermittlung der Zeitstempelwerte in zwei Schritte können Daten und Zeitstempelpakete zur Übermittlung vor dem tatsächlichen Zeitpunkt der Übertragung eingeplant werden, wodurch eine beträchtliche Flexibilität in der Gestaltung der Software für das MAC-Protokoll ermöglicht wird.
Man wird verstehen, dass es nicht notwendig ist, sowohl den Befehl Zeitstempel erhalten als auch den Befehl Zeitstempel_laden durch das gleiche Endgerät (Knoten), wie beispielsweise die BS, einzuleiten. Stattdessen ist in der Fachwelt allgemein bekannt, dass es möglich ist, ein Netz zu verwenden, in dem jeder Knoten im Netz zu jedem Zeitpunkt dynamisch wieder zugeordnet werden kann, um als Netzsteuerknoten oder BS zu dienen. Solche Netze stellen somit die Fähigkeit verteilter Synchronisierung bereit. Somit kann der Knoten, der gegenwärtig als Steuerknoten zugeordnet ist, verwendet werden, um den entsprechenden Befehl, z.B. den Befehl Zeitstempel_erhalten oder Zeitstempel_laden, zu erzeugen.

Claims

Verfahren zum Synchronisieren von Zeitstempeln in einem Netz, das einen Steuerknoten und mehrere andere Knoten umfasst, die miteinander über einen gemeinsamen Kanal kommunizieren, der über ein Mediumzugriffskontrolle-Teilsystem vermittelt wird, wobei das Verfahren die folgenden Schritte umfasst: – Senden eines ersten Befehls vom Steuerknoten; – Einstellen eines Werts ihres entsprechenden Zeitstempels durch jeden der anderen Knoten auf einen vorgeschriebenen Anfangs-Zeitstempelwert als Reaktion auf den ersten Befehl; dadurch gekennzeichnet, dass – das Netz ein reservierungsbasiertes Protokoll verwendet; und – der erste Befehl ein Befehl von einem aus zwei Schritten bestehenden Zeitstempelbefehl ist, wobei der Steuerknoten beim zweiten Zeitstempelbefehl einen Parameter ausgibt, der ein Zeitstempelwert ist, der gehalten wurde, als der letzte erste Befehl gesendet wurde.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das reservierungsbasierte Protokoll ein reservierungsbasiertes Vielfachzugriff im Zeitmultiplex (Time Division Multiple Access – TDMA) Protokoll oder ein Mediumzugriffskontrolle (Medium Access Control – MAC) Protokoll ist.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der erste Befehl einen Befehl Zeitstempel_voreinstellen oder einen Befehl Zeitstempel_erhalten umfasst und der zweite Befehl einen Befehl Zeitstempel_laden umfasst.
Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, dass ein einzelner ausgewählter Knoten von den Knoten im Netz zugeordnet werden kann, um zu unterschiedlichen Zeitpunkten als der Steuerknoten zu dienen.
Netz, das Folgendes umfasst: einen Steuerknoten; mehrere andere Knoten; ein Mediumzugriffskontrolle-Teilsystem (51), das Zugriff auf einen Kommunikationskanal vermittelt, der dem Steuerknoten und den mehreren anderen Knoten gemeinsam ist; dadurch gekennzeichnet, dass – das Mediumzugriffskontrolle-Teilsystem (51) ein reservierungsbasiertes Protokoll verwendet, und wobei der Steuerknoten und die mehreren anderen Knoten jeweils Folgendes umfassen: – ein Komparatorregister (88, 88', 88''), das ein voreingestelltes Befehlsbyte von einem durch den Steuerknoten zu bestimmten Übermittlungszeiten übermittelten Steuerpaket speichert; – einen ersten Komparator (89, 89', 89''), der den Wert des voreingestellten Befehlsbytes mit einem vorgeschriebenen Header-Wert vergleicht und beim Ermitteln einer Übereinstimmung ein Auslösesignal ausgibt; – einen Zeitstempelzähler (94, 94', 94''); – ein Zeitstempelregister (96, 96', 96''); – einen Sync-Flag-Latch (102, 102', 102''); – eine Zustandsmaschine (92, 92', 92''), die, als Reaktion auf das Auslösesignal, einen Zeitstempelwert liest, der im Zeitstempelzähler (94, 94', 94'') gespeichert ist, den herausgelesenen Zeitstempelwert in das Zeitstempelregister (96, 96', 96'') lädt, und den Zeitstempelzähler (94, 94', 94'') auf einen vorgeschriebenen Wert voreinstellt; und – einen zweiten Komparator (98, 98', 98''), der den aktuellen, durch den Zeitstempelzähler (94, 94', 94'') gespeicherten Zeitstempelwert auf einen vorgeschriebenen Wert einstellt, und, beim Ermitteln einer Übereinstimmung, den Sync-Flag-Latch (102, 102', 102'') einstellt, um anzuzeigen, dass, als Reaktion auf ein nächstes voreingestelltes Befehlsbyte, eine nächste Korrektur des Zeitstempelwerts durchzuführen ist.
Netz nach Anspruch 5, dadurch gekennzeichnet, dass das Netz ferner Folgendes umfass: – ein Offsetregister (123); – Verarbeitungsschaltungen, die die Differenz zwischen einem letzten Zeitstempelwert, der durch den Steuerknoten zu zweiten Zeitpunkten, die später als erste Zeitpunkte sind, übermittelt wurde, und einem aktuellen Zeitstempelwert, der im Zeitstempelregister (96'') gespeichert ist, berechnen, und dann diese Differenz als einen Offsetwert im Offsetregister (123) speichern; und – einen Addierer (125), der den im Offsetregister (123) gespeicherten Offsetwert zu einem aktuellen Wert des Zeitstempelzählers (94'') addiert und dann die Summe wieder in den Zeitstempelzähler (94'') lädt.
Netz nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass der letzte durch den Steuerknoten übermittelte Zeitstempelwert dem Zeitstempelwert entspricht, der im Zeitstempelregister (96, 96', 96'') des Steuerknotens zu dem Zeitpunkt gespeichert war, zu dem das vorhergehende Befehlsbyte übermittelt wurde.
Netz nach einem der Ansprüche 5-7, dadurch gekennzeichnet, dass der vorgeschriebene voreingestellte Wert für den Steuerknoten null ist.
Netz nach einem der Ansprüche 5-8, dadurch gekennzeichnet, dass der für jeden der anderen Knoten vorgeschriebene voreingestellte Wert einer Verzögerung durch eine physische Schicht entspricht.
Netz nach einem der Ansprüche 5-9, dadurch gekennzeichnet, dass die bestimmten Übermittlungszeiten BS-SIG Phasen von Steuerdatenrahmen entsprechen.
Netz nach einem der Ansprüche 5-10, dadurch gekennzeichnet, dass einzelne ausgewählte Knoten von den Knoten im Netz zugeordnet werden können, um zu unterschiedlichen Zeitpunkten als der Steuerknoten zu dienen.
Netz nach einem der Ansprüche 5-11, dadurch gekennzeichnet, dass das reservierungsbasierte Protokoll ein reservierungsbasiertes Vielfachzugriff im Zeitmultiplex (Time Division Multiple Access – TDMA) Protokoll oder ein Mediumzugriffskontrolle (Medium Access Control – MAC) Protokoll ist.