DE69924752T2

DE69924752T2 - Systeme und methoden zum empfangen eines modulierten signals, welches kodierte und nicht kordierte bits enthält, durch mehrdurchgangsdemodulation

Info

Publication number: DE69924752T2
Application number: DE69924752T
Authority: DE
Inventors: Kumar Balachandran; Ali Khayrallah
Original assignee: Ericsson Inc
Current assignee: Ericsson Inc
Priority date: 1998-11-30
Filing date: 1999-10-15
Publication date: 2005-10-06
Anticipated expiration: 2019-10-16
Also published as: US6366624B1; CN1205791C; EP1135909A1; AU1446400A; BR9915780A; JP2002532007A; JP4339521B2; CN1333969A; DE69924752D1; EP1135909B1; WO2000033527A1; ATE293330T1

Description

Gebiet der Erfindung
Diese Erfindung bezieht sich auf Kommunikationssysteme und genauer auf Systeme und Verfahren zum Empfangen modulierter Signale.
Hintergrund der Erfindung
Öffentliche drahtlose Funktelefonsysteme werden allgemein eingesetzt, um Teilnehmern Sprach- und Datenkommunikationen bereitzustellen. Z.B. wurden analoge zellulare Funktelefonsysteme, bezeichnet etwa als AMPS, ETACS, NMT-450 und NMT-900, lange erfolgreich überall in der Welt aufgestellt. Digitale zellulare Funktelefonsysteme, wie etwa jene, die dem nordamerikanischen Standard IS-54 und dem europäischen Standard GSM entsprechen, sind seit den frühen neunziger Jahren im Dienst. Kürzlicher wurde eine breite Vielfalt von drahtlose digitalen Diensten, allgemein als PCS (persönliche Kommunikationsdienste, Personal Communications Services) bezeichnet, eingeführt, inkludierend fortgeschrittene digitale zellulare Systeme, die Standards wie etwa IS-136 und IS-95 entsprechen, Niedrigenergiesysteme, wie etwa DECT (digitales erweitertes schnurloses Telefon, Digital Enhanced Cordless Telephone), und Datenkommunikationsdienste, wie etwa CDPD (zellulare digitale Paketdaten, Cellular Digtal Packet Data). Diese und andere Systeme werden in dem The Mobile Communications Handbook beschrieben, herausgegeben von Gibson und veröffentlicht durch CRC Press (1996).
Drahtlose Kommunikationssysteme, wie etwa zellulare Funktelefonsysteme, inkludieren typischerweise eine Vielzahl von Kommunikationskanälen, die zwischen einem ersten Transceiver (wie etwa einer Basisstation) und einem zweiten Transceiver (wie etwa einem mobilen Endgerät) eingerichtet werden können. Die Kommunikationskanäle sind typischerweise Gegenstand für leistungsverhalten-verschlechternde Effekte, wie etwa Mehrfachpfadschwund und Interferenz (Rauschen). Schwundeffekte inkludieren flachen Schwund (Fading), der aus der Interaktion eines übertragenen Signals (der Hauptstrahl) mit reflektierten Versionen des übertragenen Signals entstehen kann, die gleichlaufend in einem Empfänger ankommen. Zeitdispersion, ein anderer Typ von Schwund, kann aus Interaktion des Hauptstrahls mit zeitverzögerten Reflexionen des Hauptstrahls auftreten. Interferenzeffekte können durch Interaktion von nicht-orthogonalen Signalen verursacht werden, die in dem Signalmedium durch Quellen mit Ausnahme der Quelle des gewünschten übertragenen Signals generiert werden. Entzerrungstechniken, wie etwa Maximalwahrscheinlichkeits-Sequenzschätzung (maximum likelihood sequence estimation, MLSE) können verwendet werden, um Zeitdispersion zu kompensieren. Interferenz kann durch Verwenden von Antennenstrahllenkung, um Empfang von unerwünschten Signalen zu reduzieren, reduziert werden.
Schwund ist typischerweise ein Hauptnachteil für das Leistungsverhalten von Demodulatoren in Kommunikationssystemen. Der Empfänger eines mobilen Endgerätes inkludiert typischerweise einen Demodulator, der ein kohärenter Demodulator sein kann, wie etwa ein Maximalwahrscheinlichkeits-Sequenzschätzeinrichtungs- (MLSE-) Demodulator (oder Entzerrer). Um zuverlässige Demodulation eines empfangenen Signals vorzusehen, ist für den Demodulator typischerweise eine zugehörige Kanalverfolgungseinrichtung (channel tracker) vorgesehen. Nach Erlangung eines kommunizierten Signals durch den Empfänger un terhält die Kanalverfolgungseinrichtung eine Kanalschätzung, um eine kohärente Referenz zwischen dem Demodulator und dem empfangenen Signal vorzusehen.
Kombinieren von Demodulation und Dekodieren über Rückkopplung von dem Decoder zu dem Demodulator ist ein Weg, um Empfängerleistungsverhalten zu verbessern. Dies kann durch Mehrfachdurchgangsdemodulation bewerkstelligt werden. Gemäß Informationstheorie führt ein optimaler Empfänger gemeinsam die Operationen von Demodulation und Dekodieren durch. Die Komplexität einer derartigen Operation ist im allgemeinen exorbitant, besonders wenn in dem System Verschachtelung verwendet wird. Es ist jedoch möglich, einen Teil der Lücke zwischen disjunkter und gemeinsamer Demodulation und Dekodieren durch die Verwendung von Rückkopplung von dem Decoder zu dem Demodulator zu überbrücken. Dies ist das Konzept hinter Mehrfachdurchgangsdemodulation.
Ein Beispiel eines derartigen Mehrfachdurchgangsdemodulators wird im US-Patent Nr. 5,673,291 für Dent beschrieben. Das '291-Patent erörtert Demodulieren zuerst eines empfangenen Signals, dann Dekodieren kodierter Symbole, dann Einspeisen von Information, die durch erneutes Kodieren der Decoderausgabe zurück zu dem Demodulator erhalten wird, um die nicht-kodierten Symbole mit verbessertem Leistungsverhalten neu zu demodulieren. Die neu kodierten Symbole werden als bekannte Symbole mit verbessertem Leistungsverhalten ausgenutzt. Die neu kodierten Symbole werden als bekannte Symbole durch den Demodulator auf die gleiche Weise ausgenutzt, wie er Sync-Symbole ausnutzt, die wahrhaftig bekannte Symbole sind, die in die Daten vor Übertragung eingefügt wurden. Die Verfahren und Systeme des '291-Patentes basieren teilweise auf Kenntnis durch den Empfänger der Reihenfolge einer Platzierung von Symbolen in dem übertragenen Strom und auf der Platzierung beliebiger bekannter Sync-Symbole. In einem anderen Ansatz hat Garr et al einen Mehrfachdurchgangsdemodulator für vollständig kodierte Bitströme mit weicher Rückkopplung zu dem Demodulator vorgeschlagen, D. Garr et al "Iterative Decoding of GSM Signals", Conference on Information Sciences and Systems, Princeton University, März 1988. Noch ein anderer vorgeschlagener Ansatz, wie z.B. beschrieben in Berrou et al "Near Shannon Limit Error-correcting Coding and Decoding: Turbo-codes (1)", Proceedings of the IEEE International Communication Conference, Seiten 1064–1070, 1993, schlägt die Verwendung von Turbo-Codes vor, in denen parallele Verkettung von zwei rekursiven Konvolutionscodes verwendet wird. Gleichermaßen wurde serielle Verkettung von zwei rekursiven Konvolutionscodes in Benedetto et al "Serial Concatenation of Interleaved Codes: performance Analysis, Design and Iterative Decoding", TDA Progress Report 42-126, Politechnico Di Torino, Italien, 15. August 1996 vorgeschlagen.
Mit Verfahren, wie etwa in dem '291-Patent vorgeschlagen, und für Kommunikationssysteme mit nicht-kodierten Bitklassen trifft man auf ein Problem. Beispiele von derartigen Codes, die mit verschiedenen Telekommunikationsstandards in Verbindung stehen, die gegenwärtig vorgeschlagen werden, werden in 1A und 1B gezeigt. 1A veranschaulicht ein Sprachkodierungssystem, wie etwa das für die Spezifikation IS-136 beschrieben. 1B zeigt ein ähnliches Format für die Spezifikation IS-641. Wie in 1A gezeigt, inkludiert ein Kodierungssystem 10 einen Vektorsummen-Anregungslinearvorhersage- (VSELP, Vector-Sum Excited Linear Prediction) Sprachkodierer (vocoder), der 159 Bits als einen Datenrahmen ausgibt. Die Bits sind in 3 Kodierungsklassen ausersehen, die als Klasse 1A, Klasse 1B und Klasse 2 bezeichnet werden. Zwölf Bits, die als Klasse 1A bezeichnet werden, werden zuerst zu einem CRC-Fehlererfassungskodierer 14 weitergegeben, der einen zyklischen Redundanzprüfungs- (CRC, Cyclical Redundancy Check) Fehlererfassungscode den 12 Bits von Klasse 1A anfügt, bevor sie zum Konvolutionskodierer 16 weitergegeben werden. Zusätzliche 65 Bits, die als Klasse 1B klassifiziert sind, werden direkt zum Konvolutionskodierer 16 ohne Fehlererfassungskodierung weitergegeben. Schließlich werden 82 Bits, klassifiziert als Bits von Klasse 2, direkt zum Verschachteler 18 ohne Fehlererfassung oder Korrekturkodierung weitergegeben. Die Ausgabe vom Konvolutionskodierer 16 und die Bits der ungeschützten Klasse 2 werden zu einem 2-Schlitz-Verschachteler 18 weitergegeben. Verschachteler 18 bricht den ursprünglichen Datenrahmen in zwei Rahmen auf, wobei jeder die Hälfte der ursprünglichen Information enthält und jeder von denen in einem von zwei benachbarten Schlitzen (d.h. sequenzielle Übertragungsfenster) durch Schlitzformatierer 19 für eine Übertragung durch einen Modulator (nicht gezeigt) platziert wird.
Bezug nehmend nun auf 1B wird die Struktur von Kodierung unter dem Standard IS-641 beschrieben. Ein adaptiver Codeanregungs-Linearvorhersage- (ACELP, Adaptive Code Excited Linear Prediction) Sprachkodierer 22 vom Kodierungssystem 20 sieht einen Datenrahmen von 148 Bits vor. 58 der Bits sind als Klasse 1A klassifiziert und werden zum CRC-Fehlererfassungskodierer 24 weitergegeben, wo den Bits ein Fehlererfassungscode angefügt wird. Zusätzliche 48 der Bits von dem 148-Bit-Datenrahmen werden als Bits von Klasse 1B behandelt und dem Konvolutionskodierer 26 ohne Fehlererfassungskodierung bereitgestellt. Die verbleibenden 52 Bits werden als Bits von Klasse 2 behandelt und Verschachteler 28 ohne Kodierung direkt bereitgestellt. Die Bits von Klasse 1A und 1B werden durch Konvolutionskodierer 26 weitergegeben, und der Code wird wiederum durch Schaltung 27 punktiert, um insgesamt 260 Bits einem Zwei-Schlitz-Verschachteler 28 bereitzustellen, wenn mit den 52 Bits von Klasse 2 kombiniert. Wie oben mit Bezug auf 1A beschrieben, implementieren Verschachteler 28 und Schlitzformatierer 29 Verschachtelung durch Untertei len der 148 Bits von Quelle 22 in zwei getrennte Schlitze, die einem Modulator zur Übertragung bereitgestellt werden.
Die europäische Patentanmeldung Nr. EP 0 802 656 , internationale Veröffentlichungsnummer WO 98/48517 und die Artikel IEEE Communications Letters, US, IEEE Service Center, Piscataway, US, Vol. 1, Nr. 2, 1. März 1997, Narayan K.R. et al, "A Novel ARQ Technique Using the Turbo Coding Principle", Seiten 49–51, XP000687091 und European Transactions on Telecommunications and Related Technologies, IT, AEI, Milano, Vol. 6, Nr. 5, 1. September 1995, Seiten 507–511, Douillard C. et al: "Iterative Correction of Intersymbol Interference: Turbo-Equalization" XP0002055352 beziehen sich allgemein auf Dekodierung von empfangenen Signalen in Kommunikationssystemen. Die deutsche Patentanmeldung Nr. DE 195 47 018 A1 bezieht sich auf einen Empfänger zum Empfangen von Übertragungshäufungen mit Trainingssequenzen, geschützten Bits und ungeschützten Bits, wobei die geschützten Bits dekodiert und dann verwendet werden, um die bestimmten Kanaldämpfungscharakteristika zu verbessern, um Empfang der ungeschützten Bits zu verbessern.
Während diese verschiedenen Ansätze das Potenzial für verbesserten Signalempfang vorsehen, besteht weiterhin eine Notwendigkeit für Verbesserungen im Leistungsverhalten von Empfängern für modulierte Signale fort, die kodierte und nicht-kodierte Daten enthalten. Es gibt weiter eine Notwendigkeit für derartige Verbesserungen, die mit existierenden Kommunikationsprotokollstandards genutzt werden können.
Zusammenfassung der Erfindung
Es ist deshalb ein Ziel der vorliegenden Erfindung, das Problem von Empfangsfehlern in drahtlosen Kommunikationssystemen durch Vorsehen von Verfahren und Systemen zum Empfangen eines modulierten Signals inkludierend kodierte Bits und nicht-kodierte Bits unter Verwendung von Mehrfachdurchgangsdemodulation zu lösen.
Es ist ein zusätzliches Ziel der vorliegenden Erfindung, derartige Systeme und Verfahren vorzusehen, die mit existierenden Kommunikationsprotokollstandards genutzt werden können.
Es ist ein weiteres Ziel der vorliegenden Erfindung, derartige Systeme und Verfahren vorzusehen, die mit Demodulatoren vom MLSE-Typ, die sowohl harte als auch weiche Ausgangsinformation vorsehen, vorteilhaft genutzt werden können.
Es ist ein weiteres Ziel der vorliegenden Erfindung, die reduzierte Komplexität des M-Algorithmus in dem Demodulator mit der Rückkopplungsinformation von Mehrfachdurchgangsdemodulation zu kombinieren, um einen effizienten hoch leistungsfähigen Empfänger zu erhalten.
Diese und weitere Ziele werden gemäß der vorliegenden Erfindung durch Vorsehen von Verfahren und Systemen zum Empfangen eines modulierten Signals inkludierend Symbole, die sowohl kodierte als auch nicht-kodierte Bits aus einem Daten- (z.B. Sprache) Rahmen darstellen, wo ein empfangener Schlitz zuerst demoduliert und die kodierten Bits dekodiert werden, vorgesehen. Die dekodierten Bits werden dann genutzt, um Demodulation während einer zweiten Demodulation eines empfangenen Schlitzes einzuschränken. Die kodierten Bitpositionen aus der eingeschränkten zweiten Demodulation werden wiederum kodiert, um Bitschätzungen für den empfangenen Schlitz zu generieren. Diese Information wird mit der Ausgabe der eingeschränkten zweiten Demodulation für nicht-kodierte Bits kombiniert, um eine Empfangsdatenrahmenschätzung vorzusehen, was gezeigt hat, verbesserte Zuverlässigkeit für sowohl kodierte als auch nicht-kodierte Bits vorzusehen.
Insbesondere wird ein Verfahren vorgesehen zum Empfangen eines modulierten Signals inkludierend eine Vielzahl von sequenziell übertragenen Schlitzen, die Symbole enthalten, die kodierte Bits entsprechend einer ersten Teilmenge von Bits von einem Datenrahmen und nicht-kodierte Bits entsprechend einer zweiten Teilmenge von Bits von dem Datenrahmen darstellen. Ein erster Schlitz wird empfangen und demoduliert, um eine erste Schlitzschätzung mit kodierten Bitpositionen und nicht-kodierten Bitpositionen vorzusehen. Die kodierten Bitpositionen der ersten Schlitzschätzung werden dekodiert, um erste dekodierte Bitschätzungen vorzusehen. Der erste Schlitz wird dann eingeschränkt demoduliert, vorzugsweise konvolutional, um eine zweite Schlitzschätzung mit kodierten Bitpositionen und nicht-kodierten Bitpositionen vorzusehen, wobei die zweite Schlitzschätzung von kodierten Bitpositionen gemäß den ersten dekodierten Bitschätzungen eingeschränkt ist. Die kodierten Bitpositionen der zweiten Schlitzschätzung werden dekodiert, um zweite dekodierte Bitschätzungen vorzusehen, die mit den nicht-kodierten Positionen der zweiten Schlitzschätzung kombiniert werden, um eine Empfangsdatenrahmenschätzung vorzusehen.
In einer weiteren Ausführungsform der Verfahren der vorliegenden Erfindung werden nach Dekodierung, um eine erste Schlitzschätzung zu erhalten, beliebige Fehler in den ersten dekodierten Bitschätzungen erfasst und die kodierten Bitpositionen der zweiten Schlitzschätzung werden nicht verwendet, um die zweiten dekodierten Bitschätzungen zu generieren, falls ein Fehler erfasst wird. Fehlererfassung kann vorgesehen werden durch Inkludieren mindestens eines Fehlererfassungsbits, wie etwa CRC-Bits, in den ersten dekodierten Bitschätzungen und Erfassen eines Fehlers in den ersten dekodierten Bitschätzungen basierend auf mindestens einem Fehlererfassungsbit.
Eingeschränkte Demodulationsoperationen gemäß einer Ausführungsform der vorliegenden Erfindung können Verwerfen während Demodulation eines beliebigen Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, die sich von einer zugehörigen der ersten dekodierten Bitschätzungen unterscheidet, inkludieren. Alternativ kann eine Metrik eines beliebigen Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, die sich von einer zugehörigen der ersten dekodierten Bitschätzungen unterscheidet, beeinflusst werden, um diesen Kandidatenbitpfad zu missbilligen. Des weiteren kann der Decoder einen zugehörigen weichen Zuverlässigkeitswert für jede erste dekodierte Bitschätzung ausgeben und der erste Schlitz kann dann durch Beeinflussen einer Metrik eines beliebigen Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitposition des ersten Schlitzes, die sich von einer zugehörigen der ersten dekodierten Bitschätzungen unterscheidet, basierend auf dem zugehörigen weichen Zuverlässigkeitswert der zugehörigen einen der ersten dekodierten Bitschätzungen eingeschränkt konvolutional demoduliert werden.
In einer anderen Ausführungsform der vorliegenden Erfindung wird Mehrfachdurchgangsdemodulation rekursiv vorgesehen durch Wiederholen der eingeschränkten Demodulation und der Dekodierung der kodierten Bitpositionen der zweiten Schlitzschätzungsoperationen unter Verwendung der dekodierten Bitschätzungen von einem jüngsten Dekodierungsschritt, um die eingeschränkte Demodulation einzuschränken, bis ein Rekursionszähler eine Grenze erreicht, und Kombinieren einer endgültigen Menge von dekodierten Bitschätzungen und der nicht-kodierten Bitschätzungen einer endgültigen Schlitzschätzung, um die Empfangsrahmenschätzung vorzusehen. Alternativ können sich rekursive Operationen fortsetzen, bis ein Zuverlässigkeitskriterium erfüllt ist. Das Zuverlässigkeitskriterium kann ein Leistungsverhalten sein.
In einem weiteren Aspekt kann die erste Demodulationsoperation unter Verwendung eines Differenzialdecoders durchgeführt werden. Alternativ kann ein Differenzialdecoder genutzt werden, falls ein Zuverlässigkeit Kriterium erfüllt ist, und es kann anderenfalls ein Konvolutionsdecoder (Faltungsdecoder) verwendet werden. Die vorliegende Erfindung kann auch mit Verarbeitung pro Überlebenden (per-survivor processing) in den eingeschränkten Demodulationsoperationen genutzt werden. Des weiteren kann ein getrennter Pufferspeicher für jeden Durchgang von Demodulation genutzt werden oder es kann ein einzelner Puffer verwendet und in jeden Durchgang überschrieben werden.
Die Vorteile der vorliegenden Erfindung in einer anderen Ausführungsform können realisiert werden, wo die übertragenen Schlitze verschachtelte Datenübertragung enthalten. Der erste Schlitz kann vor dem zweiten Schlitz empfangen werden. Die ersten dekodierten Bitschätzungen, Bits von den nichtkodierten Bitpositionen der ersten Schlitzschätzung und unbekannte Bits entsprechend dem zweiten Segment von Bits können kombiniert werden, um einen neu gebildeten Schlitz vorzusehen, und die eingeschränkten Demodulationsoperationen können durch Verwenden des neu gebildeten Schlitzes eingeschränkt werden, um Trellisübergänge (Gitterübergänge) während Demodulation zu beschränken. Alternativ können Trellisübergänge während Demodulation durch Beeinflussen einer Metrik von ausgewählten Kandidatenbitpfaden basierend auf dem neu gebildeten Schlitz eingeschränkt werden.
In einer anderen Ausführungsform der vorliegenden Erfindung wird der erster Schlitz unter Verwendung eines M-Algorithmus mit einer Vielzahl von Trellisstufen eingeschränkt trellisdemoduliert. Die Zahl von überlebenden Zuständen für mindestens eine aus der Vielzahl von Trellisstufen kann spezifiziert werden. Die Zahl von überlebenden Zuständen für die Vielzahl von Trellisstufen kann ferner so spezifiziert werden, um nur akzeptablen Pfaden zu erlauben, als überlebende Zustände anzudauern.
In einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Empfangen eines modulierten Signals inkludierend eine Vielzahl von sequenziell übertragenen Schlitzen vorgesehen. Ein erster Schlitz wird empfangen und demoduliert, um eine erste Schlitzschätzung vorzusehen. Die erste Schlitzschätzung wird dekodiert, um erste dekodierte Bitschätzungen vorzusehen. Der erste Schlitz wird dann eingeschränkt demoduliert, um eine zweite Schlitzschätzung vorzusehen, in der eine Vielzahl von Bitpositionen in der zweiten Schlitzschätzung auf gleiche zugehörige der ersten dekodierten Bitschätzungen eingeschränkt werden. Die zweite Schlitzschätzung wird dekodiert, um eine Empfangsdatenrahmenschätzung vorzusehen. Die eingeschränkten Demodulationsoperationen und die Dekodierung der zweiten Schlitzschätzungsoperationen werden unter Verwendung der Datenrahmenschätzung rekursiv wiederholt, um den eingeschränkten Demodulationsschritt einzuschränken.
In einem Systemaspekt der vorliegenden Erfindung wird ein Empfänger vorgesehen zum Empfangen eines modulierten Signals inkludierend eine Vielzahl von sequenziell übertragenen Schlitzen, die Symbole enthalten, die kodierte Bits entsprechend einer ersten Teilmenge von Bits von einem Datenrahmen und nicht-kodierte Bits entsprechend einer zweiten Teilmenge von Bits von dem Datenrahmen darstellen. Der Empfänger inkludiert eine Empfängerschaltung, die konfiguriert ist, die übertragenen Schlitze zu empfangen, und einen ersten Demodu lator, der mit der Empfängerschaltung gekoppelt und konfiguriert ist, eine erste Schlitzschätzung aus einem empfangenen Schlitz zu generieren. Ein erster Decoder ist mit dem Demodulator so gekoppelt, um erste dekodierte Bitschätzungen aus der ersten Schlitzschätzung und einen Einschränkungsschlitz vorzusehen. Es ist auch ein eingeschränkter Demodulator vorgesehen, der konfiguriert ist, eine zweite Schlitzschätzung basierend auf dem Einschränkungsschlitz zu generieren. Es ist ein zweiter Decoder vorgesehen, der mit dem eingeschränkten Demodulator so gekoppelt ist, um zweite dekodierte Bitschätzungen aus der zweiten Schlitzschätzung vorzusehen. Es sind auch Mittel zum Kombinieren der zweiten dekodierten Bitschätzungen und nicht-kodierten Positionen der zweiten Schlitzschätzung inkludiert, um eine Empfangsdatenrahmenschätzung vorzusehen.
Während die vorliegende Erfindung oben hauptsächlich mit Bezug auf Verfahrensaspekte beschrieben wurde, ist zu verstehen, dass die vorliegende Erfindung auch Systemaspekte umgreift, inkludierend Systeme, die konfiguriert sind, die Verfahren der vorliegenden Erfindung auszuführen. Entsprechend sieht die vorliegende Erfindung neuartige Ansätze für Mehrfachdurchgangsdemodulation vor, die verbessertes Empfängerleistungsverhalten vorsehen.
Kurze Beschreibung der Zeichnungen
1A ist ein Blockdiagramm eines Sprachkodierungssystems gemäß dem Standard IS-136;
1B ist ein Blockdiagramm eines Sprachkodierungssystems gemäß dem Standard IS-641;
2 ist ein Blockdiagramm eines Empfängers gemäß einer Ausführungsform der vorliegenden Erfindung;
3 ist ein detailliertes Blockdiagramm einer ersten Ausführungsform des Empfängers von 2;
4 ist ein detailliertes Blockdiagramm einer zweiten Ausführungsform des Empfängers von 3;
5 ist ein Flussdiagramm, das Operationen zum Empfangen eines modulierten Signals gemäß einer Ausführungsform der vorliegenden Erfindung veranschaulicht;
6 veranschaulicht schematisch einen Prozessfluss für eine Ausführungsform eines Mehrfachdurchgangsempfängers gemäß der vorliegenden Erfindung; und
7 veranschaulicht schematisch Beschneiden des Demodulatortrellis gemäß einer Ausführungsform der vorliegenden Erfindung.
Detaillierte Beschreibung der Erfindung
Die vorliegende Erfindung wird nun hierin nachstehend vollständiger mit Bezug auf die begleitenden Zeichnungen beschrieben, worin bevorzugte Ausführungsformen der Erfindung gezeigt werden. Diese Erfindung kann jedoch in vielen unterschiedlichen Formen verkörpert werden und sollte nicht als auf die hierin dargelegten Ausführungsform begrenzt ausgelegt werden; vielmehr werden diese Ausführungsformen vorgesehen, damit diese Offenlegung gründlich und vollständig sein wird, und werden den Bereich der Erfindung einem Durchschnittsfachmann vollständig übermitteln. Wie durch einen Durchschnittsfachmann erkannt wird, kann die vorliegende Erfindung als Verfahren oder Einrichtungen verkörpert werden. Entsprechend kann die vorliegende Erfindung die Form einer Hardware-Ausführungsform, einer Software-Ausführungsform oder einer Aus führungsform, die Software- und Hardwareaspekte kombiniert, annehmen.
Operationen der vorliegenden Erfindung werden hierin hauptsächlich mit Bezug auf mobile Endgeräte beschrieben, die in einem ACELP-Format-Sprachrahmen (wie etwa in dem Standard IS-641 spezifiziert und mit Bezug auf 1B oben beschrieben) arbeiten werden und inkludierend kodierte und nicht-kodierte Bits. Die Vorteile der vorliegenden Erfindung können jedoch auch mit mobilen Endgeräten realisiert werden, die in anderen Kommunikationssystemen arbeiten, die ein moduliertes Signal verwenden, das über einen Kanal übertragen wird, der Gegenstand von Rauschen, Schwund und anderen Kanaleffekten ist.
2 veranschaulicht eine Ausführungsform eines Empfängers gemäß der vorliegenden Erfindung. Wie in der Ausführungsform von 2 veranschaulicht, inkludiert der Empfänger 30 einen Empfängerfilter 32, der das Signal von einer Quelle, wie etwa einer Antenne, einer Einrichtung, wie etwa des mobilen Endgerätes, empfängt und filtert. Das Ausgangssignal von dem Empfängerfilter 32 wird einer Synchronisiererschaltung 34 bereitgestellt, die Entzerrer (Demodulator) 36 fortlaufende Schlitze zur Demodulation vorlegt.
Für verschachtelte Kommunikationsformate, wie etwa die unter ACELP spezifizierten, werden die Ausgangsschlitzschätzungen vom Entzerrer 36 wiederum Entschachteler-/Unformatierungs-Schaltung (de-interleaver/unformat circuit) 38 bereitgestellt. Die kodierten Bits werden von dem Verschachteler 38 zu einem ersten Decoder 40 weitergegeben, der ein Decoder vom Konvolutionstyp sein kann. Die Ausgangsbitschätzungen vom Decoder 40 werden wiederum Neuformatierungs-/Neuverschachtelungseinrichtung 42 bereitgestellt, die die "bekannten" dekodierten Bits, die durch Decoder 40 ausgegeben werden, in die geeignete Position richtig fixiert, um dem empfangenen Schlitz von Synchronisiererschaltung 34 zu entsprechen. Der Decoder kann auch Schätzungen der kodierten Bits erzeugen, die dann zu der Neuverschachtelungseinrichtung 42 eingespeist werden. Diese "bekannten" Bits in den geeignete Stellen werden dann durch den eingeschränkten Demodulator, wie etwa Entzerrer 44, für eine zweite Durchgangsdemodulation des empfangenen Schlitzes vom Empfängerfilter 32 genutzt.
Die ausgegebenen kodierten Bits vom zweiten eingeschränkten Demodulator 44 werden durch Schaltung 46 entschachtelt und unformatiert und dem zweiten Decoder 48 für Dekodierung bereitgestellt. Die nicht-kodierten Bits von dem zweiten Durchgangsdemodulator 44 (Bits von Klasse 2) werden dann durch eine Kombiniererschaltung (nicht gezeigt) mit den dekodierten Bitschätzungen vom zweiten Decoder 48 kombiniert, um eine Datenrahmenschätzung für eine Verwendung durch eine Einrichtung, wie etwa ein mobiles Endgerät, die Empfänger 30 enthält, vorzusehen.
Es ist zu verstehen, dass während nicht gezeigt, die Ausgabe von Decoder 48 und Decoder 40 ferner auf Erfassung von Fehlerbits getestet werden kann, wie hierin ferner beschrieben wird. Es ist ferner zu verstehen, dass während nur zwei Durchgänge von Demodulation gezeigt werden, die Vorteile der vorliegenden Erfindung auch mit mehr als zwei Durchgängen von Demodulation verwendet werden können, d.h. durch rekursive Verwendung der zunehmend zuverlässigen bekannten Bitschätzungen von fortlaufenden Dekodierungsdurchgängen, um fortlaufende Demodulationsdurchgänge in einem Mehrfachdurchgangsdemodulator weiter einzuschränken, um verbesserte Zuverlässigkeit vorzusehen.
Für eine Erleichterung des Verständnisses der vorliegenden Erfindung wird nun allgemein Zweidurchgangsdemodulation beschrieben. In dem Sender werden die kodierten und nicht-ko dierten Bits von Sprachrahmen n über Modulatorhäufungen n und n + 1 verschachtelt. In dem Empfänger wird in Durchgang 1 Häufung n + 1 demoduliert, dann werden die kodierten Bits von Rahmen n dekodiert, unter Verwendung der Demodulatorausgaben von Durchgang 1 für Häufungen n und N + 1 nach Entschachtelung. Für Durchgang 2 wird die Decoderausgabe neu kodiert und neu verschachtelt, um die bekannten Symbole in Häufung n + 1 zu erzeugen. Dann wird Häufung n + 1 neu demoduliert, die Demodulatorausgabe von Durchgang 1 für Häufung n und die Demodulatorausgabe von Durchgang 2 für Häufung n + 1 werden entschachtelt usw. Alternativ werden in dem ersten Durchgang die Demodulatorausgabe von Durchgang 1 für Häufung n + 1 und die Demodulatorausgabe von Durchgang 2 für Häufung n entschachtelt usw. In dem zweiten Durchgang werden die Demodulatorausgabe von Durchgang 2 für Häufung n + 1 und die Demodulatorausgabe von Durchgang 2 für Häufung n entschachtelt usw.
Durch die Erfinder der vorliegenden Erfindung wurde demonstriert, dass Nutzung eines Empfängers gemäß der veranschaulichten Ausführungsform von 2 eine Verbesserung im Fehlerleistungsverhalten für Bits sowohl von Klasse 1 als auch von Klasse 2 vorsehen kann. Diese Verbesserung wird teilweise durch Weitergabe verbesserter Bits von Klasse 2 zusammen mit neu erfassten Bits von Klasse 1 durch den Konvolutionsdecoder ein zweites Mal erhalten. In Tests einer Ausführungsform der vorliegenden Erfindung wurden Verbesserungen von 1 bis 2,5 dB in einer Bitfehlerrate von Klasse 2 unter verschiedenen Kanalbedingungen beobachtet. Außerdem wurde eine Verbesserung von 0,5 bis 1 dB für Bitfehlerraten von Klasse 1 demonstriert. Entsprechende Verbesserungen in Rahmenfehlerraten von Klasse 1 wurden auch demonstriert, entsprechend einer Verbesserung in Sprachqualität. Zwei alternative Ausführungsformen des Empfängers 30 von 2 werden detaillierter in 3 und 4 veranschaulicht.
Bezug nehmend nun auf 3 wird die Basisbandsektion des Empfängers 30 veranschaulicht. In der Ausführungsform von 3 behandeln die Entschachtelungseinrichtung 58 und der Konvolutionsdecoder 62 Ausgaben von ersten und zweiten Durchgangspuffern 56, 57 als unabhängige Datenströme. Mit anderen Worten arbeitet der Konvolutionsdecoder nur in dem zweiten Durchgangspuffer, wenn das zweite Durchgangsaktivierungssignal aktiv ist, wie beschrieben wird. Die weiche Ausgabe vom Entzerrer E 1 / n (d.h. die erste Durchgangsschlitzschätzung) wird in den zugeordneten Raum für E 2 / n (d.h. die zweite Durchgangsschlitzschätzung) kopiert, falls die CRC in dem ersten Durchgang nicht prüft.
Bezug nehmend nun auf 3 empfängt der Empfängerfilter 32 die Signale von einer Datenrahmenquelle und sieht die Signale einer Analog-Digital-Schnittstelle 50 vor. Der Ausgangsempfangsschlitz von Schnittstelle 50 wird dann in einem Puffer 52 basierend auf der Zeitsteuerungssynchronisation, die von Synchronisationsschaltung 34 eingegeben wird, gespeichert. Der empfangene Schlitz vom Puffer 52 wird dann zum Demodulator (Entzerrer) 54 für Demodulation weitergegeben.
Wie in den Ausführungsformen von 3 und 4 klar wird, sieht die Empfängerarchitektur die Verwendung eines einzelnen Entzerrers und Decoders für jeden der zwei Durchgänge der Mehrfachdurchgangsdemodulation vor. Jeder Durchgang der Mehrfachdurchgangsdemodulation agiert in dem gleichen ersten Schlitz von empfangener Information, die im Puffer 52 empfangen wird. Während nur zwei Durchgänge veranschaulicht werden, kann des weiteren durch einen Durchschnittsfachmann erkannt werden, dass zusätzliche Iterationen von Mehrfachdurchgangsdemodulation mit der für die veranschaulichten Ausführungsformen gezeigten Konfiguration einfach durch rekursives Fortsetzen der Neudemodulationsoperationen, bis eine Entscheidung getroffen wird, die Ausgabe zu akzeptieren und Verarbeitung in einem anschließend empfangenen Schlitz zu beginnen, leicht bewerkstelligt werden können.
Für die Ausführungsform von 3 wird die Ausgabe von Entzerrer 54 von der ersten Durchgangsdemodulation in einen ersten Durchgangspuffer 56 platziert. Die empfangene erste Schlitzschätzung von Puffer 56 wird dann Entschachtelungs-/Unformatierungseinrichtung 58 bereitgestellt. Die entschachtelte Information wird in den ersten Durchgangsentschachtelungspuffer 60 platziert. Die entschachtelte erste Schlitzschätzung vom ersten Durchgangspuffer 60 wird wiederum zum Konvolutionsdecoder 62 für eine Dekodierung weitergegeben, um erste dekodierte Bitschätzungen vorzusehen, die in dem ersten Durchgangspuffer 64 gespeichert werden. CRC-Detektorschaltung 66 prüft dann die Ausgabe vom Decoder 62 und dem ersten Durchgangspuffer 64 um zu bestimmen, ob irgendwelche Fehler erfasst wurden. Falls keine Fehler erfasst wurden, aktiviert CRC-Schaltung 66 einen zweiten Durchgang (oder einen nächsten Durchgang in einer Ausführungsform mit einer größeren Zahl von Iterationen) über ein Aktivierungssignal.
Falls ein zweiter Durchgang aktiviert wird, wird die Ausgabe vom Konvolutionsdecoder 62 auch Neuformatierungs-/Neuverschachtelungseinrichtung 68 bereitgestellt, die wiederum die neu formatierte Information ausgibt, um geeignete Übergangsstufen von Entzerrer 54 während der zweiten Durchgangsdemodulation zu beschränken. Während des zweiten Durchgangs wird die Ausgabe von Entzerrer 54 im zweiten Durchgangspuffer 57 platziert, was wiederum durch Schaltung 58 entschachtelt und unformatiert wird, und dann in den zweiten Durchgangspuffer 61 platziert. Die neu formatierte zweite Schlitzschätzung vom zweiten Durchgangspuffer 61 wird Konvolutionsdecoder 62 für Dekodierung der zweiten Schlitzschätzung bereitgestellt, um zweite dekodierte Bitschätzungen vorzusehen, die in den zweiten Durchgangspuffer 65 platziert werden. Falls kein Fehler in der zweiten Durchgangspufferausgabe durch CRC-Detektorschaltung 66 erfasst wird, wird das demodulierte und dekodierte Signal für eine Nachverarbeitung z.B. durch einen Sprachdecoder weitergegeben. Falls ein Fehler in dem ersten Durchgangspuffer 64 durch CRC-Detektorschaltung 66 erfasst wird, wird die weiche Ausgabe vom Entzerrer E 1 / n in den zugeordneten Raum für E 2 / n kopiert (d.h. der Inhalt des ersten Durchgangspuffers 56 wird zum zweiten Durchgangspuffer 57 verschoben), um fortgesetzte Mehrfachdurchgangsoperationen ohne Nutzung potenziell fehlerhafter Bits zu erlauben, um Demodulation einzuschränken.
4 veranschaulicht eine alternative Ausführungsform 30' des Empfängers 30 von 2. Die in 4 gezeigte Ausführungsform ist im wesentlichen eine einfachere Realisierung der Empfängerarchitektur, die mit Bezug auf 3 beschrieben wird, in der die Ströme E 2 / n und E 1 / n den gleichen Pufferraum gemeinsam nutzen. Gleiche Bezugszeichen in 4 beschreiben ähnliche Elemente zu jenen in 3 und arbeiten im wesentlichen auf die gleiche Art und Weise. Es gibt jedoch Unterschiede in den Pufferanforderungen in der Ausführungsform von 4. Die zweiten Durchgangsausgaben von Entzerrer 54 ersetzen die entsprechenden ersten Durchgangsausgaben im Puffer 56', wenn der zweite Durchgangsdemodulationsprozess aktiviert ist. Ähnlich werden auch die dekodierten Sprachrahmen in fortlaufenden Durchgängen in den entsprechenden gemeinsam genutzten Puffer 64' kopiert. Die Ausführungsform von 4 wird bevorzugt, da von ihr angenommen wird, dass diese Konfiguration das Signal-Rausch-Verhältnis (SRV), das in dem Eingang zu jedem Block verfügbar ist, maximiert wird, was zu verbessertem Leistungsverhalten führt.
Wie durch einen Durchschnittsfachmann erkannt wird, können die oben beschriebenen Aspekte der vorliegenden Erfindung in 2 bis 4 durch Hardware, Software oder eine Kombination der obigen vorgesehen werden. Obwohl verschiedene Komponenten von Empfänger 30, 30' als diskrete Komponenten veranschaulicht wurden, können sie in der Praxis auch auf eine integrierte Weise unter Verwendung einer Mikrosteuervorrichtung implementiert werden, inkludierend Eingangs- und Ausgangsports und laufenden Softwarecode, durch kundenspezifische oder hybride Chips, durch diskrete Komponenten oder durch eine Kombination der obigen. Z.B. können alle der Komponenten stromabwärts von der Analog-/Digital-Schnittstelle 50 unter Verwendung eines Mikroprozessors oder eines digitalen Signalprozessors oder einer anderen anwendungsspezifischen integrierten Schaltung (ASIC) implementiert werden. Ähnlich können verschiedene der Operationen von Empfänger 30, 30', veranschaulicht als getrennte Blöcke in den Figuren, als Code implementiert werden, der in einem Prozessor abläuft.
Beispielhafte Operationen gemäß Aspekten der vorliegenden Erfindung werden nun mit Bezug auf das Flussdiagramm von 5 beschrieben. Es wird verstanden, dass jeder Block der Flussdiagrammdarstellung oder Kombinationen von Blöcken in der Flussdiagrammdarstellung durch Computerprogramminstruktionen implementiert werden können. Diese Programminstruktionen können einem Prozessor bereitgestellt werden, um eine Maschine zu erzeugen, derart, dass die Instruktionen, die in dem Prozessor ablaufen, Mittel zum Implementieren der Funktionen erstellen, die in dem Flussdiagrammblock oder Blöcken spezifiziert sind. Die Computerprogramminstruktionen können durch einen Prozessor ausgeführt werden, um eine Serie von Operationsschritten zu veranlassen, die durch den Prozessor durchzuführen sind, um einen computerimplementierten Prozess derart zu erzeugen, dass die Instruktionen, die in dem Prozessor ausgeführt werden, Schritte zum Implementieren der Funktionen vorsehen, die in dem Flussdiagrammblock oder Blöcken spezifiziert sind.
Entsprechend unterstützen Blöcke der Flussdiagrammdarstellung Kombinationen von Mitteln zum Durchführen der spezifizierten Funktionen, Kombinationen von Schritten zum Durchführen der spezifizierten Funktionen und Programminstruktionsmittel zum Durchführen der spezifizierten Funktionen. Es wird auch verstanden, dass jeder Block der Flussdiagrammdarstellung und Kombinationen von Blöcken in der Flussdiagrammdarstellung durch hardwarebasierte Systeme speziellen Zwecks, die die spezifizierten Funktionen oder Schritte durchführen, oder Kombinationen von Hardware speziellen Zwecks und Computerinstruktionen implementiert werden können.
5 veranschaulicht Operationen zum Empfangen eines modulierten Signals inkludierend eine Vielzahl von sequenziell übertragenen Schlitzen, die Symbole enthalten, die kodierte Bits entsprechend einer ersten Teilmenge von Bits aus einem Datenrahmen darstellen, gemäß einer Ausführungsform der vorliegenden Erfindung. In Block 100 wird ein erster Schlitz durch Empfänger 30 empfangen. Der empfangene Schlitz wird dann im ersten Durchgang demoduliert, wie in Block 102 veranschaulicht, um eine erste Schlitzschätzung mit kodierten Bitpositionen und nicht-kodierten Bitpositionen vorzusehen. Für Protokolle, die Verschachtelung verwenden, wo Bits von einem Datenrahmen in sowohl dem ersten Schlitz als auch einem zweiten Schlitz enthalten sind, wird die Schlitzschätzung entschachtelt, wie in Block 106 veranschaulicht, und die kodierten Bitpositionen der ersten Schlitzschätzung werden in Block 108 dekodiert, um erste dekodierte Bitschätzungen vorzusehen.
In Block 110 werden die dekodierten Bitschätzungen auf einen Fehler getestet, wie etwa durch eine CRC-Fehlererfassungstechnik. Falls ein Fehler in den Bitschätzungen von Block 108 gefunden wird, wird die erste Bitschätzung in einen Pufferspeicher in Block 112 neu geladen, um Mehrfachdurchgangsoperationen zu erlauben, ihren normalen Operationsfluss ohne tatsächliches Beschränken von zweiter Durchgangsdemodulation basierend auf dem Fehler, enthaltend dekodierte Ergebnisse von dem ersten Durchgang, fortzusetzen. Falls kein Fehler erfasst wird, bewegen sich Operationen anderenfalls zu Block 114, wo der erste Schlitz erneut demoduliert wird, um eine zweite Schlitzschätzung vorzusehen, wobei die Demodulation beschränkt wird, indem die kodierten Bitpositionen gleich den ersten dekodierten Bitschätzungen von Block 108 eingeschränkt gelassen werden. Demodulation kann durch Kombinieren der ersten dekodierten Bitschätzungen zusammen mit Bits von den nicht-kodierten Bitpositionen der ersten Schlitzschätzung und Einfügung von unbekannten Bits entsprechend dem Segment von Bits des Datenrahmens, die als ein Ergebnis der Verschachtelungsmethodik nicht empfangen wurden, eingeschränkt werden, um einen neu generierten Schlitz vorzusehen. Dieser neu generierte Schlitz kann verwendet werden, um Trellisübergänge während eingeschränkter Demodulation in Block 114 zu beschränken.
In Block 116 wird die Ausgabe der eingeschränkten Demodulation in Block 114 entschachtelt. In Block 118 werden die entschachtelt ausgegebenen kodierten Bits von der eingeschränkten Demodulation dekodiert, um zweite dekodierte Bitschätzungen vorzusehen. Falls es keine Fehler in der Ausgabe von der zweiten Durchgangsdekodierung in Block 118 gibt, werden die zweiten dekodierten Bitschätzungen von Block 118 und die nicht-kodierten Bitpositionen der zweiten Schlitzschätzung von Block 114 kombiniert, um eine Empfangsdatenrahmenschätzung von Empfänger 30 vorzusehen.
Wie zuvor fest gehalten, ist die vorliegende Erfindung nicht nur auf eine Mehrfachdurchgangsdemodulation mit zwei Durchgängen begrenzt, sondern kann zusätzliche Durchgänge für erhöhte Zuverlässigkeit inkludieren. In einer ersten Ausführungsform können die Operationen eingeschränkter Demodulation (Block 114) und Dekodierung (Block 118) unter Verwendung der dekodierten Bitschätzungen von dem kürzlichsten vorherigen Dekodierungsschritt in der Iteration wiederholt werden, um die eingeschränkte Demodulation einzuschränken, bis z.B. ein Zähler abläuft. Der Kombinationsschritt in Block 120 kombiniert dann die endgültige Menge von dekodierten Bitschätzungen aus dem letzten Durchgang vor einem Zählerablauf, um die Empfangsdatenrahmenschätzung vorzusehen. Alternativ können Operationen rekursiv fortgesetzt werden, bis eine Änderung im Zuverlässigkeitskriterium erfüllt ist. Z.B. können Mehrfachdurchgangsoperation fortsetzen zu iterieren, bis die Änderung in Zuverlässigkeit in einem anschließenden Durchgang unter einen minimalen Deltapegel bezüglich des vorangehenden Durchgangs fällt.
6 sieht eine schematische Veranschaulichung davon vor, was mit Sprachrahmen geschieht, während sie gemäß einer Ausführungsform der vorliegenden Erfindung verarbeitet werden. In der Übertragungseinrichtung werden Sprachrahmen F_n, die gemäß einem CRC-Code kodiert sind, Konvolutionskodierung und Verschachtelung unterzogen, um Schlitze S_n zu bilden, sodass der aktuelle Schlitz S_n aus dem aktuellen Sprachrahmen F_n und einem vorherigen Sprachrahmen F_n-1 gebildet wird. Die Schlitze werden über den Kanal übertragen und durch den Empfänger 30, 30' empfangen.
Ein empfangener Schlitz R_n wird in einem Puffer gespeichert. Der Schlitz wird Synchronisation unterzogen und wird durch den Entzerrer (Demodulator) weitergegeben, um eine weiche Entzerrerausgabe E_n zu bilden, bevor Konvolutionsdekodierung und Entschachtelung einen neu aufgebauten Sprachrahmen F R / n-1 entsprechend dem vorherigen Sprachrahmen F_n-1 erzeugen. Der Sprachrahmen F R / n-1 wird einer CRC-Erfassung unterzogen und wird zu einer Neuformatierungsprozedur eingespeist, falls die CRC prüft. Falls die CRC nicht prüft, ist der Sprachrahmen Gegenstand einer Schlechtrahmen-Maskierungsprozedur, wie etwa durch Einfügung von Komfortrauschen, Wiederholung des vorherigen Sprachrahmens oder Vorhersage des aktuellen Sprachrahmens angesichts früherer Eingaben zu dem Sprachdecoder.
Der nachfolgende rekonstruierte Sprachrahmen F R / n = U_n wird angenommen unbekannt zu sein, um keine zusätzliche Verzögerung in Bezug auf den konventionellen Empfänger sicherzustellen. Außerdem werden Bits von Klasse 2 C 2 / n-1R entsprechend dem dekodierten Sprachrahmen F R / n-1 auch angenommen unbekannt zu sein, und werden in dem rekonstruierten Sprachrahmen F R / n-1 mit unbekannten Tags ersetzt, die durch U 2 / n-1R bezeichnet werden. Der erfasste Schlitz S R / n wird unter dieser Annahme neu generiert. Der neu generierte Schlitz S R / n wird verwendet, um Trellisübergänge während einer zweiten Entzerrung des empfangenen Schlitzes R_n einzuschränken, was eine neue weiche Entzerrerausgabe E 2 / n erzeugt. Dieser weiche Ausgabeschlitz wird durch die Entschachtelungseinrichtung und den Konvolutionsdecoder ein zweites Mal ebenso weitergegeben, um den aktualisierten Sprachrahmen F 2 / n-1 zu liefern, der durch einen CRC-Detektor weitergegeben wird. Der Rahmen wird zu dem Sprachdecoder gesendet, falls die CRC durchläuft.
Während des zweiten Durchgangs empfängt der Entzerrer einen rekonstruierten Schlitz von der Ausgabe in dem ersten Durchgang des Konvolutionsdecoders. In 6 wird dies als die Verkettung der bekannten Bits von Klasse 1 C 1R / n-1, und der unbekannten Bits von Klasse 2 U 2R / n-1 entsprechend dem Sprachrahmen F_n-1 und dem unbekannten Sprachrahmen U_n gezeigt. Diese Verkettung wird verschachtelt, um einen vorläufigen Schlitz S D / n zu bilden, der verwendet wird, um die Trellisübergänge des Entzerrers auf die Art und Weise, die zu zeigen ist, einzuschränken.
Der Entzerrertrellis für ein Telefon vom Typ IS-136 kann aus einem Kanal mit zwei Abgriffen (two tap channel) gebildet werden. Somit wird der Zustand durch ein einzelnes differenziell kodiertes Symbol gebildet, und der Übergang von einem Zustand zu einem anderen wird durch ein Informationssymbol vor Kodierung bestimmt. Das Zweigkennzeichen ergibt sich durch einen quadrierten Euklidischen Abstand zwischen der Ausgabe des geweißten angepassten Filters in diesem Zweig entsprechend der empfangenen Abtastung und der Antwort des geweißten (whitened) Filters auf die differenziell kodierten Konstellationspunkte, die den Zweigübergang verursacht haben. Eine derartige Zustandsübergangstabelle wird in Tabelle 1 dargestellt.
Tabelle 1: Zustandsübergangsdiagramm
Der vorläufige Schlitz besteht aus quaternären Symbolen, die aus beliebigen der vorliegenden Kombinationen bestehen:

1. Beide Bits sind bekannt; nur ein Trellisübergang aus einem Zustand ist gültig;
2. Eines der beiden Bits ist bekannt; zwei Trellisübergänge von den möglichen vier sind gültig;
3. Beide Bits sind unbekannt; alle Trellisübergänge sind gültig.

Bezug nehmend nun auf 7 wird eine Beschneidungstechnik, die verwendet wird, um die Trellisübergänge gemäß einer Ausführungsform der vorliegenden Erfindung einzuschränken, schematisch veranschaulicht. 7 zeigt zwei Stufen des Entzerrertrellis, wie durch den zweiten Durchgang nach Beschneidung gesehen, wobei die erste eine ist, wo beide Bits des quaternären Symbols nach der Demodulation vom ersten Durchgang unbekannt sind. Die unbekannten Bits sind über dem Trellis unter Verwendung des Tags u gekennzeichnet. Die zweite Stufe entspricht einem bekannten Bit 0 und einem unbekannten Bit u, bezeichnet unter Verwendung von (0, u) über dem Trellis. Die Zustände des Trellis entsprechend den differenziellen Konstellationspunkten werden durch den Index p = {0, 1, 2, 3} innerhalb von e^jPπ/2 bezeichnet. Die Zweigkennzeichen sind links von dem Trellisdiagramm spezifiziert und entsprechen Trelliszweigen, die aus einem Zustand herausführen, beginnend von dem oberen Zweig. Aus der Untersuchung des Trellisdiagramms wird gesehen, dass die zweite Stufe alle jene Pfade enthält, deren Zweigkennzeichen das Bit 0 in der ersten Position haben.
Die Trellisübergänge können entweder durch Sperren eines ungültigen Übergangs oder durch Hinzufügen einer großen Beeinflussung zu der Zweigmetrikberechnung beschnitten werden, sodass die Kinder dieses Übergangs aus einer Vermutung während des Entscheidungsbildungsprozesses heraus gezwungen werden.
Es folgt eine Pseudocode-Darstellung, die veranschaulicht, dass die vorläufigen Entscheidungen, die durch S D / n dargestellt werden, verwendet werden können, um eine dreidimensionale Metrikbeeinflussungsmatrix metricBias aufzubauen, die durch den aktuellen Zustand currentState, den nächsten Zustand nextState und das Symbol symbol indiziert ist:
Unter Verwendung der vorliegenden Erfindung mit einem Protokoll, wie etwa dem Standard IS-136, kann Bitfehlerraten-Leistungsverhalten von Klasse 2 auf der Basis von vorläufigen Entscheidungen in Bits von Klasse 1A und Klasse 1B verbessert werden. Unter beliebigen Kanalbedingungen kann dies zu Fehlerleistungsverhalten von Klasse 2 führen, das besser als das Fehlerleistungsverhalten von Klasse 1B ist. Entsprechend kann unter gewissen Bedingungen verbessertes Leistungsverhalten mit dritten und anschließenden Durchgängen vorgesehen werden, die eine unterschiedliche Menge von Bits für vorläufige Ent scheidungen verwenden könnten, nämlich für die Bits von Klasse 1A und Klasse 2, was zu Verbesserungen vom Fehlerleistungsverhalten von Klasse 1B führt. Des weiteren kann dieser Wechsel zwischen Entscheidungen in verschiedenen Klassen von Bits über Mehrfachdurchgänge ausgeführt werden, was zu inkrementalen Verbesserungen im Fehlerleistungsverhalten pro Durchgang führt. Derartige Variationen sind zu verstehen, innerhalb des Bereichs der vorliegenden Erfindung inkludiert zu sein.
Wie oben beschrieben, können erzwungene Metrikwerte genutzt werden, um die Einschränkung des zweiten Durchgangs für Modulation unterzubringen. Es ist jedoch zu verstehen, dass alternativ das gleiche Ergebnis durch Verwerfen während Demodulation eines beliebigen Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des Schlitzes, die sich von den dekodierten Bitschätzungen des ersten Durchgangs entsprechend dieser Stelle unterscheidet, bewerkstelligt werden kann. Für harte Ausgaben von dem Demodulator und Decoder in dem ersten Durchgang kann dieser Ansatz als eine Alternative verwendet werden, um die Metrik eines beliebigen Kandidatenpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, die sich von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, zu beeinflussen.
Die vorliegende Erfindung kann auch vorteilhaft unter Verwendung eines Viterbi-Algorithmus mit weichen Ausgaben oder Verwendung anderer Typen von Algorithmen, die Zuverlässigkeit entsprechend den dekodierten Bitschätzungen vorsehen, implementiert werden. Diese Zuverlässigkeitsschätzungen werden vorzugsweise verwendet, um die inkrementalen Metriken zu beeinflussen, die durch den Demodulator in aufeinanderfolgenden Durchgängen verwendet werden. Die Größe einer Beeinflussung, die der Metrik zugeführt wird, kann auf dem zugehörigen weichen Zuverlässigkeitswert der zugehörigen einen der ersten dekodierten Bitschätzungen für jede Stufe des eingeschränkten Modulationstrellis basieren. Z.B. kann die Beeinflussung der Metrik proportional zu dem Zuverlässigkeitswert der angezeigten Ausgabe erhöht werden. Wie auch beschrieben wird, können die Mehrfachdurchgangsoperation iteriert werden, bis ein Zähler abläuft oder es keine weitere Verbesserung von Zuverlässigkeit gibt.
In einem weiteren Aspekt der vorliegenden Erfindung kann die erste Durchgangsdemodulation durch einen Differenzialdecoder an Stelle eines Demodulators vom Entzerrertyp durchgeführt werden. Dies sieht Leistungseinsparungen für Empfängeroperationen vor und kann dennoch ein akzeptables Ergebnis erzeugen, insbesondere unter Bedingungen, wo Kanaldispersion niedrig ist. Alternativ kann der Übergang zwischen einem Differenzialdecoderansatz und einem Entzerreransatz basierend auf der Größe einer Verbesserung in einem anschließenden Durchgang bestimmt werden. Wo eine große Verbesserung in dem zweiten Durchgang erfasst wird, kann es mit anderen Worten wünschenswert sein, zu einer Verwendung eines Entzerrers an Stelle eines Differenzialdecoders in dem ersten Durchgang umzuschalten, da eine große Verbesserung anzeigen kann, dass das Kanalleistungsverhalten unzureichend ist, um auf einem Differenzialdecoder für den ersten Durchgang von Demodulation zu beruhen.
Es ist ferner zu verstehen, dass vorzugsweise ein Demodulator vom Kanalverfolgungstyp mit der vorliegenden Erfindung verwendet wird. Die Rückkopplung für eingeschränkte Demodulation kann durch Einschränken der Kanalverfolgung des Demodulators vorgesehen werden. Es ist bekannt, dass es zwei alternative Demodulatorstrukturen für Kanalverfolgungseinrichtungen gibt, die allgemein als Variante eines Kanalmodells pro Zustand oder pro Überlebendem (CMS, channel model per state) oder Variante eines Einzelkanalmodells (SCM, single channel model) bezeichnet werden. Es wurde herausgefunden, dass die Vorteile der vorliegenden Erfindung am besten unter Verwendung einer Struktur pro Überlebendem (d.h. CMS) realisiert werden können. Während dies der bevorzugte Ansatz zum Implementieren der vorliegenden Erfindung ist, können jedoch die Vorteile der vorliegenden Erfindung ebenso mit einem Demodulator vom Einzelkanalmodelltyp realisiert werden.
Die vorliegende Erfindung kann mit Demodulatoren basierend auf Varianten des Viterbi-Algorithmus verwendet werden. Z.B. ist der M-Algorithmus eine Baumsuchtechnik, die in Quellenkodierung, Kanaldekodierung und Demodulation verwendet wurde. Der M-Algorithmus kann als Annäherung reduzierter Komplexität zur Maximalwahrscheinlichkeits-Sequenzschätzung (MLSE) gesehen werden, die unter Verwendung des Viterbi-Algorithmus realisiert ist. Der Algorithmus wird für ein L-stufiges Modulationsschema mit L = 2^l verwendet, wobei 1 Bits in ein Modulationssymbol s abgebildet werden. In dem Empfänger wird ein Trellis mit 2^l(D-1) Zuständen betrachtet, der zum Handhaben von Zwischensymbolinterferenz von Länge D Symbolen fähig ist. Jeder Zustand hat eine Auffächerung von 2^l Zweigen, je mit einem unterschiedlichen Symbol gekennzeichnet, und ein Einfächerung von 2^l Zweigen, alle mit dem gleichen Symbol gekennzeichnet.
In IS-136 z.B. ist 1 = 2, so L = 4. Der Wert von D wird typischerweise gewählt, für den Viterbi-Algorithmus 2 zu sein, um seine Komplexität managbar zu halten. Dies führt zu einem Trellis mit 4 Zuständen. Ein größerer Wert von 3 oder 4 für D kann jedoch bessere Ergebnisse erzeugen, indem mehr von der Zwischensymbolinterferenz berücksichtigt wird, die durch fraktional beabstandete Kanaldispersion und Empfängerfilterung verursacht wird.
Der M-Algorithmus arbeitet typischerweise wie folgt: für irgendeinen Wert M, typischerweise ein kleiner Anteil von 2^l(D-1), gibt es in Stufe n-1 des Trellis M überlebende Zustände, die mit σ¹ _n-1, ..., σ^M _n-1 bezeichnet werden. Ihre kumulativen Metriken werden durch c¹ _n-1, ..., c^M _n-1 bezeichnet. Von jedem der Zustände gibt es 2^l ausgehende Zweige. Somit ist die Zahl V von verschiedenen Zuständen, die in Stufe n erreicht wird, zwischen 2^l und M 2^l variabel. Auch hat jeder Zustand, der erreicht wird, eine Einfächerung f zwischen 1 und 2^l Zweigen. Es gibt f Kandidatenpfadmetriken, jede gleich der Pfadmetrik des beginnenden Zustands des Zweiges plus die Zweigmetrik. Finden der kleinsten Kandidatenmetrik für den Zustand erfordert f Vergleiche. (Ein trivialer Vergleich zwischen der ersten Kandidatenmetrik und einem nominalen großen Wert kann inkludiert werden, um die Struktur des Algorithmus zu vereinfachen.) Der Pfad entsprechend der kleinsten Metrik ist nun der überlebende Pfad, der in diesem Zustand endet. Unter Berücksichtigung aller Zustände ist die Zahl von Vergleichen M 2^l. Auch gibt es für alle Zustände M 2^l Zweigmetrikberechnungen (wobei jede eine Zahl von Additionen und/oder Vielfachen erfordert), und M 2^l Additionen. Falls V > M ist, dann überleben schließlich M Zustände σ¹ _n, ..., σ^M _n mit den kleinsten kumulativen Metriken c¹ _n-1, ..., c^M _n-1 unter den V Zuständen in Stufe n. (Um Komplexitätsschätzungen managbar zu halten, wird angenommen, dass es stets M überlebende Zustände gibt. Dies führt zu einer Überschätzung von Komplexität.) Für einen Verweis gibt es in einem Viterbi-Algorithmus im allgemeinen 2^l Zweigmetrikberechnungen pro Zustand, für eine Summe von 2^l(D-1) 2^l. Jeder Zustand erfordert typischerweise 2^l Additionen, um Kandidatenpfadmetriken zu erzeugen, für eine Summe von 2^l(D-1) 2^l.
Rückkopplung von der Demodulation kann verwendet werden, um den M-Algorithmus gemäß der vorliegenden Erfindung zu modifizieren. In IS-136 z.B. ist D = 3, der vollständige Trellis hat 16 Zustände. Man kann einen Wert von M so niedrig wie 4 mit geringem Einfluss auf Leistungsverhalten wählen.
In einer Ausführungsform besteht die Rückkopplung von dem ersten Durchgangsdecoder in der Form von harten Entscheidungen. D.h. der Decoder sagt dem Demodulator, dass spezifische Bits (z.B. 104) bekannt sind. Der Demodulator verwendet dieses Wissen, um die Menge von möglichen Sequenzen einzuschränken, die er ausgeben kann. Ein effizienter Weg dies zu tun besteht darin, den Trellis durch Beschneiden von Zweigen, die nicht auftreten können, gemäß der Rückkopplung von dem Demodulator einzuschränken.
Der M-Algorithmus kann vorteilhaft den eingeschränkten Trellis gemäß der vorliegenden Erfindung implementieren. Wie oben beschrieben, hat für eine nicht eingeschränkte Stufe des Trellis jeder Zustand eine Auffächerung von 21 Zweigen. Wenn i Bits von 1 für diese Stufe bekannt sind, wird jeder Auffächerung auf 2^l-1 reduziert. Entsprechend gäbe es M 2^l-1 Vergleiche, M 2^l-1 Zweigmetrikberechnungen und M 2^l-1 Additionen. Die Zahlen können zurück auf die früheren angehoben werden, falls es M 2ⁱ überlebende Zustände in dem Beginn der Stufe gibt. Da die Einschränkung der Trellisstufen im voraus bekannt ist, kann die Zahl von überlebenden Zuständen für jede Stufe spezifiziert werden, um eingeschränkte Demodulation gemäß den Verfahren der vorliegenden Erfindung implementieren.
Die Wirkung einer Erhöhung der Zahl von überlebenden Stufen um 21 bedeutet, das dem Suchraum erlaubt wird, über die Sequenzen zu wachsen, von denen erachtet wird, angesichts einer Rückkopplung von dem Decoder akzeptabel zu sein. In der Tat kann die Kombination des M-Algorithmus und der Decoderrückkopplung als ein M-Algorithmus verstanden werden, der über akzeptable Sequenzen angewendet wird. Dies trifft direkt auf kodierte und nicht-kodierte Modulationsschemata zu. Sie kann auch auf Schemata mit kaskadierten Codes angewendet werden, wo der innere Code die Rolle des Demodulators spielen würde. Auch kann das Kodierungsschema in der obigen Beschreibung ein konvolutionaler oder Blockcode sein, und kann binär sein oder über ein gröberes Alphabet arbeiten. Die vorliegende Erfindung ist mit kohärenter Demodulation mit Verfolgung, wie in dem Standard IS-136, oder ohne Verfolgung, wie in dem GSM-Standard, kompatibel.
In den Zeichnungen und der Beschreibung wurden typische bevorzugte Ausführungsformen der Erfindung offengelegt, und obwohl spezifische Begriffe eingesetzt werden, werden sie nur in einem generischen und beschreibenden Sinn und nicht für Zwecke einer Begrenzung verwendet, wobei der Bereich der Erfindung in den folgenden Ansprüchen dargelegt wird.

Claims

Verfahren zum Empfangen eines modulierten Signals, inkludierend eine Vielzahl von sequenziell übertragenen Schlitzen, enthaltend Symbole, die kodierte Bits entsprechend einer ersten Teilmenge von Bits von einem Datenrahmen und nicht-kodierte Bits entsprechend einer zweiten Teilmenge von Bits von dem Datenrahmen darstellen, das Verfahren die Schritte umfassend: Empfangen (100) eines ersten Schlitzes; Demodulieren (102) des ersten Schlitzes, um eine erste Schlitzschätzung mit kodierten Bitpositionen und nichtkodierten Bitpositionen vorzusehen; Dekodieren (108) der kodierten Bitpositionen der ersten Schlitzschätzung, um erste dekodierte Bitschätzungen vorzusehen; das Verfahren gekennzeichnet durch die Schritte: beschränktes Trellis-Demodulieren (114) des ersten Schlitzes, um eine zweite Schlitzschätzung mit kodierten Bitpositionen und nicht-kodierten Bitpositionen vorzusehen, wobei die zweite Schlitzschätzung von kodierten Bitpositionen gemäß den ersten dekodierten Bitschätzungen beschränkt ist durch eines von: (a) Verwerfen während Demodulation mindestens eines Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, reagierend auf eine Bestimmung, dass sich die Bitschätzung von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet; und (b) Beeinflussen einer Metrik von mindestens einem Kandidatenbitpfad mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, um den mindestens einen Kandidatenbitpfad zu missbilligen, reagierend auf eine Bestimmung, dass sich die Bitschätzung von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet; Dekodieren (118) der kodierten Bitpositionen der zweiten Schlitzschätzung, um zweite dekodierte Bitschätzungen, vorzusehen; und Kombinieren (120) der zweiten dekodierten Bitschätzungen und der nicht-kodierten Bitpositionen der zweiten Schlitzschätzung, um eine empfangene Datenrahmenschätzung vorzusehen.
Verfahren nach Anspruch 1, ferner gekennzeichnet durch den Schritt zum Dekodieren (108) der kodierten Bitpositionen der ersten Schlitzschätzung, gefolgt durch den Schritt zum Erfassen (110) eines Fehlers in den ersten dekodierten Bitschätzungen, und wobei der Schritt zum Dekodieren (118) der kodierten Bitpositionen der zweiten Schlitzschätzung den Schritt zum Dekodieren der kodierten Bitpositionen der ersten Schlitzschätzung umfasst, um zweite dekodierte Bitschätzungen vorzusehen, falls ein Fehler in der Erfassung eines Fehlerschrittes erfasst wird.
Verfahren nach Anspruch 2, ferner gekennzeichnet dadurch, dass die ersten dekodierten Bitschätzungen mindestens ein Fehlererfassungsbit inkludieren, und wobei der Erfassungsschritt (110) den Schritt zum Erfassen eines Fehlers in den ersten dekodierten Bitschätzungen basierend auf dem mindestens einen Fehlererfassungsbit umfasst.
Verfahren nach Anspruch 1, ferner gekennzeichnet durch den Schritt von beschränktem Trellis-Demodulieren (114) des ersten Schlitzes, umfassend den Schritt zum beschränkten Trellis-Demodulieren des ersten Schlitzes durch Verwerfen während Demodulation mindestens eines Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, reagierend auf eine Bestimmung, dass sich die Bitschätzung von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet.
Verfahren nach Anspruch 4, ferner gekennzeichnet durch den Schritt zum beschränkten Trellis-Demodulieren (114) des ersten Schlitzes, inkludierend den Schritt zum Verwerfen während Demodulation eines beliebigen Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet.
Verfahren nach Anspruch 1, ferner gekennzeichnet durch den Schritt zum beschränkten Trellis-Demodulieren (114) des ersten Schlitzes, umfassend den Schritt zum Beeinflussen einer Metrik von mindestens einem Kandidatenbitpfad mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, um den mindestens einen Kandidatenbitpfad zu missbilligen, reagierend auf eine Bestimmung, dass sich die Bitschätzung von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet.
Verfahren nach Anspruch 6, ferner gekennzeichnet durch den Schritt zum Dekodieren (108) der kodierten Bitpositionen der ersten Schlitzschätzung, umfassend den Schritt zum Dekodieren der kodierten Bitpositionen der ersten Schlitzschätzung, um erste dekodierte Bitschätzungen vorzusehen, jede mit einem zugehörigen weichen Zuverlässigkeitswert, und wobei der Schritt zum beschränkten Trellis-Demodulieren (114) des ersten Schlitzes inkludiert den Schritt zum Beeinflussen einer Metrik des mindestens einen Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, basierend auf dem zugehörigen weichen Zuverlässigkeitswert der zugehörigen einen der ersten dekodierten Bitschätzungen.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum Dekodieren (118) der kodierten Bitpositionen der zweiten Schlitzschätzung, gefolgt durch den Schritt zum Wiederholen des beschränkten Demodulierens und des Dekodierens der kodierten Bitpositionen der zweiten Schlitzschätzungsschritte unter Verwendung der dekodierten Bitschätzungen von einem jüngsten Dekodierungsschritt, um das beschränkte Demodulieren zu beschränken, bis ein Zähler abläuft, und wobei der Schritt zum Kombinieren den Schritt zum Kombinieren einer letzten Menge von dekodierten Bitschätzungen von dem Wiederholungsschritt und der nicht-kodierten Bitschätzungen einer letzten Schlitzschätzung von dem Wiederholungsschritt umfasst, um die empfangene Rahmenschätzung vorzusehen.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum Dekodieren (118) der kodierten Bitpositionen der zweiten Schlitzschätzung, gefolgt durch den Schritt zum Wiederholen des beschränkten Demodulierens und Dekodierens der kodierten Bitpositionen der zweiten Schlitzschätzungsschritte unter Verwendung der dekodierten Bitschätzungen von einem jüngsten Dekodierungsschritt, um das beschränkte Demodulieren zu beschränken, bis ein Zuverlässigkeitskriterium erfüllt ist, und wobei der Schritt zum Kombinieren den Schritt zum Kombinieren einer letzten Menge von dekodierten Bitschätzungen von dem Wiederholungsschritt und der nichtkodierten Bitschätzungen einer letzten Schlitzschätzung von dem Wiederholungsschritt umfasst, um die empfangene Rahmenschätzung vorzusehen.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum Demodulieren (102) des ersten Schlitzes, umfassend den Schritt zum Demodulieren des ersten Schlitzes unter Verwendung eines Differenzialdecoders.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum Demodulieren (102) des ersten Schlitzes, umfassend den Schritt zum Demodulieren des ersten Schlitzes unter Verwendung eines Differenzialdecoders, falls ein Zuverlässigkeitskriterium erfüllt ist, und Faltungsdemodulieren des ersten Schlitzes, falls die Änderung im Zuverlässigkeitskriterium nicht erfüllt ist.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum beschränkten Demodulieren (114), umfassend den Schritt zum beschränkten Demodulieren unter Verwendung einer Verarbeitung pro Überlebendem.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum Demodulieren (102) des ersten Schlitzes, inkludierend den Schritt zum Speichern der ersten Schlitzschätzung in einer ersten Speicherstelle (56'), und wobei der Schritt zum beschränkten Demodulieren (114) den Schritt zum Speichern der zweiten Schlitzschätzung in der ersten Speicherstelle (56') inkludiert.
Verfahren nach Anspruch 1, ferner gekennzeichnet durch ein erstes Segment von Bits von dem Datenrahmen, enthalten in dem ersten Schlitz, und ein zweites Segment von Bits von dem Datenrahmen, enthalten in einem zweiten Schlitz, um verschachtelte Datenübertragung vorzusehen.
Verfahren nach Anspruch 14, ferner dadurch gekennzeichnet, dass der ersten Schlitz vor dem zweiten Schlitz empfangen wird, und wobei dem Schritt zum beschränkten Trellis-Demodulieren (114) der Schritt zum Kombinieren der ersten dekodierten Bitschätzungen, Bits von den nichtkodierten Bitpositionen der ersten Schlitzschätzung und unbekannten Bits entsprechend dem zweiten Segment von Bits vorausgeht, um einen regenerierten Schlitz vorzusehen, und wobei der beschränkte Trellis-Demodulierungsschritt den Schritt zum beschränkten Trellis-Demodulieren unter Verwendung des regenerierten Schlitzes inkludiert, um Trellis-Übergänge während Demodulation einzuschränken.
Verfahren nach Anspruch 15, ferner gekennzeichnet durch den Schritt zum beschränkten Trellis-Demodulieren (114) des ersten Schlitzes, umfassend den Schritt einer Beeinflussung einer Metrik von mindestens einem Kandidatenbitpfad mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen in dem regenerierten Schlitz unterscheidet, um den mindestens einen Kandidatenbitpfad zu missbilligen, reagierend auf eine Bestimmung, dass sich die Bitschätzung von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet.
Verfahren nach Anspruch 15, ferner gekennzeichnet durch den Schritt zum Dekodieren (108) der kodierten Bitpositionen der ersten Schlitzschätzung, umfassend den Schritt zum Dekodieren der kodierten Bitpositionen der ersten Schlitzschätzung, um erste dekodierte Bitschätzungen vorzusehen, jede mit einem zugehörigen weichen Zuverlässigkeitswert, und wobei der Schritt zum beschränkten Trellis-Demodulieren (114) des ersten Schlitzes den Schritt zum Beschränken von Trellis-Übergängen während Demodulation durch Beeinflussen einer Metrik von ausgewählten Kandidatenbitpfaden basierend auf dem regenerierten Schlitz und auf einem zugehörigen einen der zugehörigen weichen Zuverlässigkeitswerte inkludiert.
Verfahren nach Anspruch 15, ferner gekennzeichnet durch den Schritt zum beschränkten Trellis-Demodulieren (114), umfassend den Schritt zum beschränkten Demodulieren unter Verwendung von Verarbeitung pro Überlebendem.
Verfahren nach Anspruch 14, ferner gekennzeichnet durch den Schritt zum Empfangen (100), umfassend den Schritt zum Empfangen des ersten Schlitzes und des zweiten Schlitzes, und der Schritt zum Demodulieren (102) umfasst den Schritt zum Demodulieren des ersten Schlitzes und des zweiten Schlitzes, um eine erste Schlitzschätzung und eine dritte Schlitzschätzung vorzusehen, jede mit kodierten Bitpositionen und nicht-kodierten Bitpositionen entsprechend dem Datenrahmen, und wobei der Schritt zum Dekodieren (108) des ersten Schlitzes die Schritte zum Entschachteln (106) der ersten und dritten Schlitzschätzung und Dekodieren (108) der kodierten Bitpositionen entsprechend dem Datenrahmen umfasst, um erste dekodierte Bitschätzungen vorzusehen.
Verfahren nach Anspruch 19, ferner gekennzeichnet durch den Schritt zum Empfangen (100), umfassend den Schritt zum Empfangen des zweiten Schlitzes und dann Empfangen des ersten Schlitzes.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum beschränkten Trellis-Demodulieren (114) des ersten Schlitzes, umfassend den Schritt zum beschränkten Trellis-Demodulieren des ersten Schlitzes unter Verwendung eines M-Algorithmus mit einer Vielzahl von Trellis-Stufen.
Verfahren nach Anspruch 21, ferner gekennzeichnet durch den Schritt zum beschränkten Trellis-Demodulieren (114), inkludierend den Schritt zum Spezifizieren einer Zahl von überlebenden Zuständen für mindestens eine aus der Vielzahl von Trellis-Stufen.
Verfahren nach Anspruch 22, ferner gekennzeichnet durch den Schritt zum Spezifizieren einer Zahl von überlebenden Zuständen, umfassend den Schritt zum Spezifizieren der Zahl von überlebenden Zuständen für die Vielzahl von Trellis-Stufen so um zu erlauben, dass nur akzeptable Pfade als überlebende Zustände andauern.
Verfahren nach Anspruch 4 oder Anspruch 6, ferner gekennzeichnet durch den Schritt zum rekursiven Wiederholen des beschränkten Demodulierungsschrittes (114) und des Dekodierens des zweiten Schlitzschätzungsschrittes (118) unter Verwendung der zweiten dekodierten Bitschätzungen von einem vorangehenden Dekodieren des zweiten Schlitzschätzungsschrittes (118) für einen anschließenden beschränkten Demodulierungsschritt (114).
Verfahren nach Anspruch 24, ferner gekennzeichnet durch den Schritt zum rekursiven Wiederholen, umfassend den Schritt zum rekursiven Wiederholen des beschränkten Demodulierens (114) und Dekodierens der Schritte der zweiten Schlitzschätzung (118), bis ein Zähler abläuft.
Verfahren nach Anspruch 24, ferner gekennzeichnet durch den Schritt zum rekursiven Wiederholen, umfassend den Schritt zum rekursiven Wiederholen des beschränkten Demodulierens (114) und Dekodierens der Schritte der zweiten Schlitzschätzung (118), bis ein Zuverlässigkeitskriterium erfüllt ist.
Empfängersystem (30, 30') zum Empfangen eines modulierten Signals, inkludierend eine Vielzahl von sequentiell übertragenen Schlitzen, enthaltend Symbole, die kodierte Bits entsprechend einer ersten Teilmenge von Bits von einem Datenrahmen und nicht-kodierte Bits entsprechend einer zweiten Teilmenge von Bits von dem Datenrahmen darstellen, das Empfängersystem (30, 30') umfassend: einen Empfänger (32, 50, 52, 34), konfiguriert, die übertragenen Schlitze zu empfangen; einen ersten Demodulator (54), gekoppelt mit dem Empfänger (32) und konfiguriert, eine erste Schlitzschätzung aus einem empfangenen Schlitz zu generieren; einen ersten Decoder (62), der mit dem Demodulator (54) so gekoppelt ist, um erste dekodierte Bitschätzungen von der ersten Schlitzschätzung vorzusehen, das System gekennzeichnet durch: einen beschränkten Trellis-Demodulator (54), der konfiguriert ist, eine zweite Schlitzschätzung zu generieren, wobei die zweite Schlitzschätzung von kodierten Bitpositionen gemäß den ersten dekodierten Bitschätzungen beschränkt ist durch eines von: (a) Verwerfen während Demodulation mindestens eines Kandidatenbitpfades mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, reagierend auf eine Bestimmung, dass sich die Bitschätzung von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet; und (b) Beeinflussen einer Metrik von mindestens einem Kandidatenbitpfad mit einer Bitschätzung an einer Stelle entsprechend einer der kodierten Bitpositionen des ersten Schlitzes, was sich von einer zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet, um den mindestens einen Kandidatenbitpfad zu missbilligen, reagierend auf eine Bestimmung, dass sich die Bitschätzung von der zugehörigen einen der ersten dekodierten Bitschätzungen unterscheidet; einen zweiten Decoder (62), der mit dem beschränkten Demodulator (54) so gekoppelt ist, um zweite dekodierte Bitschätzungen von der zweiten Schlitzschätzung vorzusehen; und Mittel (64, 64', 65) zum Kombinieren der zweiten dekodierten Bitschätzungen und nicht-kodierten Bitpositionen der zweiten Schlitzschätzung, um eine empfangene Datenrahmenschätzung vorzusehen.
Empfängersystem (30, 30') nach Anspruch 27, ferner gekennzeichnet durch den Demodulator (54), der ein Differenzialdecoder ist.
Empfängersystem (30, 30') nach Anspruch 27, ferner gekennzeichnet durch einen Pufferspeicher (56, 56', 57), der konfiguriert ist, die erste Schlitzschätzung und die zweite Schlitzschätzung zu speichern.
Empfängersystem (30, 30') nach Anspruch 29, ferner gekennzeichnet durch den Pufferspeicher (56'), der konfiguriert ist, die erste Schlitzschätzung und die zweite Schlitzschätzung in der gleichen Speicherstelle zu speichern.