-
Die vorliegende Erfindung bezieht sich auf einen Demodulator für ein durch
Pulscode phasenmoduliertes binäres Signal.
-
Die Phasenmodulation eines Signals durch Pulscode wird allgemein als PSK-
Modulation (vom engl. phase shift keying) bezeichnet. Wenn der Träger ein binäres
Signal ist, spricht man von BPSK-Modulation.
-
Bei der BPSK-Modulation ist der Träger ein binäres Signal mit hoher Frequenz. Das
modulierende Signal ist ein binäres Signal mit niedriger Frequenz, das eine Folge
von Übergängen zwischen einem hohen Pegel und einem niedrigen Pegel umfasst
und so eine codierte Folge von "0" und "1" darstellt. Das BPSK-modulierte Signal,
das sich daraus ergibt, ist ein binäres Signal, bei dem jede Änderung der Phase einem
Übergang von dem hohen Pegel zum niedrigen Pegel entspricht, was im Folgenden
Abwärtsübergang genannt wird, oder einem Übergang vom niedrigen Pegel auf den
hohen Pegel, was im Folgenden Aufstiegsübergang des modulierenden Signals
genannt wird. Fig. 1 zeigt ein Beispiel des binären modulierenden Signals Sm(t) mit
einer Codierung vom NRZ-Typ, das heißt ohne Rückkehr auf Null. Ein Bit "1" ist in
Form eines hohen Pegels über ein Intervall tm codiert, und ein Bit "0" ist in Form
eines niedrigen Pegels über das Intervall tm codiert. Der hohe Pegel und der niedrige
Pegel liegen jeweils auf +V und -V.
-
Fig. 2 zeigt ein resultierendes BPSK-moduliertes Signal SPSk(t) mit einer
Trägerfrequenz fp.
-
In einer praktischen Anwendung hat man zum Beispiel als Frequenz fm des
modulierenden Signals 105,9 KHz und als Frequenz des Trägers fp 847 KHz (wobei fp ein 4-
faches von fm ist, um eine kohärente Modulation zu erreichen). Üblicherweise hat
man sich darauf geeinigt, die erste Phasenänderung des modulierten Signals einem
ersten Abwärtsübergang gleichzusetzen, was einem AnfangsBit äquivalent ist.
-
Bei der vorliegenden Erfindung wird ein Demodulator für BPSK-Signale angegeben.
Dabei werden die Phasenänderungen in einem empfangenden modulierten Signal
erfasst, um am Ausgang ein dem modulierenden Signal entsprechendes
demoduliertes Signal zurückzugewinnen.
-
Die Demodulatoren vom Analogtyp verwenden Mischer, die sehr umfangreich sind
und sehr driftanfällig. Diese Analogvorrichtungen sind außerdem in der Praxis
schwierig in Betrieb zu nehmen. Man kann ein digitales Exklusiv-Oder-Gatter und
Verzögerungsschaltkreise verwenden, aber derartige Vorrichtungen hängen stark von
der Modulationsfrequenz ab. Es ist nötig, bei jedem Wechsel der
Modulationsfrequenz diese neu abzugleichen.
-
In EP-A-0 576 826 wird ein Demodulator für ein binäres phasenmoduliertes Signal
beschrieben, der eine Phasenverriegelung aufweist.
-
Erfindungsgemäß wird ein BPSK-Demodulator geschaffen, der die
Phasenänderungen der mit hoher Frequenz modulierten Signals erfassen kann und der weniger
drifianfällig (aufgrund von Temperatur und Herstellungsverfahren) ist und einen
großen Modulationsfrequenzbereich abdeckt.
-
Eine Lösung zu diesem technischen Problem wurde in Form eines Demodulators mit
Phasenverriegelung geschaffen, der einen Phasenkomperator, ein Filter und einen
spannungsgesteuerten Oszillator umfasst.
-
Erfindungsgemäß liefert der Oszillator am Ausgang ein binäres Signal aus, das
synchron mit dem modulierten Signal ist, wobei die Frequenz gleich dem N-fachen der
Trägerfrequenz ist und die Phasenverriegelung außerdem einen 1 : 1:N-Teiler am
Ausgang des Oszillators umfasst, um am Eingang des Phasenkomperators ein Signal
zu erzeugen, und wobei das Ausgangssignal des Oszillators als Taktsignal eines
ersten Zählers verwendet wird, um die Dauer der hohen Pegel des modulierten Signals
zu bestimmen, und eines zweiten Zählers, um die Dauer der niedrigen Pegel des
modulierten Signals zu bestimmen.
-
Der Ausgang des ersten Zählers wird verwendet, um am Ausgang ein erstes
Phasenänderungserfassungssignal bei hohem Pegel auszugeben, wenn die Zählung eine
vorgegebene Zahl erreicht. Desgleichen wird der Ausgang des zweiten Zählers
verwendet, um am Ausgang ein zweites Phasenänderungserfassungssignal bei niedrigem
Niveau auszugeben, wenn die Zählung eine vorgegebene Zahl erreicht.
-
Die Phasenänderungserfassungssignale werden an eine RS-Kippstufe angelegt, deren
Ausgang das demodulierte Signal ausgibt.
-
In einem Beispiel, bei dem die Phasenänderung auf hohem Pegel des modulierten
Signals sPSK(t) einem Abstiegsübergang des modulierenden Signals sm(t) entspricht
und die Phasenänderung auf dem niedrigen Pegel des modulierten Signals sPSK(t)
einem Aufstiegsübergang des modulierenden Signals sm(t) entspricht, wird das erste
Erfassungssignal am Eingang /R zum Zurücksetzen der RS-Kippstufe angelegt,
während das zweite Erfassungssignal an dem Eingang /S zum Setzen dieser Kippstufe auf
eins angelegt wird. In dem gegenteiligen Fall ist es das zweite Erfassungssignal, das
man an dem Eingang für das Zurücksetzen anlegt, und das erste Signal, das man am
Eingang für das Setzen der RS-Kippstufe auf eins anlegt.
-
Um das Verhalten in Bezug auf Temperaturdrift und in Bezug auf inhärente
Schwankungen aufgrund des Herstellungsverfahrens zu verbessern, wird ein Tiefpassfilter in
der Phasenverriegelung vorgesehen, das überdimensionierte Widerstands- und
kapazitive Elemente umfasst. Weitere Eigenschaften und Vorteile der Erfindung sind
im Einzelnen in der folgenden Beschreibung aufgeführt, die nur als Beispiel und
nicht als einschränkender Rahmen dient, wobei Bezug genommen wird auf die
beigefügten Zeichnungen.
-
Fig. 1 und 2 wurden bereits beschrieben und zeigen ein Beispiel für das mo
dulierende Signal sm(t) mit einer NRZ-Codierung, sowie das
entsprechende BPSK-modulierte Signal SPSK(t).
-
Fig. 3 zeigt einen erfindungsgemäßen BPSK-Demodulator.
-
Fig. 4 zeigt ein Zeitdiagramm für ein Beispiel einer Sequenz von e1
nem modulierenden Signal Sm(t) und das modulierte Signal
SPSK(t), das Ausgangssignal des spannungsgesteuerten Oszilla
tors Svco(t), die Phasenänderungserfassungssignale D2, D3
und das entsprechende demodulierte Signal D4.
-
Fig. 5 zeigt ein weiteres Zeitdiagramm mit einem Beispiel einer Se
quenz der Erfassungssignale D2 und D3 und des entsprechen
den demodulierten Signals D4, das am Ausgang der RS-
Kippstufe anliegt.
-
Fig. 3 zeigt einen erfindungsgemäßen BPSK-Demodulator.
-
Er umfasst eine PLL-Phasenverriegelung. Diese Phasenverriegelung umfasst einen
Phasenkomperator CP, gefolgt von einem Tiefpassfilter FpB und einem
spannungsgesteuerten Oszillator VCO am Ausgang des Filters. Erfindungsgemäß umfasst die
Phasenverriegelung außerdem einen 1 : 1:N-Teiler, mit Div bezeichnet, zwischen dem
Ausgang des spannungsgesteuerten Oszillators und einem Eingang e2 des
Phasenkomperators CP. Der andere Eingang e 1 des Phasenkomperators CP empfängt das
modulierte Signal SpsK(t).
-
Mit fp wird die Trägerfrequenz des modulierten Signals SpsK(t) bezeichnet.
-
Wenn die PLL-Phasenverriegelung sich eingeschwungen hat, bedeutet dies für den
VCO Oszillator erfindungsgemäß, dass er am Ausgang ein synchrones Binärsignal
Svco(t) mit der Frequenz f0 ausgibt, die gleich dem N-fachen der Trägerfrequenz fp
ist (wobei N + 1 ist). Man erhält am Eingang e2 des Komperators ein synchrones
Signal mit einer Frequenz, die gleich der Trägerfrequenz fp des modulierten Signals
SpSK(t) ist.
-
Die Demodulatorvorrichtung gemäß Erfindung umfasst außerdem einen ersten Zähler
CO&sub1; zum Bestimmen der Dauer der hohen Pegel des modulierten Signals. Der Zähler
CO&sub1; empfängt an seinem Eingang RAZ für das Zurücksetzen das modulierte Signal
spsK(t). Er empfängt an seinem Takteingang H das Ausgangssignal svco(t) mit der
Frequenz f0 = N * fp des VCO-Oszillators. So wird der Zähler durch die niedrigen
Pegel des Signals spsK(t) auf 0 zurückgesetzt, während die Zählung der Impulse mit der
Frequenz f0 bei hohem Pegel abläuft. Die Ausgänge QA, QB, Qc und QD des Zählers
zeigen die Zahl der Pulse mit der Frequenz f0 an, die bei jedem hohen Pegel des
modulierten Signals gezählt wurden.
-
Der Demodulator umfasst einen Zähler CO&sub2; zum Bestimmen der Dauer der niedrigen
Pegel des modulierten Signals. Der Zähler empfängt an seinem Eingang RAZ für das
Zurücksetzen das inverse modulierte Signal spsK(t). Er empfängt an seinem
Takteingang H das Ausgangssignal des VCO-Oszillators. So wird das Signal spsK(t)
verwendet, um den Zähler bei jedem hohen Pegel auf 0 zurückzusetzen, während die
Zählung der Pulse mit der Frequenz f0 bei den niedrigen Pegeln erfolgt. Die Ausgänge
QA, QB, Qc und QD des Zählers zeigen die Anzahl der Pulse mit der Frequenz f0
an, die bei jedem niedrigen Pegel des modulierten Signals gezählt wurden.
-
In dem dargestellten Beispiel werden die Ausgangsspannungen jedes Zählers an
einen jeweiligen Decoder angelegt, der in der Lage ist, eine Phasenänderung zu
erfassen. Tatsächlich schlägt sich eine Phasenänderung bei einem Pegel in einer Dauer
nieder, die doppelt so lang wie normal ist. Dieser Detektor besteht daher aus einem
Decoder für eine vorgegebene Anzahl von Pulsen. Wenn man N = 8 wählt, so
bedeutet dies beispielsweise, dass f0 = 8 · fp gilt und die normale Dauer eines hohen Pegels
(oder eines niedrigen Pegels) des modulierten Signals sPSK(t) normalerweise 4 Pulsen
der Frequenz f0 entspricht. In dem Fall, in dem man eine Phasenänderung auf diesem
Pegel hat, hat dieser Pegel eine zweimal längere Dauer (eine zusätzliche
Halbperiode). So entspricht dieser Pegel an Stelle von 4 Pulsen 8 Pulsen der Frequenz f0. Um
eine Phasenänderung zu erfassen, reicht es zu erkennen, dass der Pegel länger als 4
Pulse des Signals svco(t) andauert. In diesem Beispiel mit N = 8 kann man bei 6 oder
7 Impulsen sicher davon ausgehen, dass eine Phasenänderung vorliegt. Dieses ist die
Erfassungsschwelle. In diesem Beispiel reicht es, die Ausgänge QB, Qc zu
decodieren, um das Paar (QB, Qc) = (1, 1) zu erfassen. Sobald der Detektor 6 gezählte Pulse
erfasst, wird folglich am Ausgang ein Phasenänderungserfassungspuls erzeugt. In
dem dargestellten Beispiel ist der Decoder ein einfaches NAND-Gatter. Der Ausgang
dieses Decoders ist das Phasenänderungserfassungssignal für den Pegel, der dem
modulierten Signal SpSK(t) entspricht. Die Ausgänge QB, QC des ersten Zählers
werden einem ersten Detektor DEC 1 zugeführt, der als NAND-Gatter ausgeführt ist, um
eine Phasenänderung auf dem hohen Pegel zu erkennen. Das
Phasenänderungserfassungssignal für den hohen Pegel am Ausgang diesen Decoders wird mit D3
bezeichnet. Desgleichen werden die Ausgänge QB, Qc des zweiten Zählers an einen zweiten
Detektor DEC2 in Form eines NAND-Gatters angelegt, um eine Phasenänderung bei
dem niedrigen Pegel des modulierten Signals sPSK(t) zu erkennen. Das
Phasenänderungserfassungssignal bei niedrigem Pegel des modulierten Signals sPSK(t) am
Ausgang dieses Decoders wird mit D2 bezeichnet.
-
Die Zählung der Pulse und die Decodierung der Zahl der Pulse kann auf
unterschiedliche Arten erfolgen. In einem anderen Ausführungsbeispiel kann man als Zähler
einen Dezimalausgangszähler mit Zurücksetzungseingang RAZ verwenden. In diesem
Beispiel gibt der Zähler direkt am Ausgang das Phasenänderungserfassungssignal
ohne zusätzliche Logik aus. Allgemein verwendet man den Ausgang jedes Zählers
direkt oder mit zusätzlicher Logik, um das entsprechende Erfassungssignal
auszugeben.
-
Der Demodulator umfasst schließlich einen Schaltkreis zum Erzeugen eines
demodulierten Signals, bezeichnet mit D4, aus den zwei
Phasenänderungserfassungssignalen. Man verwendet diese Signale, um am Ausgang entweder einen Übergang zum
hohen Pegel oder einen Übergang zum niedrigen Pegel zu erzwingen. Wenn zum
Beispiel die Phasenänderung bei dem hohen Pegel des modulierten Signals sPSK(t)
einem Abstiegsübergang des modulierenden Signals sm(t) entspricht und die
Phasenänderung auf dem niedrigen Pegel des modulierten Signals sPSK(t) einem
Aufstiegsübergang des modulierenden Signals sm(t) entspricht, verwendet man das erste
Erfassungssignal D3, um das Setzen auf "0" zu erzwingen und das zweite
Erfassungssignal D2, um das Setzen auf "1" des demodulierten Signals zu erzwingen.
Der Generatorschaltkreis für das demodulierte Signal aus den zwei Signalen D2 und
D3 ist zum Beispiel eine RS-Kippstufe, deren Eingang /R für das Zurücksetzen das
Signal D3 einliest und dessen Eingang /S für das Setzen auf 1 das Signal D2 einliest.
Der Ausgang Q dieser RS-Kippstufe gibt ein demoduliertes Signal aus, das mit D4
bezeichnet ist und in Fig. 4 dargestellt ist. Dies bedeutet für ein Erfassungssignal
D3, dass es einem Abstiegsübergang des modulierenden Signals entspricht, wobei
das Erfassungssignal D2 einem Anstiegsübergang des modulierenden Signals
entspricht. Im gegenteiligen Fall ist es das Signal D2, das am Eingang für das
Zurücksetzen angelegt wird, und das Signal D3, das am Eingang für das Setzen auf 1
angelegt wird.
-
Die Erfindung läßt sich auf alle binären Codierungen anwenden, die für das
modulierende Signal verwendet werden können. Der verwendete Code hat keine Folgen für
den erfindungsgemäßen Demodulator, der auf der Erfassung von Phasenänderungen
basiert.
-
In der Praxis konnte man zeigen, dass der erfindungsgemäße Demodulator über einen
sehr großen Modulationsfrequenzbereich arbeitet, der dem Bereich für das Verriegeln
der Phasenverriegelung entspricht. In dem Beispiel mit einer typischen
Trägerfrequenz von 847 KHz arbeitet der erfindungsgemäße Demodulator auf einem
Frequenzbereich für das Verriegeln der Phasenverriegelung zwischen 620 KHz und 1,15
MHz.
-
Durch Verwendung von überdimensionierten Widerstands- und kapazitiven
Elementen in dem Tiefpassfilter des Kreises, beispielsweise um den Faktor 10
überdimensioniert, verbessert man das Verhalten in Bezug auf Temperaturdrift und
Abhängigkeit der Vorrichtung von dem Herstellungsverfahren, da keines der Elemente des
erfindungsgemäßen Demodulators kritisch ist.
-
Die vorliegende Erfindung ist besonders ausgelegt für die Übertragung von Daten
zwischen einer Mikromodul-Karte, genannt smart card, ohne Kontakt, und ein
Anwendungssystem mit einem Lesegerät für eine solche Karte. Bei einer solchen
Anwendung befindet sich ein erfindungsgemäßer Demodulator in dem Lesesystem.