DE69830914T2 - Analoger speicher und bildverarbeitungssystem - Google Patents

Analoger speicher und bildverarbeitungssystem Download PDF

Info

Publication number
DE69830914T2
DE69830914T2 DE69830914T DE69830914T DE69830914T2 DE 69830914 T2 DE69830914 T2 DE 69830914T2 DE 69830914 T DE69830914 T DE 69830914T DE 69830914 T DE69830914 T DE 69830914T DE 69830914 T2 DE69830914 T2 DE 69830914T2
Authority
DE
Germany
Prior art keywords
memory
analog
signal
memory elements
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69830914T
Other languages
English (en)
Other versions
DE69830914D1 (de
Inventor
Shiro Ikeda-shi Dosho
Naoshi Moriguchi-shi YANAGISAWA
Masayuki Kyoto-shi OZASA
Hidehiko Takatsuki-shi KURIMOTO
Tatsuo Katano-shi OKAMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Application granted granted Critical
Publication of DE69830914D1 publication Critical patent/DE69830914D1/de
Publication of DE69830914T2 publication Critical patent/DE69830914T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element

Landscapes

  • Dram (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Semiconductor Memories (AREA)

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft einen analogen Speicher, und insbesondere betrifft sie eine Technik zum Reduzieren von Festmusterrauschen, das in einem Ausgangssignal des anlogen Speichers auftritt. Des Weiteren betrifft sie ein Bildverarbeitungssystem, das den analogen Speicher verwendet.
  • ALLGEMEINER STAND DER TECHNIK
  • Die CMOS-LSI-Technik hat sich in hohem Maße entwickelt, wie allgemein bekannt ist, und ein analoger Speicher ist eine der Vorrichtungen, die auf dem Gebiet der analogen CMOS-LSI-Auslegung verwendet wird. Ein analoger Speicher ist eine Schaltung, ähnlich einem digitalen Speicher, um ein analoges Eingangssignal in einem Speicherelement unter einer bestimmten Adresse zu speichern und ein analoges Speichersignal, das in einem Speicherelement unter einer bestimmten Adresse gespeichert ist, auszugeben.
  • 7 ist ein Schaltplan, der die grundlegende Auslegung eines herkömmlichen analogen Speichers zeigt. Wie in 7 gezeigt ist, umfasst der analoge Speicher eine Adresserzeugungseinheit 10, eine Speichereinheit 20 mit mehreren Speicherelementen 21, eine Eingangsschaltung 30 und eine Ausgangsschaltung 40. Ein Speicherelement 21 der Speichereinheit 20 wird in Übereinstimmung mit einem Adressauswählsignal SL spezifiziert, das von der Adresserzeugungseinheit 10 ausgegeben wird. Beim Lesen eines Signals wird ein analoges Signal, das in dem spezifizierten Speicherelement 21 gespeichert ist, als ein Spannungssignal Vout ausgegeben. Beim Schreiben eines Signals wird ein Eingangsspannungssignal Vin in dem spezifizierten Speicherelement 21 gespeichert.
  • Zu lösende Probleme
  • In dem analogen Speicher wird ein Kapazitätselement im Allgemeinen als ein Speicherelement verwendet. Da ein Kapazitätselement jedoch leicht durch Rauschen beeinträchtigt wird, wird eine Offset-Spannung Vnoise, die sich aus der Ansammlung von Rauschen in dem Kapazitätselement ergibt, zu der Eingangsspannung Vin des analogen Speichers addiert. Es ist bekannt, dass die Offset-Spannung Vnoise sich abhängig von der physikalischen Position eines Speicherelements ändert. Speziell unter der Annahme, dass das Speicherelement eine Adresse n besitzt, kann die Ausgangsspannung Vout durch die folgende Formel (1) dargestellt werden: Vout = Vin + Vnoise(n) (1)
  • Mit anderen Worten, die Offset-Spannung Vnoise wird als eine Funktion der Adresse n des Speicherelements dargestellt. Eine solche Offset-Spannung Vnoise(n) wird im Allgemeinen als Festmusterrauschen bezeichnet.
  • Das Festmusterrauschen wird zu einem ernsthaften Hindernis, wenn der analoge Speicher zur Bildsignalverarbeitung verwendet wird. In einem System, das mit einem Bildsignal zu tun hat, beträgt die Spezifikation des Signal-Rausch-Verhältnisses genau –60 dB oder weniger, weil die Augen eines Menschen sehr empfindlich auf Helligkeit reagieren. Rauschen erscheint auf dem Bildschirm, wenn das Festmusterrauschen des analogen Speichers nicht so reduziert wird, dass es der Spezifikation entspricht. Allerdings ist die Spezifikation von –60 dB oder weniger in einer analogen Schaltung sehr schwer zu erreichen.
  • Zum Reduzieren von Festmusterrauschen in einem zweidimensionalen analogen Speicher schlägt das Referenzdokument des Stands der Technik JP 59-154694 Zickzack-Adressierung vor. Das heißt, die Speicherelemente einer Reihe n werden eines nach dem anderen ausgewählt, beginnend bei dem ersten Speicherelement und endend bei dem letzten Speicherelement, und die Speicherelemente der Reihe n + 1 werden in umgekehrter Reihenfolge ausgewählt. Auf Grund der Zickzack-Adressierung weist der Ausgang bei einer konstanten Eingangsspannung eine sanfte Änderung auf und ermöglicht somit eine Reduzierung von Festmusterrauschen.
  • Offenbarung der Erfindung
  • Die vorliegende Erfindung wurde hinsichtlich des vorher genannten Problems entwickelt, und eine Aufgabe ist es, das Festmusterrauschen, das innerhalb eines analogen Speichers auftritt, so zu reduzieren, dass der schädliche Einfluss auf die Bildqualität bei der Verwendung des analogen Speichers bei der Bildverarbeitung unterdrückt wird, wodurch der analoge Speicher in einem Bildverarbeitungssystem nutzbar wird.
  • Der analoge Speicher dieser Erfindung, einschließlich mehrerer Speicherelemente zum Speichern eines analogen Signals, umfasst eine Adresserzeugungseinheit zum Ausgeben eines Adressauswählsignals, das ein beliebiges der mehreren Speicherelemente anweist, einen Schreib- oder Lesevorgang durchzuführen, und temporäre Speichereinrichtungen, die zwischen der Adresserzeugungseinrichtung und den Speicherelementen angeordnet sind, zum temporären Speichern und Ausgeben des Adressauswählsignals. Die temporären Speichereinrichtungen sind so aufgebaut, dass sie eine Ausgangskennlinie aufweisen, die in Bezug auf die Speicherelemente im Wesentlichen einheitlich ist. Dementsprechend kann die Ladungseinspeisung durch Rauschen zwischen den Speicherelementen im Wesentlichen einheitlich gemacht werden, was zu einer Unterdrückung des Festmusterrauschens führt, das in dem Ausgangssignal des analogen Speichers auftritt.
  • Des Weiteren wird bevorzugt, dass die temporären Speichereinrichtungen in Bezug auf jede der Speichereinrichtungen bereitgestellt werden und mehrere Flip-Flops enthalten, die im Wesentlichen die gleiche Kennlinie haben. Auf diese Weise können die temporären Speichereinrichtungen, die in Bezug auf die jeweiligen Speicherelemente eine im Wesentlichen einheitliche Ausgangskennlinie aufweisen, durch eine sehr einfache Schaltungsauslegung ausgeführt werden.
  • Des Weiteren sind Leitungen zwischen den temporären Speichereinrichtungen und den Speicherelementen vorzugsweise so aufgebaut, dass sie im Wesentlichen die gleiche elektrische Kennlinie haben.
  • Des Weiteren sind in dem analogen Speicher vorzugsweise mehrere Speicherelemente in einem zweidimensionalen Feld angeordnet, das eine Speichereinheit bildet, die Adresserzeugungseinheit gibt als das Adressauswählsignal ein Reihen-Adressauswählsig nal zum Angeben einer Reihe der Speicherelemente in dem Feld und ein Spalten-Adressauswählsignal zum Angeben einer Spalte der Speicherelemente in dem Feld aus, wobei eine erste temporäre Speichereinrichtung zum temporären Speichern und Ausgeben des Reihen-Adressauswählsignals zwischen der Adresserzeugungseinheit und jeder Reihe der Speichereinheit angeordnet ist, eine zweite temporäre Speichereinrichtung zum temporären Speichern und Ausgeben des Spalten-Adressauswählsignal zwischen der Adresserzeugungseinheit und jeder Spalte der Speichereinheit angeordnet ist, und die erste temporäre Speichereinrichtung so aufgebaut ist, dass sie eine Ausgangskennlinie hat, die in Bezug auf die jeweiligen Reihen der Speichereinheit im Wesentlichen einheitlich ist, und die zweite temporäre Speichereinrichtung so aufgebaut ist, dass sie eine Ausgangskennlinie hat, die in Bezug auf die jeweiligen Spalten der Speichereinheit im Wesentlichen einheitlich ist.
  • Auf diese Weise werden die erste und die zweite temporäre Speichereinrichtung zum Unterdrücken des Festmusterrauschens, das in dem Ausgangssignal des analogen Speichers auftritt, in Bezug auf jede Reihe und jede Spalte der Speichereinheit bereitgestellt. Verglichen mit dem Fall, in dem die temporären Speichereinrichtungen in Bezug auf jedes Speicherelement bereitgestellt werden, können der Schaltungsumfang und die Leistungsaufnahme daher reduziert werden.
  • Des Weiteren wird bevorzugt, dass Leitungen zwischen der ersten temporären Speichereinrichtung und den Speicherelementen so aufgebaut sind, dass sie im Wesentlichen die gleiche elektrische Kennlinie haben, und dass Leitungen zwischen der zweiten temporären Speichereinrichtung und den Speicherelementen so aufgebaut sind, dass sie im Wesentlichen die gleiche elektrische Kennlinie haben.
  • Außerdem umfasst jedes der Speicherelemente vorzugsweise ein Kapazitätselement; eine Logikschaltung zum Empfangen des Reihen-Adressauswählsignals und des Spalten-Adressauswählsignals; und ein analoges Schaltglied, das zwischen dem Kapazitätselement und einer Signalleitung zum Übertragen eines Eingangs-/Ausgangssignals angeordnet ist, um in Übereinstimmung mit einem Ausgangssignal der Logikschaltung umgeschaltet zu werden, und eine Leitung zwischen der Logikschaltung und dem analogen Schaltglied ist vorzugsweise so aufgebaut, dass sie eine elektrische Kennlinie hat, die zwischen den Speicherelementen im Wesentlichen einheitlich ist.
  • Alternativ umfasst der analoge Speicher dieser Erfindung, einschließlich mehrerer Speicherelemente zum Speichern eines analogen Signals, eine Adresserzeugungseinheit zum Ausgeben eines Adressauswählsignals, das ein beliebiges der mehreren Speicherelemente anweist, einen Schreib- oder Lesevorgang durchzuführen; und temporäre Speichereinrichtungen, die zwischen der Adresserzeugungseinrichtung und den Speicherelementen angeordnet sind, zum temporären Speichern und Ausgeben des Adressauswählsignals, und die temporären Speichereinrichtungen sind so aufgebaut, dass sie eine Ausgangskennlinie aufweisen, die in Bezug auf die Speicherelemente im Wesentlichen einheitlich ist.
  • Des Weiteren ist es möglich, ein Bildverarbeitungssystem auszuführen, das ein Kammfilter, das den analogen Speicher dieser Erfindung enthält, zur Y/C-Trennung eines Farbbildsignals umfasst. Dieses Bildverarbeitungssystem kann für verschiedene TV-Systeme, einschließlich das NTSC- oder PAL-System eingesetzt werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Schaltplan, der die Auslegung eines analogen Speichers gemäß Ausführungsform 1 der Erfindung zeigt.
  • 2 ist ein Schaltplan, der eine beispielhafte Auslegung eines Hauptteils von 1 zeigt.
  • 3 ist ein Schaltplan, der die Auslegung eines analogen Speichers gemäß Ausführungsform 2 der Erfindung zeigt.
  • 4 ist ein Schaltplan, der die Auslegung eines Speicherelements von 3 zeigt.
  • 5a ist ein Schaltbild, das die Auslegung einer herkömmlichen TV-Signalverarbeitungs-LSI zeigt und
  • 5b ist ein Schaltbild, das die Auslegung einer herkömmlichen TV-Signalverarbeitungs-LSI zeigt, die einen analogen Speicher der Erfindung verwendet.
  • 6 ist ein Schaltbild, das den Einfluss von Ladungseinspeisung durch Rauschen auf ein Speicherelement eines analogen Speichers zeigt.
  • 7 ist ein Schaltplan, der eine beispielhafte Auslegung eines herkömmlichen analogen Speichers zeigt.
  • 8(a) und 8(b) sind Schaltpläne, welche die Ursache des Auftretens von Festmusterrauschen in dem herkömmlichen analogen Speicher erläutern, wobei
  • 8(a) ein Schaltplan ist, der eine beispielhafte Auslegung einer Adresserzeugungseinheit von 7 zeigt, und
  • 8(b) ist ein Schaltplan, der einen Unterschied in der Signalwellenform eines Adressauswählsignals zeigt.
  • 9 ist ein Schaltplan, der Whisker-Rauschen zeigt, das auf einem TV-Bildschirm auf Grund des Festmusterrauschens eines analogen Signals auftritt.
  • BESTER MODUS ZUM AUSFÜHREN DER ERFINDUNG
  • Vor der Beschreibung von Ausführungsformen der vorliegenden Erfindung wird eine Untersuchung beschrieben, die von den gegenwärtigen Erfindern in Bezug auf die Ursache des Auftretens von Festmusterrauschen in einem analogen Speicher durchgeführt wurde.
  • 6 ist ein Schaltplan, der die grundlegende Ausführung eines Speicherelements eines analogen Speichers zeigt. Wie in 6 gezeigt, umfasst das Speicherelement des analogen Speichers im Allgemeinen ein Kapazitätselement 71 zum Speichern von Signalladung und ein analoges Schaltglied 72, das aus einer CMOS-Schaltung ausgebildet wird und zwischen einer Signalleitung DL zum Übertragen eines analogen Signals und dem Kapazitätselement 71 angeordnet ist. Das analoge Schaltglied 72 wird in Übereinstimmung mit einem Impulssignal ein-/ausgeschaltet, das an dessen Steueranschluss angelegt wird. An diesem Punkt wird durch das Umschalten des analogen Schaltglieds 72 die Ladungseinspeisung durch Rauschen als Ladung in dem Kapazitätselement 71 über eine Parasitärkapazität 73 des analogen Schaltglieds 72 angesammelt. Es scheint, dass das Festmusterrauschen durch die Änderungen in den Beträgen der Ladung verursacht wird, die in den jeweiligen Speicherelementen angesammelt wird.
  • An diesem Punkt wird die Ladungseinspeisung durch Rauschen, die in einem herkömmlichen analogen Speicher auftritt, untersucht.
  • 7 ist ein Schaltplan, der eine beispielhafte Schaltungsauslegung des herkömmlichen analogen Speichers zeigt. In 7 wird ein Eingangssignal Vin in einen geschalteten Kondensator-Abtast- und Haltekreis 31 der Eingangsschaltung 30 eingegeben, um in einer Kapazität 31a (mit einem Kapazitätswert C1) als Ladung gespeichert zu werden. Das in der Kapazität 31a gespeicherte Signal wird anschließend zu einer Kapazität 32a zwischen Eingang und Ausgang (mit einem Kapazitätswert C2) eines Operationsverstärkers 32 übertragen. Dementsprechend gibt der Operationsverstärker 32 ein Spannungssignal aus, das durch die folgende Formel (2) dargestellt wird: Vin × C1/C2 (2)
  • Gleichzeitig mit der Ausgabe des Spannungssignals von dem Operationsverstärker 32 wird ein analoges Schaltglied 33 eingeschaltet, um den Ausgang des Operationsverstärkers 32 mit der Speichereinheit 20 zu verbinden.
  • Der Spannungssignalausgang aus dem Operationsverstärker 32 wird in einem Kapazitätselement 23 (mit einem Kapazitätswert C3) eines Speicherelements 21 gespeichert, das durch die Adresserzeugungseinheit 10 ausgewählt worden ist. Insbesondere wird ein analoges Schaltglied 22 des ausgewählten Speicherelements 21 eingeschaltet, um eine Spannung, die an die Enden des Kapazitätselements 23 angelegt wird, mit dem Spannungsausgang aus dem Operationsverstärker 32 abzugleichen, und dann ist das Einschwingen (settling) abgeschlossen. Beim Lesen eines Signals aus dem Kapazitätselement 23 wird ein analoges Schaltglied 41 eingeschaltet, um die Ladung, die in dem Kapazitätselement 23 gespeichert ist, zu einer Kapazität 40a (mit einem Kapazitätswert C4) der Ausgangsschaltung 40 zu übertragen. Dementsprechend gibt die Ausgangsschaltung 40 ein Spannungssignal Vout aus, das durch die folgende Formel (3) dargestellt wird: Vout = Vin × (C1/C2) × (C3/C4) (3)
  • Hierin wird angenommen, dass ein Ringschieberegister, wie in 8(a) gezeigt, als die Adresserzeugungseinheit 10 verwendet wird. Das Ringschieberegister ist so aufgebaut, dass ein Latch 11a nur an der ersten Stufe "H" an das Speicherelement 21 in Rückstellung ausgibt. Danach wird "H" nacheinander bis zu einem Latch 11h an der achten Stufe verschoben und an der ersten Stufe in Synchronisation mit einem Takt CLK zyklisch wieder auf das erste Latch 11a geführt. Mit anderen Worten, die Adresserzeugungseinheit 10 arbeitet als ein Zähler, um jedes der Speicherelemente 21 nacheinander und wiederholt auszuwählen.
  • In der Auslegung von 8(a) gibt das erste Latch 11a einen invertierten Ausgang NQ aus, wobei jedes des zweiten bis achten Latch 11b bis 11h einen nicht-invertierten Ausgang Q ausgibt. Daher unterscheidet sich das erste Latch 11a in der Ausgangskennlinie von dem zweiten bis achten Latch 11b bis 11h. Dementsprechend weisen ein Adressauswählsignal SL1, das von dem ersten Latch 11a ausgegeben wird, und ein Ausgangsadressensignal SL2, das beispielsweise von dem zweiten Latch 11b ausgegeben wird, verschiedene Signalwellenformen, wie in 8(b) gezeigt, beim Ansteuern des analogen Schaltglieds 22 des Speicherelements 21 auf. Demzufolge ist der Betrag der Ladung, die sich in dem Kapazitätselement 23 auf Grund der Ladungseinspeisung durch Rauschen angesammelt hat, unterschiedlich zwischen dem Speicherelement, das durch den Ausgang des ersten Latch 11a angesteuert wird, und dem Speicherelement, das durch den Ausgang eines beliebigen der anderen Latches 11b bis 11h angesteuert wird.
  • Dementsprechend ist die Offset-Spannung Vnoise des Speicherelements, das durch den Ausgang des ersten Latch 11a angesteuert wird, natürlich verschieden von der Offset-Spannung Vnoise des anderen Speicherelements. Dies verursacht das Festmusterrauschen. Dieses Phänomen ist eine verhängnisvolle Fehlfunktion, insbesondere, wenn der analoge Speicher in einem TV-System verwendet wird. Beispielsweise erscheint beim Lesen der gleichen Gleichstromsignalwerte, die in dem analogen Speicher gespeichert sind, ein Teil, der dem Signal entspricht, das nur durch den ersten Latch 11a abgearbeitet wird, als Whisker-Rauschen auf einem TV-Bildschirm, wie in 9 gezeigt.
  • Da ein analoger Speicher gelegentlich als ein FIFO-Speicher verwendet wird, wird die oben genannte Auslegung im Allgemeinen als ein Zähler für die Adresserzeugungseinheit eingesetzt. Tatsächlich ist die Auslegung der Adresserzeugungseinheit 10 komplizierter, und wenn daher Speicherelemente direkt durch die Adresserzeugungseinheit angesteuert werden, ist die Signalwellenform beim Ansteuern der jeweiligen Speicherelemente weitaus unterschiedlicher. Des Weiteren sind auch die Vorgangszeitsteuerung eines anzusteuernden Speicherelements und die elektrischen Kennlinien, wie beispielsweise eine Parasitärkapazität auf einem Signalpfad von der Adresserzeugungseinheit zu jedem Speicherelement, unterschiedlich. Diese Unterschiede verursachen ebenfalls das Festmusterrauschen, das die Ursache des Auftretens des Whisker-Rauschens zu sein scheint.
  • Die vorliegende Erfindung wurde auf der Basis der vorher genannten Untersuchung entwickelt. Im Folgenden werden bevorzugte Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • Ausführungsform 1
  • 1 ist ein Schaltplan, der die Auslegung eines analogen Speichers gemäß Ausführungsform 1 der Erfindung zeigt. Gleiche Bezugszeichen werden verwendet, um gleiche Elemente zu bezeichnen, die in dem herkömmlichen analogen Speicher von 7 verwendet werden, und die detaillierte Beschreibung wird weggelassen.
  • Wie in 1 gezeigt, ist der analoge Speicher dieser Ausführungsform mit einer Puffereinheit 50 zwischen einer Adresserzeugungseinheit 10 und einer Speichereinheit 20 versehen. Die Puffereinheit 50, die als temporäre Speichereinrichtung dient, speichert temporär ein Adressauswählsignal SL, das von der Adresserzeugungseinheit 10 ausgegeben wird, und gibt das Adressauswählsignal SL an jedes Speicherelement 21 aus. Beim Ausgeben des Adressauswählsignals SL ist die Ausgangskennlinie im Wesentlichen einheitlich zwischen den jeweiligen Speicherelementen 21. Das analoge Schalt glied jedes Speicherelements 21 wird durch das Adressauswählsignal SL angesteuert, das von der Puffereinheit 50 ausgegeben wird. Daher wird die elektrische Kennlinie beim Ansteuern der jeweiligen Speicherelemente 21 durch das Adressauswählsignal SL daran gehindert, sich zwischen den Speicherelementen 21 zu ändern.
  • 2 ist ein Schaltplan, der bestimmte Auslegungen der Adresserzeugungseinheit 10, der Speichereinheit 20 und der Puffereinheit 50 von 1 zeigt. In 2 ist die Adresserzeugungseinheit 10 aus einem Ringschieberegister aufgebaut, und die Puffereinheit 50 umfasst D-Flip-Flops 51a bis 51h, die jeweils Registern 11a bis 11h entsprechen, die in dem Ringschieberegister der Adresserzeugungseinheit 10 enthalten sind. Die analogen Schaltglieder 22 der jeweiligen Speicherelemente 21 werden jeweils durch Ausgänge der D-Flip-Flops 51a bis 51h der Puffereinheit 50 angesteuert.
  • In der Schaltkreisauslegung von 2 kann die elektrische Kennlinie beim Ansteuern der analogen Schaltglieder 22 der Speicherelemente 21 durch die Ausgänge der D-Flip-Flops 51a bis 51h im Wesentlichen einheitlich gemacht werden, und daher kann die Ladungseinspeisung durch Rauschen zwischen den analogen Schaltgliedern 22 im Wesentlichen einheitlich gemacht werden. Demzufolge tritt in dem Ausgangssignal des analogen Speichers kein Festmusterrauschen auf.
  • Indem jeder der D-Flip-Flops 51a bis 51h mit der gleichen Auslegung bereitgestellt wird, kann die Ausgangskennlinie der Puffereinheit 50 im Wesentlichen einheitlich gemacht werden in Bezug auf die jeweiligen Speicherelemente 21. Des Weiteren können die Übertragungspfade der Ausgänge der D-Flip-Flops 51a bis 51h so gestaltet werden, dass sie im Wesentlichen die gleiche elektrische Kennlinie aufweisen, indem die daran angeschlossenen Leitungen 52a bis 52h so eingestellt werden, dass sie die gleiche Länge und die gleiche Form aufweisen. Wenn der analoge Speicher dieser Ausführungsform unter Verwendung einer LSI ausgeführt wird, sind die Maskenlayout-Muster für die Leitungen 52a bis 52h zum Übertragen der Ausgänge der D-Flip-Flops 51a bis 51h vorzugsweise so ausgelegt, dass sie sich vollständig gleichen.
  • Auf diese Weise wird das Adressauswählsignal SL, das von der Adresserzeugungseinheit 10 erzeugt worden ist, temporär in der Puffereinheit 50 einschließlich der D-Flip-Flops 51a bis 51h gespeichert, um die jeweiligen Speicherelemente 21 durch den Aus gang der Puffereinheit 50 anzusteuern. Daher kann die Änderung in der elektrischen Kennlinie beim Ansteuern der Speicherelemente 21 sowohl vom Standpunkt der Schaltkreisauslegung als auch des Layouts vermieden werden.
  • Demzufolge kann durch die Verwendung des analogen Speichers dieser Ausführungsform verhindert werden, dass das Whisker-Rauschen, das in 9 gezeigt wird, auf dem TV-Bildschirm erscheint.
  • Ausführungsform 2
  • In einem analogen Speicher gemäß Ausführungsform 2 der Erfindung sind Speicherelemente in einem zweidimensionalen Feld angeordnet.
  • 3 ist ein Schaltplan, der die Auslegung des analogen Speichers dieser Ausführungsform zeigt, wobei gleiche Bezugszeichen verwendet werden, um gleiche, in 1 verwendete Elemente zu bezeichnen, und die detaillierte Beschreibung wird weggelassen.
  • In 3 umfasst eine Speichereinheit 60 Speicherelemente 61, (die in 3 mit "M" angegeben sind), die in dem zweidimensionalen Feld angeordnet sind, und analoge Schaltglieder 62, die am Eingang und Ausgang jeder Reihe des Felds angeordnet sind. Eine Adresserzeugungseinheit 10A gibt ein Reihen-Adressauswählsignal SLA und ein Spalten-Adressauswählsignal SLB an die Speichereinheit 60 aus. Das Reihen-Adressauswählsignal SLA wird temporär in jedem D-Flip-Flop gespeichert, (der in 3 mit "DFF" bezeichnet wird), der in einer Reihen-Puffereinheit 50a enthalten ist, die als eine erste temporäre Speichereinrichtung arbeitet, und anschließend zu jedem Speicherelement 61 auf der entsprechenden Reihe der Speichereinheit 60 über eine Signalleitung 54 übertragen. Andererseits wird das Spalten-Adressauswählsignal SLB temporär in jedem D-Flip-Flop 53 gespeichert, der in einer Spalten-Puffereinheit 50b enthalten ist, die als eine zweite temporäre Speichereinrichtung arbeitet, und dann zu jedem Speicherelement 61 auf der entsprechenden Spalte der Speichereinheit 60 über eine Signalleitung 55 übertragen.
  • 4 ist ein Schaltplan, der die Auslegung des Speicherelements 61 zeigt. Das Speicherelement 61 weist zwei Steuereingangsanschlüsse 63a und 63b auf, an denen jeweils das Reihen-Adressauswählsignal SLA und das Spalten-Adressauswählsignal SLB empfangen werden. Das Reihen-Adressauswählsignal SLA und das Spalten-Adressauswählsignal SLB werden in eine UND-Schaltung 64 eingegeben, die als eine Logikschaltung dient, und nur wenn das Reihen-Adressauswählsignal SLA und das Spalten-Adressauswählsignal SLB "H" sind, wird der logische Pegel einer Signalleitung SS "N", wodurch ein analoges Schaltglied 65 eingeschaltet wird.
  • Die Ausgangskennlinie der Reihen-Puffereinheit 50a kann im Wesentlichen einheitlich gemacht werden in Bezug auf die jeweiligen Reihen der Speichereinheit 60, indem jeder der jeweiligen D-Flip-Flops 52 mit der gleichen Auslegung versehen wird. Des Weiteren kann die Ausgangskennlinie der Spalten-Puffereinheit 50b im Wesentlichen einheitlich gemacht werden in Bezug auf die jeweiligen Spalten der Speichereinheit 60, indem jeder der jeweiligen D-Flip-Flops 53 mit der gleichen Auslegung versehen wird Des Weiteren sind die Signalleitungen 54 zum Übertragen des Reihen-Adressauswählsignals SLA so aufgebaut, dass sie eine elektrische Kennlinie aufweisen, die im Wesentlichen einheitlich in Bezug auf die jeweiligen Speicherelemente 61 ist, und die Signalleitungen 55 zum Übertragen des Spalten-Adressauswählsignals SLB sind so aufgebaut, dass sie eine elektrische Kennlinie aufweisen, die im Wesentlichen einheitlich in Bezug auf die jeweiligen Speicherelemente 61 ist.
  • Des Weiteren ist in jedem der Speicherelemente 61 die Signalleitung SS von der Logikschaltung 64 zu dem analogen Schaltglied 65 so aufgebaut, dass sie eine elektrische Kennlinie aufweist, die zwischen den Speicherelementen 61 einheitlich ist.
  • Die Schaltungsauslegung des analogen Speichers dieser Ausführungsform ist insbesondere effektiv, wenn die Anzahl der Speicherelemente 61 groß ist. Wie oben beschrieben, sind in dieser Ausführungsform die D-Flip-Flops an jeder der Reihen und der Spalten der Speichereinheit 60 angeordnet, um die temporäre Speichereinrichtung auszubilden. Daher ist die Anzahl der D-Flip-Flops viel kleiner als diejenige in Ausführungsform 1, in der die D-Flip-Flops in der gleichen Anzahl wie derjenigen der Speicherelemente angeordnet sind. Dementsprechend ist diese Ausführungsform bemerkenswert vorteilhaft hinsichtlich des Schaltungsumfangs und der Leistungsaufnahme. Wenn des Weiteren die Anzahl der Speicherelemente groß ist, kann die Schaltungsform ohne Unregelmäßigkeiten an ein Quadrat angenähert werden, indem die Speicherelemente in einem zweidimensionalen Feld angeordnet werden. Daher erreicht die Schaltungsauslegung dieser Ausführungsform einen weiteren Vorteil durch die Verwendung des analogen Speichers zusammen mit einer anderen Schaltung in LSI-Ausführung, wobei die Länge einer Leitung zwischen Schaltungen verkürzt werden kann.
  • Auf diese Weise kann in Ausführungsform 1 der Erfindung die elektrische Kennlinie beim Ansteuern der jeweiligen Speicherelemente durch das Adressauswählsignal im Wesentlichen einheitlich gemacht werden, wodurch die Ladungseinspeisung durch Rauschen, das in den jeweiligen Speicherelementen auftritt, im Wesentlichen einheitlich gemacht werden kann. Demzufolge kann das Auftreten des Festmusterrauschens in dem Ausgangssignal des analogen Speichers unterdrückt werden.
  • In Ausführungsform 2 der Erfindung kann die elektrische Kennlinie beim Ansteuern der jeweiligen Speicherelemente durch das Adressauswählsignal im Wesentlichen einheitlich gemacht werden, selbst wenn die Speicherelemente in einem zweidimensionalen Feld angeordnet sind, und daher kann das Auftreten des Festmusterrauschens ähnlich wie bei Ausführungsform 1 unterdrückt werden. Des Weiteren kann die Anzahl der D-Flip-Flops zum Ausbilden der temporären Speichereinrichtung reduziert werden, was zu einer Reduzierung des Schaltungsumfangs und der Leistungsaufnahme führt.
  • Industrielle Anwendbarkeit
  • Der analoge Speicher dieser Erfindung ist beispielsweise auf ein Bildverarbeitungssystem zum Verarbeiten eines TV-Signals und eines Videosignals anwendbar.
  • Beispielsweise ist in einem japanischen TV-System eine Speichereinrichtung für ein analoges Signal erforderlich als eine Komponente eines Kammfilters zum Trennen eines Eingangs-NTSC-Farbbildsignals in ein Helligkeitssignal (Monochromsignal) und ein Farbdifferenzsignal (Farbsignal). In einem derzeit verwendeten TV-System wird eine extern für eine TV-System-LSI bereitgestellte CCD-Verzögerungsleitung als die Speichereinrichtung für ein analoges Signal verwendet, wie in 5(a) gezeigt. Die CCD Verzögerungsleitung wird deshalb extern bereitgestellt, weil es herkömmlicherweise keine als die Speichereinrichtung für ein analoges Signal verwendbare Vorrichtung gibt, die durch den CMOS-Prozess oder BiCMOS-Prozess, das heißt, durch die allgemeinen Herstellungsprozeduren für eine LSI hergestellt werden kann, und die für die Verarbeitung eines Bildsignals erforderliche Spezifikation erfüllen kann.
  • Der analoge Speicher dieser Erfindung kann statt der CCD-Verzögerungsleitung als die Speichereinrichtung für ein analoges Signal verwendet werden, wie in 5(b) gezeigt. In diesem Fall kann die TV-System-LSI als ein Ganzes durch den allgemeinen CMOS-Prozess oder BiCMOS-Prozess hergestellt werden, einschließlich des analogen Speichers dieser Erfindung. Dementsprechend kann die TV-System-LSI vollständig als eine Ein-Chip-LSI ausgeführt werden, was in hohem Maße zu einer Reduzierung der Herstellungskosten führt. Es ist unnötig, auszuführen, dass der analoge Speicher auch auf ein anderes als das NTSC-System anwendbar ist, beispielsweise das PAL-System.
  • Außerdem lässt sich ein weiterer Effekt erzielen, wenn der analoge Speicher dieser Erfindung statt der CCD-Verzögerungsleitung verwendet wird. Die CCD-Verzögerungsleitung neigt dazu, strukturell digitales ausgestrahltes Rauschen auszusenden (EMI-Rauschen). Daher ist es in dem herkömmlichen TV-System erforderlich, zusätzlich eine Einrichtung bereitzustellen, um den Einfluss des Emissionsrauschens zu verhindern, wie beispielsweise ein Rauschfilter. Wenn die TV-System-LSI im Gegensatz dazu vollständig als eine Ein-Chip-LSI hergestellt wird, wobei der analoge Speicher dieser Erfindung verwendet wird, besteht kein Bedarf, die Einrichtung zum Verhindern des Rauschens bereitzustellen.

Claims (8)

  1. Analoger Speicher, der mehrere Speicherelemente (21, 61) enthält, die jeweils ein analoges Signal speichern, und der umfasst: eine Adresserzeugungseinheit (10, 10A), die ein Adressauswählsignal ausgibt, das ein beliebiges der mehreren Speicherelemente (21) anweist, einen Schreib- oder Lesevorgang durchzuführen; gekennzeichnet durch: eine temporäre Speichereinrichtung (50), die zwischen der Adresserzeugungseinheit (10) und den Speicherelementen (21) angeordnet ist und temporär das Adressauswählsignal speichert und ausgibt, wobei die temporäre Speichereinrichtung (50) so aufgebaut ist, dass sie eine Ausgangskennlinie hat, das in Bezug auf die mehreren Speicherelemente (21) im Wesentlichen einheitlich ist.
  2. Analoger Speicher nach Anspruch 1, wobei die temporäre Speichereinrichtung (50) mehrere Flip-Flops (51a bis 51h) enthält, die in Bezug auf jedes der Speicherelemente (21) vorhanden sind und im Wesentlichen die gleiche Kennlinie haben.
  3. Analoger Speicher nach Anspruch 1 oder 2, wobei Leitungen zwischen der temporären Speichereinrichtung (50) und den Speicherelementen (21) so aufgebaut sind, dass sie im Wesentlichen die gleiche elektrische Kennlinie haben.
  4. Analoger Speicher nach einem der Ansprüche 1–3, wobei die mehreren Speicherelemente (61) in einem zweidimensionalen Feld angeordnet sind, das eine Speichereinheit (60) bildet, die Adresserzeugungseinheit als Adressauswählsignal ein Reihen-Adressauswählsignal (SLA), das eine Reihe der Speicherelemente (61) in dem Feld angibt, und ein Spalten-Adressauswählsignal (SLB) ausgibt, das eine Spalte der Speicherelemente (61) in dem Feld angibt, wobei eine erste temporäre Speichereinrichtung (50a), die das Reihen-Adressauswählsignal (SLA) temporär speichert und ausgibt, zwischen der Adresserzeugungseinheit (10A) und jeder Reihe der Speichereinheit (60) angeordnet ist, eine zweite temporäre Speichereinrichtung (50b), die das Spalten-Adressauswählsignal (SLB) temporär speichert und ausgibt, zwischen der Adresserzeugungseinheit (10A) und jeder Spalte der Speichereinheit (60) angeordnet ist, und die erste temporäre Speichereinrichtung (50a) so aufgebaut ist, dass sie eine Ausgangskennlinie hat, die in Bezug auf die Reihen der Speichereinheit (60) im Wesentlichen einheitlich ist, und die zweite temporäre Speichereinrichtung (50b) so aufgebaut ist, dass sie eine Ausgangskennlinie hat, die in Bezug auf die Spalten der Speichereinheit (60) im Wesentlichen einheitlich ist.
  5. Analoger Speicher nach Anspruch 4, wobei Leitungen zwischen der ersten temporären Speichereinrichtung (50a) und den Speicherelementen (61) so aufgebaut sind, dass sie im Wesentlichen die gleiche elektrische Kennlinie haben, und Leitungen zwischen der zweiten temporären Speichereinrichtung (50b) und den Speicherelementen (61) so aufgebaut sind, dass sie im Wesentlichen die gleiche elektrische Kennlinie haben.
  6. Analoger Speicher nach einem der Ansprüche 1–5, wobei jedes der Speicherelemente (61) enthält: ein Kapazitätselement (66); eine Logikschaltung (64), die das Reihen-Adressauswählsignal und das Spalten-Adressauswählsignal empfängt; und ein analoges Schaltglied (65), das zwischen dem Kapazitätselement (66) und einer Signalleitung (DL) zum Übertragen eines Eingangs-/Ausgangssignals angeordnet ist und entsprechend einem Ausgangssignal der Logikschaltung zwischen einem leitenden Zustand und einem nichtleitenden Zustand umzuschalten ist, und eine Leitung (SS) zwischen der Logikschaltung (64) und dem analogen Schaltglied (65) so aufgebaut ist, dass sie eine elektrische Kennlinie hat, die zwischen den Speicherelementen im Wesentlichen einheitlich ist.
  7. Bildverarbeitungssystem, das ein Kammfilter zur Y/C-Trennung eines Farbbildsignals umfasst, wobei das Kammfilter den analogen Speicher nach einem der Ansprüche 1–6 enthält.
  8. Bildverarbeitungssystem nach Anspruch 7, wobei das Bildverarbeitungssystem bei einem NTSC- oder PAL-System eingesetzt werden kann.
DE69830914T 1997-09-29 1998-09-25 Analoger speicher und bildverarbeitungssystem Expired - Lifetime DE69830914T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26319197 1997-09-29
JP26319197 1997-09-29
PCT/JP1998/004309 WO1999017296A1 (en) 1997-09-29 1998-09-25 Analog memory and image processing system

Publications (2)

Publication Number Publication Date
DE69830914D1 DE69830914D1 (de) 2005-08-25
DE69830914T2 true DE69830914T2 (de) 2006-03-30

Family

ID=17386045

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69830914T Expired - Lifetime DE69830914T2 (de) 1997-09-29 1998-09-25 Analoger speicher und bildverarbeitungssystem

Country Status (8)

Country Link
US (1) US6559895B1 (de)
EP (1) EP1020871B1 (de)
JP (1) JP3439742B2 (de)
KR (1) KR100497638B1 (de)
CN (1) CN1168096C (de)
CA (1) CA2304788A1 (de)
DE (1) DE69830914T2 (de)
WO (1) WO1999017296A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000115804A (ja) * 1998-09-22 2000-04-21 Neucore Technol Inc カード式半導体メモリ装置
EP1186165B1 (de) * 1999-06-21 2003-01-22 Infineon Technologies AG Bilddaten-speichervorrichtung
US6813178B2 (en) * 2003-03-12 2004-11-02 Micron Technology, Inc. Chalcogenide glass constant current device, and its method of fabrication and operation
JP2007036769A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 信号選択回路及びビデオ信号処理装置
JP2007036872A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd アナログメモリ回路及びビデオ信号処理装置
US8385498B2 (en) 2006-05-31 2013-02-26 Kenet, Inc. Boosted charge transfer circuit
JP2022076720A (ja) * 2020-11-10 2022-05-20 ソニーグループ株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4532541A (en) * 1982-09-20 1985-07-30 Cooper J Carl Apparatus and method for correcting timebase errors
US4542304A (en) * 1982-12-20 1985-09-17 At&T Bell Laboratories Switched capacitor feedback sample-and-hold circuit
JPS59154694A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd アナログメモリ
US4597007A (en) * 1984-02-06 1986-06-24 Rca Corporation Circuitry for correcting frame combed luminance signal for motion induced distortion
JP2678062B2 (ja) * 1989-06-14 1997-11-17 キヤノン株式会社 光電変換装置
US5126967A (en) * 1990-09-26 1992-06-30 Information Storage Devices, Inc. Writable distributed non-volatile analog reference system and method for analog signal recording and playback
US5144525A (en) * 1990-09-27 1992-09-01 Tektronix, Inc. Analog acquisition system including a high speed timing generator
US5317407A (en) * 1991-03-11 1994-05-31 General Electric Company Fixed-pattern noise correction circuitry for solid-state imager
JP2777302B2 (ja) * 1992-01-16 1998-07-16 株式会社東芝 オフセット検出回路、出力回路および半導体集積回路
JPH05260501A (ja) * 1992-03-13 1993-10-08 Sony Corp カラー映像信号出力回路
JPH06189343A (ja) * 1992-12-22 1994-07-08 Sanyo Electric Co Ltd ドライバー出力回路
US5406507A (en) * 1993-05-24 1995-04-11 Tektronix, Inc. Reduced input capacitance analog storage array
JPH07122095A (ja) * 1993-10-20 1995-05-12 Fujitsu Ltd 半導体集積回路
US6104626A (en) * 1996-03-14 2000-08-15 Sony Corporation Analog value memory circuit
EP1139563B1 (de) * 1996-05-28 2004-11-03 Matsushita Electric Industrial Co., Ltd. Analoger FIFO-Speicher

Also Published As

Publication number Publication date
EP1020871B1 (de) 2005-07-20
US6559895B1 (en) 2003-05-06
KR20010015651A (ko) 2001-02-26
WO1999017296A1 (en) 1999-04-08
CN1269907A (zh) 2000-10-11
DE69830914D1 (de) 2005-08-25
EP1020871A4 (de) 2000-12-20
KR100497638B1 (ko) 2005-07-01
CN1168096C (zh) 2004-09-22
EP1020871A1 (de) 2000-07-19
CA2304788A1 (en) 1999-04-08
JP3439742B2 (ja) 2003-08-25

Similar Documents

Publication Publication Date Title
DE2703578C2 (de) Videodatenspeicher
DE19738569B4 (de) Testschaltkreis für integrierte Schaltkreise und Verfahren zum Testen
DE2936703C2 (de)
DE3220958A1 (de) Fluessigkeitskristall-matrixanzeigeanordnung
EP0517303B1 (de) Anordnung mit einer Sensormatrix und einer Rücksetzanordnung
DE2828726C2 (de) Monolithische integrierte Schaltungsstruktur mit einer Speichervorrichtung
DE2857564C2 (de) Steuerschaltung für eine Bildaufnahmeeinrichtung
DE3345215C2 (de) Festkörper-Bildaufnahmewandler
DE2816609C2 (de) Anordnung zur Bildverarbeitung
DE3039264C2 (de) Verfahren und Vorrichtung zur Ladungsübertragung bei einer Festkörper-Bildabtastvorrichtung
DE3526321A1 (de) Fluessigkristall-anzeigevorrichtung
DE102006014632B4 (de) Bildabtastvorrichtung
DE2310267C2 (de) Digital/Analog-Umsetzer
DE19959539A1 (de) Bildaufnehmer
DE3332446C2 (de) Festkörper-Bildsensor
DE2706807C2 (de) Einrichtung und Verfahren zum Verarbeiten von Information in Form digitaler Signale
DE2952453C2 (de)
DE69830914T2 (de) Analoger speicher und bildverarbeitungssystem
EP1262060B1 (de) Verfahren und Vorrichtung zum teilweisen Auslesen der Bilddaten eines Bildsensors
DE3743586C2 (de)
DE112018007240T5 (de) Lichterfassungsvorrichtung und verfahren zur lichterfassung
DE3644266C2 (de)
DE3814471A1 (de) Adaptive m-til-signalwert-erzeugungseinrichtung
EP0213584B1 (de) Schaltungsanordnung mit einer matrixförmigen Speicheranordnung zur variabel einstellbaren Verzögerung digitaler Signale
DE102004023855B4 (de) Schaltkreis-Anordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PANASONIC CORP., KADOMA, OSAKA, JP