DE69823302T2

DE69823302T2 - Verfahren und Vorrichtung zum Verschieben von Daten

Info

Publication number: DE69823302T2
Application number: DE69823302T
Authority: DE
Inventors: Venkat Mattela; Danielle Lemay
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1997-10-30
Filing date: 1998-10-20
Publication date: 2005-06-09
Anticipated expiration: 2018-10-21
Also published as: JPH11203131A; KR19990044925A; US6052522A; EP0913764A1; DE69823302D1; EP0913764B1

Description

ALLGEMEINER STAND DER TECHNIK
Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zum Extrahieren von Daten.
Ein solches Verfahren bzw. eine solche Vorrichtung wird gewöhnlich in beliebigen Arten von Mikroprozessoren oder Mikrosteuerungen verwendet. Intern werden Daten in verschiedenen Registern des Registerfile eines Mikroprozessors oder einer Mikrosteuerung repräsentiert.
Ein Beispiel für ein solches Verfahren und eine solche Vorrichtung ist aus D1 bekannt:
„MULTIPRECISION BARREL SHIFTER", IBM Technical Disclosure Bulletin, Band 32, Nr. 9A, 1.2.1990, Seiten 334–337, XP000083097.
Ein 32-Bit-Mikroprozessor kann ein Registerfile aufweisen, das zum Beispiel zweiunddreißig 32 Bit breite Register enthält. Für viele Zwecke sind 32 Bit nicht genug, um spezifische Daten zu repräsentieren. Deshalb werden zum Beispiel zwei Register verkettet, um ein 64-Bit-Register zu bilden. Um Daten mit dieser spezifischen Datengröße von 64 Bit zu verarbeiten, werden spezielle Anweisungen vorgesehen. Eine dieser Anweisungen ist die sogenannte Extrahieranweisung, die die Möglichkeit liefert, eine bestimmte Anzahl von Bit aus einem durch zwei oder mehr Register repräsentierten Datenwort zu extrahieren. Eine solche Anweisung dient insbesondere zum Normieren von Daten wie zum Beispiel des Ergebnisses einer DSP-Filterakkumulation.
1 zeigt ein Diagramm des Effekts einer Extrahieranweisung. Die Bezugszahlen 1 und 2 geben Register an, die verkettet werden, um ein einziges 64-Bit-Datenregister zu bilden. Deshalb weist jedes Register 1 und 2 eine Breite von 32 Bit auf. Die Extrahieranweisung kann 32 Bit des 64-Bit-Worts extrahieren und es in einem Register 3 speichern, das das Ergebnis der Operation repräsentiert. Wie bereits erwähnt, verkettet die Extrahieranweisung zwei Datenregisterquellen, um einen 64-Bit-Wert zu bilden, aus dem 32 aufeinanderfolgende Bit extrahiert werden. Eine solche Operation kann als ein Linksschieben um die Anzahl von Bit, gefolgt durch das Abschneiden der niedrigstwertigen 32 Bit des Ergebnisses, betrachtet werden. Der Wert der Anzahl von Bit kommt entweder aus einem Datenregister oder aus unmittelbaren Daten. Deshalb weist eine solche Anweisung gewöhnlich bis zu vier Parameter auf, die die Register, die den 64-Bit-Wert enthalten, einen Parameter, der den Wert der Position des Extrahierungsworts in dem 64-Bit-Register angibt, und ein Register, in das das Ergebnis geschrieben werden soll, angeben.
Wie bereits erwähnt, kann man mit einer solchen Extrahieranweisung das Ergebnis einer Filterakkumulation eines digitalen Signalprozessors, bei der ein 64-Bit-Akkumulator für mehrere Schutzbit verwendet wird, normieren. Der Wert der Position in dem 64-Bit-Akkumulator kann durch Verwenden der Anweisung count leading signs bestimmt werden. Mit der Extrahieranweisung kann man außerdem durch Verwenden desselben Quellenregisters für beide Quellen, die verkettet werden, eine Multibitrotation durchführen.
Aus dem US-Patent 4,495,598 ist eine Computerrotationsfunktion bekannt und aus dem US-Patent 4,467,444 eine Prozessoreinheit für Mikrocomputersysteme, die drei Operandenanweisungen in einem einzigen Taktzyklus komplexieren.
Das US-Patent 5,295,250 zeigt einen Mikroprozessor mit einem Barrel-Schieber. Der Barrel-Schieber dient als eine Schiebeeinheit, die durch ein Mikroprogramm gesteuert und durch Mikroanweisungen betrieben wird, um eine Extraktion, Einfügung und einen Vergleich aufeinanderfolgender Bitketten in Wortdaten durchzuführen.
Um eine solche Anweisung durchzuführen, ist gewöhnlich ein Schieber mit der Größe des jeweiligen Registers notwendig. In 1 wird angenommen, daß das zu extrahierende Wort an der Bitposition 21 beginnt und an der Bitposition 53 endet. Um den Inhalt des 64-Bit-Registers 1, 2 um 10 Bit nach links zu schieben und das Ergebnis in den Register 3 zu speichern, wäre deshalb ein 64-Bit-Schieber notwendig. 1 von US-5,295,250 zeigt eine solche Anordnung, wodurch die Bezugszahl 104 den Barrel-Schieber anzeigt.
Ein 64-Bit-Schieber erfordert viel Siliziumfläche. Die Aufgabe der vorliegenden Erfindung ist deshalb die Bereitstellung eines Verfahrens und einer Vorrichtung zum Extrahieren von Daten gemäß den unabhängigen Ansprüchen 1 bzw. 2, wodurch die zur Durchführung einer solchen Anweisung erforderliche Hardware vereinfacht wird. Diese Aufgabe wird für das Verfahren durch folgendes gelöst:
Speichern einer Startspeicherstelle für die extrahierten n Bit in einem dritten Register mit einer Bitgröße von n Bit,
Ersetzen der m signifikanten Bit des ersten Registers mit den m signifikanten Bit des zweiten Registers, wobei die zu ersetzenden m signifikanten Bit durch das dritte Register gesteuert werden,
Speichern des Ergebnisses in einem vierten Register (3) und
Rotieren des Inhalts des vierten Registers um m Bit, um ein viertes Ergebnis (10) zu erzeugen, wobei die m Bit Rotation durch das dritte Register gesteuert werden.
Gemäß einer weiteren Aufgabe der Erfindung umfaßt eine Vorrichtung zum Extrahieren von n Bit aus einem Datenwort, das in zwei verketteten Registern gespeichert ist, die jeweils eine Bitgröße von n Bit aufweisen, beginnend mit dem m-ten Bit des Datenregisters, wobei m kleiner als n ist:
ein erstes und zweites Register, die das Datenwort enthalten,
ein drittes Register, das die Startspeicherstelle der extrahierten Daten angibt,
eine logische Verknüpfungsschaltung zum Ersetzen der m signifikanten Bit des ersten Registers mit den m signifikanten Bit des zweiten Registers mit Eingängen, einem Steuereingang und einem Ausgang, wobei die Eingänge der logischen Verknüpfungsschaltung mit den Registern und der Steuereingang mit dem dritten Register verbunden sind, und
ein n-Bit-Schiebe- bzw. -Rotationsmittel mit einem Eingang und einem Ausgang und einem Steuereingang, wobei der Eingang mit dem Ausgang des logischen Verknüpfungsregisters und der Steuereingang mit dem dritten Register verbunden ist.
Die vorliegende Erfindung verwendet die existierenden Ressourcen der Arithmetik-Logik-Einheit eines Mikroprozessors zum Durchführen der obenerwähnten Extrahieranweisung ohne irgendwelche zusätzliche Hardware, insbesondere einen 64-Bit-Schieber, zu erfordern.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 zeigt ein Diagramm, das eine Extrahieranweisung repräsentiert, und
2 zeigt ein Blockschaltbild der Hardware, die erforderlich ist, um eine Extrahieranweisung gemäß der vorliegenden Erfindung durchzuführen.
BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
2 zeigt ein Blockschaltbild derjenigen Elemente, die notwendig sind, um eine Extrahieranweisung durchzuführen. Zwei 32-Bit-Register 1 und 2 werden verkettet und bilden ein 64-Bit-Register. Ein weiteres Register 4 ist vorgesehen, das eine Konstante enthält, die die Position zwischen dem 64-Bit-Register des zu extrahierenden 32-Bit-Datenworts angibt. Alle drei Register 1, 2 und 4 sind mit einer logischen Verknüpfungsschaltung 11 verbunden. Die logische Verknüpfungsschaltung 11 enthält einen Maskengenerator 6, dessen Eingang mit dem Register 4 verbunden ist. Weiterhin sind zwei AND-Operatoren 5 und 7 vorgesehen. Der AND-Operator 5 besitzt zwei Eingänge, der erste Eingang ist mit dem Register 1 und der zweite Eingang mit dem Ausgang des Maskengenerators 6 verbunden. Der zweite AND-Operator besitzt ebenfalls zwei Eingänge. Der erste Eingang des AND-Operators 7 ist mit dem Register 2 verbunden und der zweite Eingang mit dem Ausgang eines Inverters 8, dessen Eingang mit dem Ausgang des Maskengenerators 6 verbunden ist. Schließlich ist ein OR-Operator 9 vorgesehen, der zwei Eingänge und einen Ausgang umfaßt. Der erste Eingang des OR-Operators 9 ist mit dem Ausgang des AND-Operators 5 verbunden und der zweite Eingang des OR-Operators 9 mit dem Ausgang des AND-Operators 7. Die Ausgabe des OR-Operators 9 bildet die Ausgabe der logischen Verknüpfungsschaltung 11. Ein Schiebe/Rotationsregister 10 mit einem Eingang, einem Ausgang und einem Steuereingang ist vorgesehen. Dieses Schiebe/Rotationsregister kann zum Beispiel ein Barrel-Schieber sein. Der Eingang des Schiebe/Rotationsregisters 10 ist mit dem Ausgang des OR- Operators 9 verbunden. Der Steuereingang des Schiebe/Rotationsregisters 10 ist mit dem Ausgang des Registers 4 verbunden. Schließlich ist ein Register 3 vorgesehen, das mit dem Ausgang des Schiebe/Rotationsregisters 10 verbunden ist und das Ergebnis der Extrahieroperation enthält.
Bei dieser bevorzugten Ausführungsform kann die Extrahieranweisung durch eine Mnemonik DEXTR, gefolgt durch vier Parameter, repräsentiert werden. Der erste Parameter gibt das Zielregister an, in das das Ergebnis geschrieben wird. Der zweite und der dritte Parameter geben die zwei Register an, die das 64-Bit-Register bilden. Der vierte Parameter kann ein Register oder eine Konstante sein, das bzw. die die Position des 32-Bit-Wortes in dem 64-Bit-Register angibt.
Um die Funktionsweise der Extrahieranweisung gemäß der vorliegenden Erfindung zu zeigen, wird angenommen, daß die Register den folgenden Inhalt aufweisen: Register 1 = „A537A549"; Register 2 = „B0B0B0B0"; Register 4 = „0000000A". Alle Inhalte der Register sind hexadezimal. Da jedes Register 32 Bit breit ist, werden bei dieser Ausführungsform nur die unteren 5 Bit des Registers 4 benutzt. Da der Schiebewert in dem Register 4 10 ist, ist das Ergebnis, das in das Register 3 geschrieben wird, gleich 32 Bit des 64-Bit-Registers 1 und 2, beginnend mit Bit 53 als dem höchstwertigen Bit und endend mit Bit 21 als dem niedrigstwertigen Bit.
Im folgenden wird die Funktionsweise der Hardware gemäß 2 schrittweise erläutert. Register 4 wird dem Maskengenerator 6 zugeführt, der eine Maske erzeugt, die „003FFFFF" enthält. Anders ausgedrückt, werden die ersten 10 höchstwertigen Bit auf Null gesetzt und die restlichen Bit auf Eins. Die Maske wird mit dem Inhalt vom Register 1 AND-verknüpft, um „0037A549" zu erzeugen, während die Invertierung der Maske, also „FFC00000", mit dem Inhalt von Register 2 AND-verküpft wird, um „B0800000" zu erzeugen. Diese beiden Zwischenergebnisse, die an den Ausgängen der beiden AND-Operatoren 5 und 7 zugänglich sind, werden dann durch den OR-Operator 9 OR-verknüpft, um „BOB7A549" zu erzeugen. Dieses am Ausgang des OR-Operators 9 zugängliche Zwischenergebnis wird dann dem Eingang des Schiebe-/Rotationsregisters 10 zugeführt. Dieses Schiebe-/Rotationsregister 10 wird durch den Inhalt von Register 4 gesteuert, der bei diesem Beispiel angibt, daß der Inhalt des Schiebe-/Rotationsregisters 10 10mal nach links geschoben werden soll. Um die richtige Operation durchzuführen, operiert das Schiebe/Rotationsregister als ein Rotationsregister, das den Inhalt wie durch die Steuereingabe angegeben eine Anzahl von Malen nach links rotiert. Anders ausgedrückt, produziert das 32-Bit-Rotationsregister 10 das Ergebnis „DE9526C2", das in dem Register 3 gespeichert wird.
Da diese Lösung gemäß der bevorzugten Ausführungsform nur einen 32-Schritt-Schieber und einen Maskengenerator verwendet, wird die Flächenauswirkung des Implementierens und der Extrahieranweisung verringert. Verglichen mit einer Lösung, die einen 64-Bit-Schieber verwendet, verbraucht diese Lösung gemäß der vorliegenden Erfindung mindestens nur die Hälfte der Siliziumfläche. Da weniger Logik verwendet wird, wird der transiente Stromverbrauch reduziert. Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, daß ein kleiner Schieber zu einer schnelleren Ausführung führt, weil weniger Ebenen von Multiplexerstufen verwendet werden, um den Barrel-Schieber aufzubauen.

Claims

Verfahren. zum Extrahieren von n Bit aus einem Datenwort, das in zwei verketteten Registern gespeichert ist, die jeweils eine Bitgröße von n Bit aufweisen, beginnend mit dem m-ten Bit des Datenregisters, wobei m kleiner als n ist, mit den folgenden Schritten: Speichern einer Startspeicherstelle für die extrahierten n Bit in einem dritten Register (4) mit einer Bitgröße von n Bit, Ersetzen der m signifikanten Bit des ersten Registers (1) mit den m signifikanten Bit des zweiten Registers (2), wobei die zu ersetzenden m signifikanten Bit durch das dritte Register gesteuert werden und wobei das Ersetzen der m signifikanten Bit folgendes umfaßt: Erzeugen einer Maske (6), die m Bit einer ersten Art und m minus n Bit einer zweiten Art umfaßt, Verknüpfen der Maske mit dem ersten Register mit einer AND-Operation, um ein erstes Ergebnis (5) zu erzeugen, Verknüpfen der invertierten Maske mit dem zweiten Register mit einer zweiten AND-Operation, um ein zweites Ergebnis (7) zu erzeugen, und Verknüpfen des ersten Ergebnisses und des zweiten Ergebnisses durch eine OR-Operation, um ein drittes Ergebnis (9) zu erzeugen, Rotieren des dritten Ergebnisses um m Bit, um ein viertes Ergebnis (10) zu erzeugen, wobei die m Bit Rotation durch das dritte Register gesteuert werden, und Speichern des vierten Ergebnisses in einem vierten Register (3).
Vorrichtung zum Extrahieren von n Bit aus einem Datenwort, das in zwei verketteten Registern gespeichert ist, die jeweils eine Bitgröße von n Bit aufweisen, beginnend mit dem m-ten Bit des Datenregisters, wobei m kleiner als n ist, umfassend: ein erstes und zweites Register, die das Datenwort enthalten, ein drittes Register, das die Startspeicherstelle der extrahierten Daten angibt, eine logische Verknüpfungsschaltung zum Ersetzen der m signifikanten Bit des ersten Registers mit den m signifikanten Bit des zweiten Registers, wobei die logische Verknüpfungsschaltung folgendes enthält: einen Maskengenerator (6) mit einem Eingang und einem Ausgang, wobei der Eingang mit dem dritten Register verbunden ist, einen ersten AND-Operator (5) mit Eingängen und einem Ausgang, wobei die Eingänge mit dem ersten Register und dem Ausgang des Maskengenerators verbunden sind, einen zweiten AND-Operator (7) mit Eingängen und einem Ausgang, wobei ein Eingang mit dem zweiten Register verbunden ist und dem anderen Eingang das invertierte Ausgangssignal des Maskengenerators zugeführt wird, und einen OR-Operator (9) mit Eingängen und einem Ausgang, wobei die Eingänge mit Ausgängen des ersten und des zweiten AND-Operators verbunden sind, und ein n-Bit-Schiebe- bzw. -Rotationsmittel (10) zum Schieben der Ausgabe des OR-Operators um m Bit, wobei das n-Bit-Schiebe- bzw. -Rotationsmittel einen Eingang und einen Ausgang und einen Steuereingang aufweist, wobei der Eingang mit dem Ausgang des OR-Operators und der Steuereingang mit dem dritten Register verbunden ist, und ein viertes Register (3) zum Speichern der Ausgabe des n-Bit-Schiebe- bzw. -Rotationsmittels, wobei das vierte Register einen Eingang und einen Ausgang aufweist, wobei der Eingang mit dem Ausgang des n-Bit-Schiebe- bzw. -Rotationsmittels verbunden ist.
Vorrichtung nach Anspruch 2, wobei die booleschen Operatoren und das Schiebe- bzw. Rotationsmittel Teil einer Arithmetik-Logik-Einheit eines Mikroprozessors sind.