DE69808688T2

DE69808688T2 - Aufzeichnung und Wiedergabe eines digitalen Videosignals

Info

Publication number: DE69808688T2
Application number: DE69808688T
Authority: DE
Inventors: Fumiaki Henmi; Takao Inoue; Tetsuo Kani; Yoshihiro Murakami; Makoto Toyoshima
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-03-28
Filing date: 1998-03-26
Publication date: 2003-06-12
Anticipated expiration: 2018-03-27
Also published as: EP0868080A2; US6393197B2; EP0868080B1; KR100578258B1; DE69808688D1; JPH10276396A; KR19980080749A; US20010007610A1; EP0868080A3

Description

Die vorliegende Erfindung betrifft ein Verfahren und ein Gerät zur digitalen Videosignal-Aufzeichnung/Wiedergabe.
Eine Ausführungsform der Erfindung betrifft ein Gerät zur Aufzeichnung eines digitalen Videosignals auf einem Aufzeichnungsmedium und Wiedergabe eines digitalen Videosignals von einem Aufzeichnungsmedium sowie ein Verfahren dafür.
Ein Signalverarbeitungsgerät, das ein Videosignal digital verarbeitet (beispielsweise ein Signalverarbeitungsgerät zur Verwendung bei einem digitalen VTR (Videobandrekorder), der ein Hochauflösungs-Videosignal aufzeichnet/wiedergibt) führt einen Bild-Kompressions- und -Codierungsprozess für ein Eingangsbildsignal aus. Das komprimierte und codierte Videosignal wird auf beispielsweise einem Videoband aufgezeichnet.
Ein aus dem Dokument US-A5267094 vorbekanntes Kopiersystem ermöglicht einem Benutzer das Aufzeichnen eines digitalen Videosignals auf einem Aufzeichnungsmedium und die Wiedergabe eines digitalen Videosignals von einem Aufzeichnungsmedium und ermöglicht dem Benutzer das Schalten zwischen dem wiedergegebenen Videosignal und dem Eingangsvideosignal zur Erzeugung eines auf einem Aufzeichnungsmedium aufzuzeichnenden editierten Ausgangssignals. Dieses vorbekannte Kopiersystem ermöglicht auch die Kompression und Dekompression von Daten und die Verwendung einer Fehlercodierung und -decodierung.
Als Kompressions- und Decodierungsverfahren für Zeilensprung-Videosignale sind ein Intravollbild- bzw. Intrarahmen- Codierungsprozess und ein Intrahalbbild- bzw. Intrafeld- Codierungsprozess bekannt. Die Kompressionseffizienz des Intrafeld-Codierungsprozesses ist der Kompressionseffizienz des Intrarahmen-Codierungsprozesses generell untergeordnet. Da die Informationsmenge eines Hochauflösungs-Videosignals ungefähr 5 mal größer als die Informationsmenge eines Standardauflösungs-Videosignals ist, sollte der Intrarahmen- Kompressionsprozess verwendet werden.
Bei einem digitalen VTR können Bilder in einzelnen Vollbildern bzw. Rahmen editiert werden. Jedoch können möglicherweise auf einem Kinofilm basierende Bilder editiert werden. Infolgedessen ist die Notwendigkeit zum Editieren von Bildern in einzelnen Halbbildern bzw. Feldern hoch. Wird zum Beispiel ein Filmmaterial mit einem Format von 25 Rahmens in ein Videosignal mit einem Format von 30 Rahmens umgewandelt, kann in zwei Feldern des gleichen Rahmens eine Szenenänderung stattfinden. In diesem Fall sollte in jedem Feld ein Bild editiert werden.
Außerdem wird zusätzlich zu einem zwei VTRs (ein Aufzeichnungs-VTR und ein Wiedergabe-VTR) verwendenden Editierverfahren oft ein nur einen VTR verwendendes Editierverfahren benutzt. Bei letzterem Verfahren werden ein von einem Band wiedergegebenes Bild und ein in den VTR einzugebendes Bild editiert. Das editierte Bild wird aufgezeichnet. Das Editierverfahren zum Editieren von Bildern in einzelnen Feldern mit nur einem VTR wird als Feld-Editierverfahren bezeichnet.
Beim Ausführen des Feld-Editierverfahrens beim Intrarahmen-Kompressions- und -Codierungsprozess (das heißt ein Bild soll am Ende eines Feldes editiert werden), kann möglicherweise ein Rahmen beispielsweise Bilder enthalten, die in den Feldern kaum miteinander korrelieren. Das heißt, es kann bei Ausführung des Intrarahmen-Kompressions- und - Codierungsprozesses die Kompressionseffizienz nicht verbessert werden. Da außerdem in jedem Rahmen ein Bild komprimiert wird, kann nicht in jedem Feld ein Ausgangssignal des Feld- Moduss editiert werden.
Eine Ausführungsform der vorliegenden Erfindung zielt ab auf die Bereitstellung eines digitalen Videosignal- Aufzeichnungs/Wiedergabe-Geräts, mit dem Bilder in einzelnen Feldern editiert werden können, und das verhindert, dass die Kompressionseffizienz verschlechtert wird.
Ein Aspekt der vorliegenden Erfindung ist ein digitales Videosignal-Aufzeichnungs/Wiedergabe-Gerät zur Aufzeichnung eines digitalen Videosignals auf einem Aufzeichnungsmedium und Wiedergabe eines digitalen Videosignals vom Aufzeichnungsmedium, mit:
einem ersten Codierer zur Ausführung eines Kompressionsprozesses für ein digitales Videosignal,
einem zweiten Codierer zur Ausführung eines Fehlerkorrekturcode-Codierungsprozesses für ein vom ersten Codierer empfangenes komprimiertes Signal,
einer Aufzeichnungseinrichtung zur Aufzeichnung eines Ausgangssignals des zweiten Codierers auf einem Aufzeichnungsmedium,
einer Wiedergabeeinrichtung zur Wiedergabe eines Signals vom Aufzeichnungsmedium,
einem zweiten Decodierer zur Ausführung eines Fehlerkorrekturcode-Decodierungsprozesses für ein von der Wiedergabeeinrichtung empfangenes Signal,
einem ersten Decodierer zur Ausführung eines Dekompressionsprozesses für ein Ausgangssignal des zweiten Decodierers, und
einer an den Eingang des ersten Codierers gekoppelten Schalteinrichtung zum Schalten des Eingangssignals des ersten Codierers zwischen einem vom ersten Decodierer dekomprimierten wiedergegebenen digitalen Videosignal und einem digitalen Eingangsvideosignal am Ende jedes Feldes,
wobei die Wiedergabeeinrichtung vom Aufzeichnungsmedium ein Signal wiedergibt, bevor das Aufzeichnungsmedium ein Signal aufzeichnet, und
wobei das Gerät so konfiguriert ist, dass das durch die Wiedergabeeinrichtung vom Aufzeichnungsmedium wiedergegebene Signal vor einem Signal platziert ist, das von der Aufzeichnungseinrichtung in einer Zeitperiode aufgezeichnet wird, in der das wiedergegebene Signal vom ersten Decodierer dekomprimiert, vom zweiten Decodierer decodiert, mit einer Feldänderung des der Schalteinrichtung zugeführten, vom ersten Codierer komprimierten, vom zweiten Codierer codierten und vom Aufzeichnungsmedium aufgezeichneten digitalen Eingangssignals synchronisiert wird.
Ein anderer Aspekt der vorliegenden Erfindung ist ein digitales Videosignal-Aufzeichnungs/Wiedergabe-Verfahren zum Aufzeichnen eines digitalen Videosignals auf einem Aufzeichnungsmedium und Wiedergeben eines digitalen Videosignals vom Aufzeichnungsmedium, mit den Schritten:
Komprimieren eines digitalen Videosignals, Codieren des komprimierten Signals mit einem Fehlerkorrekturcode,
Aufzeichnen des mit dem Fehlerkorrekturcode codierten Signals auf einem Aufzeichnungsmedium,
Wiedergeben des Signals vom Aufzeichnungsmedium, Decodieren des mit dem Fehlerkorrekturcode codierten wiedergegebenen Signals,
Dekomprimieren des decodierten Signals, und
Schalten des Eingabe des Kompressionsschritts zwischen einem dekomprimierten wiedergegebenen digitalen Videosignal und einem digitalen Eingangsvideosignal am Ende jedes Feldes,
wobei der Wiedergabeschritt das Signal vom Aufzeichnungsmedium wiedergibt bevor der Aufzeichnungsschritt ein Signal aufzeichnet, und
wobei das Gerät so konfiguriert ist, dass das durch den Wiedergabeschritt vom Aufzeichnungsmedium wiedergegebene Signal vor einem Signal platziert wird, das durch den Aufzeichnungsschritt in einer Zeitperiode aufgezeichnet wird, in der das wiedergegebene Signal den Schritten des Decodierens, Dekomprimierens, Synchronisierens mit dem zum Schalten, Komprimieren, Codieren und Aufzeichnen auf dem Aufzeichnungsmedium zugeführten digitalen Eingangssignal unterworfen wird.
Im digitalen VTR werden dekomprimierte Videodaten zu einer Schalteinrichtung des Aufzeichnungssystems zurückgesendet. Die Schalteinrichtung schaltet zwischen wiedergegebenen Daten und Eingangsdaten am Ende jedes Feldes. Infolgedessen kann ein Feld-Editierprozess für einen digitalen VTR ausgeführt werden. Beim Kompressions- und Codierungsprozess kann der Intrafeld-Codierungsprozess oder der Intrarahmen- Codierungsprozess gewählt werden. Wird den gewählten Codierungsprozess darstellende Information aufgezeichnet, kann, selbst wenn ein Bild am Ende eines Feldes stark variiert, verhindert werden, dass die Kompressionseffizienz verschlechtert wird.
Ein besseres Verständnis der vorliegenden Erfindung ergibt sich deutlicher aus ihrer folgenden illustrativen Beschreibung, die an Hand der beigefügten Zeichnungen zu lesen ist, in denen:
Fig. 1 ein Blockschaltbild ist, das ein Beispiel der Struktur eines Aufzeichnungs/Wiedergabe-System gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 2 eine schematische Darstellung ist, die eine Anordnung von Köpfen zeigt;
Fig. 3 eine schematische Darstellung ist, die ein Spurformat eines Magnetbandes zeigt;
Fig. 4 ein Blockschaltbild ist, das ein Beispiel eines BBR-Codierers zeigt;
Fig. 5 ein Blockschaltbild ist, das ein Beispiel einer Modus-Bestimmungsschaltung des BBR-Codierers zeigt;
Fig. 6 eine schematische Darstellung ist, die einen Datenkompressionsprozess gemäß einer Ausführungsform der vorliegenden Erfindung zeigt;
Fig. 7 eine schematische Darstellung ist, die ein Übertragungsformat eines seriellen digitalen A/V-Signals zeigt;
Fig. 8 eine schematische Darstellung ist, die einen Blocksegmentierungsprozess des BBR-Codierers zeigt;
Fig. 9A bis 9D schematische Darstellungen sind, die einen Kompressionsprozess mit einem Datenformat gemäß einer Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 10A und 10B schematische Darstellungen sind, die ein zwischen jeder Schaltung (IC) gesendetes Signalformat zeigen;
Fig. 11 eine schematische Darstellung ist, die ein Beispiel eines Datenformats einer einzelnen Spur zeigt;
Fig. 12 eine schematische Darstellung zur Erläuterung eines Fehlerkorrekturcodes ist;
Fig. 13 eine schematische Darstellung ist, die ein Datenformat eines einzelnen Synchron- bzw. Syncblocks zeigt; und
Fig. 14 ein Zeitsteuerungsdiagramm zur Erläuterung eines Aufzeichnungs/Wiedergabe-Prozesses und eines Feld- Editierprozesses gemäß einer Ausführungsform der vorliegenden Erfindung ist.
Als nächstes wird unter Bezugnahme auf die beigefügten Zeichnungen ein digitaler VTR gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben. Der digitale VTR gemäß der Ausführungsform der vorliegenden Erfindung zeichnet ein Hochauflösungs-Videosignal auf und gibt ein Hochauflösungs- Videosignal von einem Magnetband wieder. Fig. 1 zeigt ein Beispiel der Struktur eines Aufzeichnungssystems und eines Wiedergabesystems gemäß der Ausführungsform der vorliegenden Erfindung.
Bezugnehmend auf die Fig. 1 wird einem Eingangsanschluss 10 ein mit dem BTAS 004-Standard korrespondierendes serielles digitales A/V-Signal mit einer Datenrate von 1,485 Gbps (bps bedeutet Bit pro Sekunde) zugeführt. Das serielle digitale A/V-Signal wird zu einem S/P-Wandler (Seriell/Parallel-Wandler) 11 gesendet. Das zum S/P-Wandler 11 gesendete serielle Signal wird in parallele Daten umgewandelt, die aus einem Helligkeitssignal Y und Farbdifferenzsignalen Pr und Pb bestehen. Das Helligkeitssignal Y und die Farbdifferenzsignale Pr und Pb bestehen jeweils aus beispielsweise 8 Bit. Die Datentaktfrequenz des parallelen digitalen Videosignals beträgt 74,25 MHz.
Die parallelen Daten werden vom S/P-Wandler 11 zu einem Coprozessor 12 gesendet. Der Coprozessor 12 besteht aus beispielsweise einer ASIC (Application Specific Integrated Circuit = anwendungsspezifische integrierte Schaltung). Der Coprozessor 12 führt einen Prozess für Hilfsdaten aus und trennt dadurch ein digitales Audiosignal, EAV und eine Zeilennummer LN von den seriellen Daten. Das digitale Audiosignal wird zu einem Audioprozessor 16 gesendet. Der Coprozessor 12 führt eine CRC-Prüfoperation (zyklische Blockprüfoperation) mit einem redundanten CRC-Code aus, um zu festzustellen, ob auf der Übertragungsleitung ein Fehler (das heißt ein Übertragungsfehler) auftritt oder nicht. Alternativ dazu kann die CRC-Prüfoperation in einem in der nächsten Stufe des Coprozessors 12 angeordneten Formatwandler 13 ausgeführt werden.
Ein Ausgangssignal des Coprozessors 12 wird zum Formatwandler 13 gesendet. Der Formatwandler 13 führt einen Filterungsprozess zum Komprimieren eines (4 : 2 : 2)-Signals in ein (3 : 1 : 1)-Signal aus. Detektiert der Coprozessor 12 einen Fehler, stellt der Formatwandler 13 fest, ob ein Verbindungspunkt eines Signals mit der Kontinuität sukzessiver Zeilennummern auftritt. Der Formatwandler 13 komprimiert die Bandbreite eines Signals. Der Formatwandler 13 besteht aus beispielsweise einer einzelnen ASCI. Mit dem Formatwandler 13 ist ein Speicher 14 verbunden. Ein Zeitsteuerungs- bzw. Timinggenerator 30 führt dem Formatwandler 13 Taktsignale mit Frequenzen von 74,25 MHz und 46,40625 MHz zu.
Der Formatwandler 13 wandelt das (3 : 1 : 1)-Signal in Zweikanaldaten um. In der Fig. 1 ist der Einfachheit halber nur ein Signalpfad gezeigt. In den dem Formatwandler 13 nachgeordneten Schaltungen werden für jeden Kanal Daten verarbeitet. Daten auf jedem Kanal weisen eine Datenrate von 46,40625 MHz auf. In jeder Leitung bzw. Zeile sind in Kanaldaten Ch0 und Kanaldaten Ch1 jeweils Zeilennummern LN0 bzw. LN1 platziert.
Das parallele (4 : 2 : 2)-Signal wird in die Signale Ch0 und Ch1 umgewandelt, in denen jeweils das Helligkeitssignal Y und die Farbdifferenzsignale Pr und Pb seriell angeordnet sind. Infolgedessen kann die Taktfrequenz von 74,25 MHz um 5/8 (das heißt auf 46,40625 MHz) erniedrigt werden. Außerdem können das Helligkeitssignal Y und die Farbdifferenzsignale Pr und Pb mit der gleichen Taktfrequenz verarbeitet werden.
Ein Ausgangssignal (von zwei Kanälen) des Formatwandlers 13 wird zu einem Selektor 15 gesendet. Bei Ausführung des Feld-Editierprozesses wählt der Selektor 15 ein selbstwiedergegebenes Signal anstelle des Ausgangssignals (Eingangsvideosignal) des Formatwandlers 13. Zum Selektor 15 wird ein Steuersignal gesendet. Das Steuersignal veranlasst den Selektor 15 dazu, synchron mit dem Ende jedes Feldes zu arbeiten. Bezeichnet in der Realität der Benutzer einen Editierpunkt in einem speziellen Feld, veranlasst das Steuersignal den Selektor 15 dazu, das Eingangsvideosignal auf ein mit dem Editierpunkt korrespondierendes wiedergegebenes Videosignal zu schalten. Der Einfachheit halber zeigt Fig. 1 den Selektor 15 als einen unabhängigen Schaltungsblock. Jedoch ist der Selektor 15 tatsächlich in einem IC-Chip des Formatwandlers 13 strukturiert.
Das vom Selektor 15 gewählte Videosignal wird zu einem BRR-Codierer (BRR = Bit Rate Reduction = Bitratenreduktion) 18 gesendet. Mit dem BRR-Codierer 18 ist ein Speicher 20 verbunden. Der BRR-Codierer 18 führt einen Kompressions- und Codierungsprozess, der beispielsweise einen DCT-Prozess (DCT = diskrete Cosinus-Tansformation) aufweist, einen Quantisierungsprozess und einen Variabellängencode-Codierungsprozess aus. Bei diesem Beispiel beträgt die Bildkompressionsrate 1/4,4. Außerdem schaltet der BRR-Codierer 18 adaptiv zwischen dem Intrafeld-Kompressionsprozess und dem Intrarahmen- Kompressionsprozess. Außerdem bringt der BRR-Codierer 18 DCT- Blöcke durcheinander.
Die vom BRR-Codierer 18 komprimierten und codierten Zweikanaldaten werden zu einem ECC-Codierer (ECC = Error Correction Code = Fehlerkorrekturcode) 22 gesendet. Außerdem wird auch das digitale Audiosignal, an dem der Audioprozessor 16 einen speziellen Prozess ausgeführt hat, zum ECC-Codierer 22 gesendet. Mit dem ECC-Codierer 22 ist ein Speicher 23 verbunden.
Der ECC-Codierer 22 codiert das digitale Audiosignal mit einem Produktcode. Das heißt, der ECC-Codierer 22 codiert das digitale Audiosignal mit einem äußeren Code, addiert einen Kennungs- bzw. ID-Abschnitt, der eine Syncblocknummer und verschiedene Kennzeichen zu jedem auf einem Band aufgezeichneten Syncblock enthält, und codiert dann das resultierende Signal mit einem inneren Code. Der Bereich des Codierungsprozesses mit dem inneren Code enthält den ID-Abschnitt. Ein einzelner Syncblock enthält die Parität des inneren Codes und ein Syncsignal, das seinen oberen Abschnitt darstellt. Ein einzelner Synblock ist das minimale Datenelement, das aufgezeichnet und wiedergegeben wird.
Ein Ausgangssignal des ECC-Codierers wird zu einem Aufzeichnungstreiber 24 gesendet. Aufzeichnungsdaten eines einzelnen Kanals werden vom Aufzeichnungstreiber 24 durch einen Drehwandler zu Magnetköpfen A/C gesendet. Aufzeichnungsdaten des anderen Kanals werden vom Aufzeichnungstreiber 24 durch einen Drehwandler zu Magnetköpfen B/D gesendet. Die Aufzeichnungsdaten werden auf einem Magnetband 25 aufgezeichnet.
Das Aufzeichnungssystem weist einen Zeitsteuerungs- bzw. Timinggenerator 30 auf, der ein mit einem angewendeten Format, beispielsweise einem 1125 Zeilen/60 Hz-Format, einem 1125 Zeilen/59,94 Hz-Format oder einem 525 Zeilen/59,94 Hz- Format korrespondierendes Systemtaktsignal zuführt. Entsprechend dem Systemtaktsignal wird ein für das Aufzeichnungssystem notwendiges Taktsignal erzeugt.
Als nächstes wird die Struktur des Aufzeichnungssystems beschrieben. Auf dem Magnetband 25 aufgezeichnete Signale werden von den Wiedergabemagnetköpfen A/C und B/D wiedergegeben. Infolgedessen werden Zweikanal-Wiedergabesignale erhalten. Ein Wiedergabesignal A/C eines einzelnen Kanals wird zu einem Entzerrer bzw. einer Ausgleichsschaltung 40 gesendet. Ein Wiedergabesignal B/D des anderen Kanals wird zur Ausgleichsschaltung 40 gesendet. Die Ausgleichsschaltung 40 ist für jeden Kanal angeordnet. Außerdem werden einzelne Prozesse in den nachgeordneten Stufen des Formatwandlers 47 für jeden Kanal ausgeführt.
Ausgangssignale der Ausgleichsschaltung 40 werden zu einem ECC-Decodierer 41 gesendet. Mit dem ECC-Decodierer 41 ist ein Speicher 42 verbunden. Der ECC-Decodierer 41 korrigiert einen Fehler eines von der Ausgleichsschaltung 40 empfangenen Signals mit einem inneren Code und einem Fehlerkorrekturcode. Der innere Code wird in einem einzelnen Syncblock vollendet. Kann ein Fehler mit dem inneren Code korrigiert werden, korrigiert der ECC-Decodierer 41 den Fehler. Kann ein Fehler nicht mit dem inneren Code nicht korrigiert werden, setzt der ECC-Decodierer 41 ein Fehlerkennzeichen bei der Position des Fehlers. Deshalb korrigiert der ECC-Decodierer einen Fehler des Signals mit einem äußeren Code. Bezüglich des Fehlerkennzeichens führt der ECC-Decodierer 41 einen Lösch- Korrekturprozess für den Fehler aus. So können die meisten Fehler korrigiert werden. Tritt jedoch ein großer Fehler wie beispielsweise ein Fehler in Längsrichtung des Bandes auf, kann der ECC-Decodierer 41 den Fehler nicht korrigieren. In diesem Fall detektiert der ECC-Decodierer 41 einen Fehler im Fehlerdetektionsbereich des äußeren Codes und setzt bei der Position eines Fehlerwortes ein Wortfehlerkennzeichen.
Der Fehlerkorrektur-Decodierer 41 gibt Daten und Wortfehlerkennzeichen als mit dem Taktsignal von 46,40625 MHz korrespondierende Syncblöcke aus. Ein Ausgangssignal des Fehlerkorrektur-Decodierers 41 wird zu einem BRR-Decodierer 43 gesendet. Das Taktsignal von 46,40625 MHz wird vom Timinggenerator 30 dem BRR-Decodierer 43 zugeführt. Der BRR- Decodierer 43 führt einen inversen DCT-Wandlerprozess und mit einem Speicher 44 einen Durcheinanderbringungs- Beseitigungsprozess aus und decodiert das komprimierte Signal. Der BRR-Decodierer 43 führt einen Intrafeld- Decodierungsprozess/Intrarahmen-Decodierungsprozess entsprechend dem vom BRR-Codierer 18 ausgeführten Intrafeld- Codierungsprozess/Intrarahmen-Codierungsprozess aus. Den Typ des Codierungsprozesses darstellende Information wird im ID- Abschnitt jedes Syncblocks platziert.
Ein Ausgangssignal des BRR-Decodierers 43 wird zusammen mit dem Fehlerkennzeichen zu einer Verdeckungsschaltung 45 gesendet. Die Verdeckungsschaltung 45 besteht beispielsweise aus einer einzelnen ASIC. Mit der Verdeckungsschaltung 45 ist ein Speicher 46 verbunden. Die Verdeckungsschaltung 45 verdeckt einen Fehler, den der ECC-Decodierer im wiedergegebenen Signal nicht korrigieren kann (beispielsweise einen großen Fehler aufgrund eines Kratzers auf dem Magnetband 4). Beispielsweise interpoliert die Verdeckungsschaltung 45 einen nicht korrigierten Fehlerabschnitt auf vorbestimmte Weise. Z. B. bestimmt der BRR-Decodierer 43 einen Fehler eines mit dem Wortfehlerkennzeichen korrespondierenden DCT- Koeffizienten. Hat ein Gleichsignalkoeffizient oder ein Wechselsignalkoeffizient niedriger Ordnung, der ein relativ wichtiger Koeffizient ist, einen Fehler, decodiert der BRR- Decodierer 43 einen solchen DCT-Block nicht. In diesem Fall sendet der BRR-Decodierer 43 das Verdeckenkennzeichen zur Verdeckungsschaltung 45. Die Verdeckungsschaltung 45 interpoliert einen relevanten DCT-Block.
Ein Ausgangssignal der Verdeckungsschaltung 45 wird zum Formatwandler 47 und zum Selektor 15 des Aufzeichnungssystems gesendet. Der Selektor 15 wählt ein Ausgangssignal der Verdeckungsschaltung 45 (das heißt ein wiedergegebenes Videosignal). Auf diese Weise wird der Feld-Editierprozess ausgeführt.
Der Formatwandler 47 unterdrückt irreguläres Rauschen, das beim Dekompressionsprozess/Kompressionsprozess des BRR- Decodierers oder des BRR-Codierers 18 des Aufzeichnungssystems auftritt. Der Formatwandler 47 führt mit einem Speicher 48 einen mit dem Taktsignal von 46,40625 MHz korrespondierenden Rauschunterdrückungsprozess aus.
Der Formatwandler 47 empfängt vom Timinggenerator 30 die Taktsignale von 46,40625 MHz und 64,25 MHz. Der Formatwandler 47 wandelt mit dem Speicher 48 die mit den Taktsignalen korrespondierenden Zweikanalsignale in ein (4 : 2 : 2)-Signal um. Der Formatwandler 47 addiert zum umgewandelten Signal eine Zeilennummer. Der Formatwandler 47 sendet das resultierende Signal mit einer Datenrate mit 74,25 MHz zu einem Videoprozessor 49.
Mit dem Videoprozessor 49 ist ein Speicher 50 verbunden. Der Videoprozessor 49 stellt eine Verstärkung, eine Verschiebung usw. des empfangenen Videosignals ein. Ein Ausgangssignal des Videoprozessors 49 wird zu einem Coprozessor 51 gesendet. Außerdem werden vom Audioprozessor 16 wiedergegebene Audiodaten zum Coprozessor 51 gesendet. Die Audiodaten werden vom ECC-Decodierer 41 mit einem Fehlerkorrekturcode decodiert und dann zum Audioprozessor 16 gesendet. Der Audioprozessor 16 führt für das Audiosignal einen speziellen Prozess aus und sendet das resultierende Signal zum Coprozessor 51.
Der Coprozessor 51 platziert das digitale Audiosignal in dem mit dem Taktsignal von 47,25 MHz korrespondierenden (4 : 2 : 2)-Signal und addiert mit dem relevanten Format korrespondierende vorbestimmte Hilfsdaten zum resultierenden Signal. Beispielsweise führt der Coprozessor 51 eine CRC- Berechnung für jede Zeile des resultierenden Signals aus und erzeugt einen CRC-Code. Mit dem CRC-Code kann ein Übertragungsfehler detektiert werden. Ein Ausgangssignal des Coprozessors 51 wird zu einem P/S-Wandler (Parallel/Serien- Wandler) 53 gesendet. Der P/S-Wandler 53 wandelt das parallele Signal in ein serielles digitales A/V-Signal mit einer Datenrate von 1,485 Gbps um. Ein Ausgangssignal des P/S- Wandlers 53 wird als wiedergegebene Signaldaten zu einem Ausgangsanschluss 54 gesendet.
In der Struktur des Wiedergabesystems wird ein vom BRR- Decodierer 43 zum Formatwandler 47 (aus relevanten ASICs bestehend) gesendetes Schnittstellensignal im gleichen Format und mit dem gleichen Taktsignal (46,40625 MHz) korrespondierend verarbeitet. Zu dem Zweikanal-Ausgangssignal des BRR- Decodierers 43 werden Zeilennummern LN0 und LN1 addiert. Das Signal mit den Zeilennummern LN0 und LN1 wird zu den nachgeordneten Schaltungen gesendet. Selbst wenn infolgedessen die Kontinuität der Zeilennummern verloren geht, kann ein relevanter Fehler leicht detektiert werden.
Bei der in Fig. 1 gezeigten Struktur wird ein Ausgangssignal der Verdeckungsschaltung 45 zum Selektor 15 des Aufzeichnungssystems zurückgesendet. Alternativ dazu kann ein anderer Signalpfad für den Feld-Editierprozess verwendet werden. In anderen Worten kann das Ausgangssignal des BRR- Decodierers 43 zum Selektor 15 gesendet werden. In diesem Fall wird ein nicht interpoliertes Bildsignal aufgezeichnet. Infolgedessen sollte ein spezielles Kennzeichen verwendet werden, so dass bei Ausgabe des Bildsignals dieses interpoliert wird. Als anderes alternatives Verfahren kann der Videoprozessor 49 ein verarbeitetes Videosignal zum Aufzeichnungssystem (die vorhergehende Stufe des Formatwandlers 13) gesendet werden.
Fig. 2 zeigt eine Anordnung von Drehköpfen. Fig. 3 zeigt ein Spurmuster auf einem Magnetband. Wie in Fig. 2 gezeigt sind auf einer mit beispielsweise 90 Hz rotierenden Drehtrommel 1 vier Aufzeichnungsmagnetköpfe 2A, 2B, 2C und 2D angeordnet. Doppelazimutköpfe sind so verwendet, dass die Magnetköpfe 2A und 2B benachbart angeordnet sind. Die Magnetköpfe 2A und 2B bestehen aus einem Doppelazimutkopf, so dass sie benachbart angeordnet sind. Ähnlich sind die Magnetköpfe benachbart angeordnet. Die Azimutwinkel der Magnetköpfe sind voneinander verschieden. Ähnlich sind die Azimutwinkel der Magnetköpfe 2C und 2D voneinander verschieden. Der Magnetkopf 2A ist gegenüber dem Magnetkopf 2C angeordnet (das heißt mit einem Winkel von 180 Grad). Der Magnetkopf 2C ist gegenüber dem Magnetkopf 2D angeordnet (das heißt mit einem Winkel von 180 Grad).
Um die Drehtrommel 1 ist ein Magnetband mit einem Windungswinkel von 180 Grad gewunden. Die Magnetköpfe und die Signalsysteme werden so geschaltet, dass ein Aufzeichnungssignal gesendet und ein Wiedergabesignal erhalten wird, während die Magnetköpfe das Magnetband verfolgen. Ein Punkt, bei dem die Magnetköpfe und die Signalsysteme geschaltet werden, ist als Schaltpunkt bezeichnet. Es sei nun angenommen, dass mit den Köpfen korrespondierende Spuren wie in Fig. 3 gezeigt mit A, B, C und D bezeichnet sind, und dass die Magnetköpfe 2A und 2B die Spuren A und B gleichzeitig bilden. Außerdem bilden die Magnetköpfe 2C und 2D die Spuren C und D gleichzeitig.
Ein Segment besteht aus einem Paar benachbarter Spuren (ein Paar Kanäle A und B und ein Paar Kanäle C und D), die verschiedene Azimutwinkel aufweisen. Ein einzelner Rahmen (1/30 Sekunde) eines Videosignals besteht aus 12 Spuren. Infolgedessen besteht ein einzelner Rahmen eines Videosignals aus 6 Segmenten. 6 Segmente sind mit den Segmentnummern 0 bis 5 bezeichnet. Audiodaten von 4 Kanälen werden auf einem Mittelabschnitt jeder Spur aufgezeichnet, so dass die Audiodaten zwischen Videodaten angeordnet sind.
Auf der Magnettrommel 1 sind auch Aufzeichnungsmagnetköpfe 3A, 3B, 3C und 3D angeordnet. Die Relation der Anordnung und Azimutwinkel der Wiedergabemagnetköpfe 3A, 3B, 3C und 3D ist gleich der Relation der Anordnung der Aufzeichnungsmagnetköpfe 2A, 2B, 2C und 2D. Gemäß einer Ausführungsform der vorliegenden Erfindung tritt beim Zurücksenden eines Wiedergabesignals zum Selektor 15 eine Systemverzögerung vom Beginn des Wiedergabesignals des Bandes zum Beginn eines Aufzeichnungssignals auf dem Band auf. Beispielsweise gibt es eine Systemverzögerung von 6 Feldern.
In der Fig. 2 sind der Einfachheit halber die Wiedergabemagnetköpfe 3A bis 3D jeweils um 90 Grad vor den Aufzeichnungsmagnetköpfen 2A bis 2D angeordnet. Tatsächlich sind die Wiedergabemagnetköpfe 3A bis 3D jeweils um einen mit der Systemverzögerung äquivalenten Winkel vor den Aufzeichnungsmagnetköpfen 2A bis 2D angeordnet. Infolgedessen werden ein vom Magnetband 25 wiedergegebenes Signal und ein feldeditiertes Signal (das Ausgangssignal des Selektors 15) synchron mit einem auf dem Magnetband 25 aufgezeichneten Signal neu aufgezeichnet.
Fig. 4 zeigt ein Beispiel des BRR-Codierers 18. Ein Ausgangssignal des Selektors 15 wird zu einer Durcheinanderbringungsschaltung 61 und einer Modusbestimmungsschaltung 62 gesendet. Die Modusbestimmungsschaltung 62 bestimmt eine Kompression und einen Codierungsmodus (Feld-Modus/Rahmen-Modus) und erzeugt eine Modus-ID. Die Modus ID wird zur Durcheinanderbringungsschaltung 61 gesendet. Die Durcheinanderbringungsschaltung 61 führt einen Blocksegmentierungsprozess für DCT-Blöcke in einem Feld oder DCT-Blöcke in einem Rahmen entsprechend der Modus-ID aus und bringt DCT-Blöcke mit dem externen Speicher 20 durcheinander.
Ein Ausgangssignal der Durcheinanderbringungsschaltung 61 wird zu einer DCT-Schaltung 63 gesendet. Die DCT-Schaltung 63 führt einen diskreten Cosinus-Transformationsprozess für das von der Durcheinanderbringungsschaltung 61 empfangene Signal aus und erzeugt Koefffizientendaten. Die Koeffizientendaten werden zu einer Quantisierungsschaltung 64 gesendet. Die Quantisierungsschaltung 64 quantisiert die Koeffizientendaten. Die Quantisierungsschaltung 64 steuert einen Quantisierungsschritt, um eine vorbestimmte Datenmenge zu erzeugen (das heißt die Quantisierungsschaltung 64 bezeichnet eine in mehrere Syncblöcke gepackte Datenmenge oder eine auf einer einzelnen Spur aufgezeichnete Datenmenge).
Ein Ausgangssignal der Quantisierungsschaltung 64 wird zu einer Variabellängencode-Codierungsschaltung 65 gesendet. Ein Ausgangssignal der Variabellängencode-Codierungsschaltung 65 wird zu einer Packungsschaltung 66 gesendet. Die Packungsschaltung 66 packt das von der Variabellängencode- Codierungsschaltung 65 empfangene Signal in einen Syncblock. Ein Ausgangssignal der Packungsschaltung 66 wird zum ECC- Codierer 22 (in Fig. 1 gezeigt) gesendet.
Fig. 5 zeigt ein Beispiel der Struktur der Modusbestimmungsschaltung 62. In dieser Schaltung wird mit der Summe und Varianz von Pixelwerten in jedem Feld der Grad der Differenz zweier Felder oder eines einzelnen Rahmens bewertet. Ein Eingangssignal der Modusbestimmungsschaltung 62 wird zu einer Schalt-Schaltung 71 gesendet. Die Schalt-Schaltung 71 sendet Daten zweier Felder zu Kumulierungsschaltungen 72 und 73. Jede der Kumulierungsschaltungen 72 und 73 gewinnt die Summe der Pixelwerte jedes Feldes. Ein Subtraktionsschaltung 76 gewinnt die Differenz der Summen der Pixelwerte der einzelnen Felder.
Eine Vergleichsschaltung 77 vergleicht die Differenz mit einem von der Modusbestimmungsschaltung 62 von außen empfangenen Schwellenwert 78. Ist die Differenz kleiner als der Schwellenwert, erzeugt die Vergleichsschaltung 77 ein Signal, das "0" darstellt. Ist die Differenz größer als der Schwellenwert, erzeugt die Vergleichsschaltung 77 ein Signal, das "1" darstellt. Ein Ausgangssignal der Vergleichsschaltung 77 wird zu einem ODER-Tor 90 gesendet.
Außerdem wird ein Ausgangssignal der Modusbestimmungsschaltung 62 zu einer Quadratberechnungsschaltung 81 gesendet. Eine Schalt-Schaltung 82 sendet ein Ausgangssignal der Quadratberechnungsschaltung 81 zu den mit den einzelnen Feldern korrespondierenden Kumulierungsschaltungen 83 und 94. Ein Ausgangssignal der Kumulierungsschaltung 83 und ein Ausgangssignal der Quadratberechnungsschaltung 74 werden zu einer Subtraktionsschaltung 85 gesendet. Die Subtraktionsschaltung 85 gibt die Varianz des Pixelwertes eines einzelnen Feldes aus. Ähnlich wird mit der Kumulationsschaltung 84, einer Subtraktionsschaltung 86 und einer Quadratberechnungsschaltung 75 die Varianz der Pixelwerte des anderen Feldes erhalten.
Die Varianzen der einzelnen Felder werden zu einer Subtraktionsschaltung 87 gesendet. Die Subtraktionsschaltung 87 berechnet die Differenz dieser Varianzen. Die Differenz der Varianzen wird zu einer Vergleichsschaltung 88 gesendet. Die Vergleichsschaltung 88 vergleicht die Differenz mit einem von der Modusbestimmungsschaltung 62 von außen empfangenen Schwellenwert 89. Ist die Differenz der Varianz kleiner als der Schwellenwert, erzeugt die Vergleichsschaltung 88 ein Signal, das "0" darstellt. Ist die Differenz der Varianzen größer als der Schwellenwert, erzeugt die Vergleichsschaltung 88 ein Signal, das "1" darstellt. Ein Ausgangssignal der Vergleichsschaltung 88 wird zu einem ODER-Tor 90 gesendet.
Ist die Differenz der Summen der Pixelwerte der einzelnen Felder größer als der relevante Schwellenwert, oder ist die Differenz der Varianzen der Pixelwerte der einzelnen Felder größer als der relevante Schwellenwert, erzeugt das ODER- Tor 90 ein Signal, das "1" darstellt. Andernfalls erzeugt das ODER-Tor 90 ein Signal, das "0" darstellt. Erzeugt das ODER- Tor 90 das Signal, das "1" darstellt, stellt die Modusbestimmungsschaltung 62 fest, dass die Differenz von Bildern in den einzelnen Rahmen groß ist. In anderen Worten stellt die Modusbestimmungsschaltung 62 fest, dass die Bewegung eines Bildes groß ist, und wählt den Intrafeld-Codierungsprozess (Feld-Modus). Erzeugt das ODER-Tor 90 das Signal, das "0" darstellt, stellt die Modusbestimmungsschaltung 62 fest, dass die Differenz der Bilder in den Rahmen klein ist. In anderen Worten stellt die Modusbestimmungsschaltung 62 fest, dass die Bewegung eines Bildes klein ist, und wählt den Intrarahmen- Codierungsprozess (Rahmen-Modus). Außerdem wird ein Ausgangssignal der Modusbestimmungsschaltung 62 (ODER-Tor 90) in der ID jedes Syncblocks platziert. Das Verfahren zur Bestimmung bzw. Feststellung der Bewegung eines Bildes in den Feldern ist nicht auf das oben beschriebene Verfahren beschränkt. Anstelle dessen können verschiedene Verfahren wie beispielsweise ein einen Mittelwert verwendendes Verfahren und ein die Summe von Absolutwerten von Differenzen zwischen Rahmen verwendendes Verfahren benutzt werden.
Fig. 6 ist eine schematische Darstellung, die einen Kompressionsprozess zum Komprimieren der Datenmenge eines Hochauflösungs-Videosignals gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Beispielsweise ist das Hochauflösungs-Videosignal ein von einer hochauflösenden Videokamera unter Verwendung einer CCD fotografiertes Videosignal. Das Hochauflösungs-Videosignal besteht aus RGB-Komponenten von drei Primärfarben. Das Hochauflösungssignal ist ein (4 : 4 : 4)-Signal, bei dem das Verhältnis der Abtastfrequenzen dieser Komponenten gleich 4 : 4 : 4 ist. Das RGB-Signal wird in ein aus einem Helligkeitssignal Y, einem Rotfarbdifferenzsignal Pr und einem Blaufarbdifferenzsignal Pb bestehendes Komponentensignal ((4 : 2 : 2)-Signal) umgewandelt.
Ein einzelner Rahmen eines von einer hochauflösenden Videokamera fotografierten Signals besteht aus 2000 H · 1125 V- Pixeln (wobei H die Zahl Pixel in einer einzelnen Zeile und V die Zahl Zeilen in einem einzelnen Rahmen darstellt). Wie durch einen oberen Abschnitt der Fig. 6 dargestellt stellt das Signal Y (Helligkeitssignal) des (4 : 2 : 2)-Signals einen gültigen Bereich des Rahmens dar. Das Signal Y besteht aus 1290 H · 1080 V. Das (4 : 2 : 2)-Signal und ein digitales Audiosignal werden als serielle Daten mit einem vorbestimmten Format zum Eingangsanschluss 10 des Aufzeichnungssystems gesendet. In diesem Format werden die Audiodaten und zusätzlichen Daten (Fehlerdetektions-CRC, Zeilennummer usw.) unter Verwendung eines anderen als dem gültigen Bereich gesendet.
Fig. 7 zeigt ein serielles digitales A/V-Signal mit einer Datenrate von 1,485 Gbps, das dem BTA S-004-Standard entspricht, der ein Beispiel eines Übertragungsformats serieller Daten ist. In der Fig. 7 stellen die Zahlen in der vertikalen Richtung Zeilennummern dar. Zahlen in der horizontalen Richtung stellen Samplenummern dar. Daten werden in der aufsteigenden Reihenfolge der Zeilennummern und Bildsamplenummern seriell gesendet. Bilddaten und Audiodaten eines aus 2200 Abtastpunkten bzw. Samples in der horizontalen Richtung und 1125 Zeilen in der vertikalen Richtung bestehenden einzelnen Rahmens werden in der vertikalen Richtung gesendet.
In der horizontalen Richtung sind 1920 Samples vom 0-ten Sample bis zum 1919-ten Sample Samples in einem gültigen Bildbereich. In von einem Vertikalaustastintervall verschiedenen Zeilen wird ein Videosignal gesendet. Vom 2196-ten Sample bis zum 2199-ten Sample ist platziert SAV, das den Beginn eines gültigen Bildbereiches darstellt. Vom 1290-ten Sample bis zum 1923-ten Sample ist EAV platziert, welches das Ende eines gültigen Bildbereichs repräsentiert. Ein Audiosignal wird mit 268 Samples vom 1928-ten Sample bis zum 2195-ten Sample gesendet. Eine Zeilennummer LN ist im 1924-ten Sample und 1925-ten Sample platziert. Ein Prüfbit eines CRCC (Cyclc Redundancy Check Code = zyklisch redundanter Prüfcode) relevanter Zeilen ist im 1926-ten Sample und 1927-ten Sample platziert.
In der vertikalen Richtung sind die 1-te bis 40-te Zeile, die 558-te Zeile bis 602-te Zeile und die 1121-te bis 1125-te Zeile Vertikalaustastintervalle. Beispielsweise ist ein Schaltpunkt eines Videokopfes vom Schrägabtasttyp in einem Vertikalaustastintervall platziert. Ein Videosignal für ein einzelnes Feld wird mit dem 0-ten Sample bis 1919-ten Sample in der 41-ten Zeile bis 557-ten Zeile und der 603-ten Zeile bis 1120-ten Zeile gesendet.
Wie in der Fig. 7 gezeigt wird ein Audiosignal in einer von der nächsten Zeile eines Schaltpunktes verschiedenen Zeile gesendet. In diesem Format werden Daten und ein Signal außerhalb des gültigen Bildbereiches in der horizontalen Richtung als Hilfsdaten bezeichnet.
Die Formatumwandlungsschaltung 13 (siehe Fig. 13) wandelt ein (4 : 2 : 2)-Signal in ein (3: 1 : 1)-Signal um. Wie in der Fig. 6 gezeigt besteht das Signal Y des (3 : 1 : 1)- Signals aus 1440 H · 1080 V. Jedes der Signale Pr und Pb des (3 : 1 : 1)-Signals besteht aus 480 H · 1080 V. Außerdem führt die Formatumwandlungsschaltung 13 einen Demultiplexprozess (H-Demultiplexprozess) aus, der das (3 : 1 : 1)-Signal in der horizontalen Richtung in zwei Kanäle trennt. Infolgedessen besteht wie durch einen unteren Abschnitt der Fig. 6 dargestellt das Signal Y jedes Kanals aus 720 H · 1080 V. Jedes der Signale Pr und Pb jedes Kanals besteht aus 240 H · 1080 V.
In den der Formatumwandlungsschaltung 13 nachgeordneten Schaltungen werden einzelne Prozesse für zwei Kanäle ausgeführt. Die Datenrate der vom Eingangsanschluss 10 empfangenen Signaldaten beträgt 1,485 GHz. Der S/P-Wandler 11 wandelt die seriellen Daten mit einer Datenrate von 64,25 MHz in parallele Daten um. Die Formatumwandlungsschaltung 13 gibt für jeden Daten mit einer Datenrate von 44,4062 MHz (= 74,25 MHz · 5/8) Kanal aus.
Wie oben beschrieben weist der BRR-Codierer 18 den Feld- Modus und den Rahmen-Modus auf. Im Feld-Modus bildet der BRR- Codierer 18 DCT-Blöcke in einem Feld und führt den DCT- Codierungsprozess für die DCT-Blöcke aus. Im Rahmen-Modus bildet der BRR-Codierer 18 DCT-Blöcke in einem Rahmen und führt den DCT-Codierungsprozess für die DCT-Blöcke aus. Die Information, die den Feld-Modus oder Rahmen-Modus darstellt, wird in der ID jedes Syncblocks platziert. Ist die Differenz von Bildern der zwei Felder eines Einzelrahmens klein (das heißt die Bewegung eines Bildes ist klein), wird der Rahmen- Modus gewählt. Ist andererseits die Differenz von Bildern groß (das heißt die Bewegung eines Bildes ist groß), wird der Feld-Modus gewählt. Fig. 8 zeigt einen Blocksegmentierungsprozess für DCT-Blöcke im Rahmen-Modus und im Feld-Modus.
Im Rahmen-Modus wird ein Bild eines einzelnen Rahmens in DCT-Blöcke aus (8H · 8 V) (Y) und (4H · 8 V) (Pr/Pb) geteilt. Infolgedessen werden wie durch einen oberen Abschnitt der Fig. 8 dargestellt auf jedem Kanal und in jedem Rahmen ein (90 · 135)-Block (Y) und (60 · 135)-Blöcke (Pr/Pb) gebildet. Beim Durcheinanderbringen von DCT-Blöcken werden für die DCT- Blöcke (Pr/Pb) alle zwei Blöcke als Paar behandelt. Werden infolgedessen DCT-Blöcke durcheinandergebracht, wird ein 30 · 135)-Block (Pr/Pb) gebildet.
Andererseits wird dem Feld-Modus ein Bild eines einzelnen Rahmens in DCT-Blöcke aus (8H · 4 V) (Y, Pr/Pb) geteilt. Die Zahl Zeilen jedes DCT-Blocks ist gleich der Hälfte der im Rahmen-Modus. Dies deshalb, weil die Länge eines einzelnen DCT-Blocks im Feld-Modus gleich der des Rahmen-Modus gemacht ist. Infolgedessen werden wie durch einen unteren Abschnitt der Fig. 8 dargestellt auf jedem Kanal und in jedem Rahmen ein (90 · 270) Block (Y) und (30 · 270)-Blöcke (Pr/Pb) gebildet. In diesen Strukturen aus DCT-Blöcken sind DCT-Blöcke in von den ursprünglichen Positionen verschiedenen Positionen in den Rahmen platziert. In anderen Worten sind die DCT-Blöcke durcheinander gebracht. Infolgedessen wird die komprimierte und codierte Datenmenge in DCT-Blöcken gemittelt.
Als nächstes wird ein Datenkompressionsprozess gemäß einer Ausführungsform der vorliegenden Erfindung am Beispiel des Falles beschrieben, dass Daten einer einzelnen Zeile komprimiert werden. Beispielsweise ist wie in der Fig. 9A gezeigt ein von einer CCD ausgegebenes Videosignal ein (4 : 4 : 4)-Signal, von dem ein Rotsignal R, ein Grünsignal G und ein Blausignal B parallel gesendet werden. Jedes der parallelen Signale weist eine Datenbreite von beispielsweise acht Bit auf. Ein einzelnes Pixel besteht aus einem Satz Signale Rn, Gn und Bn. Danach wird das (4 : 4 : 4)-Signal in ein (4 : 2 : 2)-Signal umgewandelt (siehe Fig. 9B). Das (4 : 2 : 2)- Signal wird vom Eingangsanschluss 10 in dem in Fig. 7 gezeigten Format serieller Daten zugeführt. In Fig. 9B gezeigte Daten werden vom Coprozessor 12 ausgegeben, der das serielle Format zerlegt.
Die Formatumwandlungsschaltung 13 wandelt das (4 : 2 : 2) -Signal in ein (3 : 1 : 1)-Signal um (siehe Fig. 9C). Die Frequenz des Taktsignals des (3 : 1 : 1)-Signals beträgt 55,6875 MHz. Außerdem wandelt die Formatumwandlungsschaltung 13 das (3 : 1 : 1)-Signal in Zweikanalsignale Ch0 und Ch1 um, bei denen das Y-, Pr- und Pb-Signal seriell angeordnet sind. Die Frequenz des Taktsignals der Signale Ch0 und Ch1 beträgt 46,40625 MHz (= 74,25 MHz · 5/8).
In jedem der Signale Ch0 und Ch1 ist eine Zeilenzahl LN platziert. Die Zeilenzahl LN wird zusammen mit Daten zu jedem strukturellen Abschnitt gesendet. Beim Verarbeiten eines Signals wird zur Steuerung einer Speicheradresse und einer Datenordnung auf die Zeilenzahl LN Bezug genommen. Infolgedessen können selbst beim Verlorengehen der Kontinuität von Zeilen aufgrund einer besonderen Ursache Daten in der Reihenfolge von Zeilennummern kompensiert werden.
Der Einfachheit des Kompressionsprozesses wegen zeigen die Fig. 9A bis 9D nur Videodaten (V, Pr/Pb).
Fig. 101k zeigt ein Beispiel von (4 : 2 : 2)-Daten mit vom Coprozessor 12 hinzugefügten Hilfsdaten. Sukzessive wird ein mit dem Taktsignal von 74,25 MHz korrespondierendes Helligkeitssignal Y gesendet. Da andererseits die Bandbreiten der Farbdifferenzsignale Pr und Pb komprimiert worden sind, ist deren Datenmenge halbiert. Beispielsweise korrespondieren die Helligkeitssignale Y0 und Y1 mit den Farbdifferenzsignalen Pr0 bzw. Pb0. Die Helligkeitssignale Y2 und Y3 korrespondieren mit den Farbdifferenzsignalen Pr1 bzw. Pr2.
Entsprechend einem vom Timinggenerator 30 empfangenen Hsync-Signal sind SAV und EAV am Anfang und am Ende von 1920 Taktimpulsen platziert, die einen gültigen Bildbereich des (4 : 2 : 2)-Signals für jeweils vier Taktimpulse darstellen. Nach EAV sind entsprechend einer Zeilenzahl LN erzeugte Zeilennummern LN0 und LN1 platziert. Nach den Zeilennummern LN0 und LN1 sind die CRC-Prüfbits CR0 und CR1 platziert. Die CRC- Prüfbits sind zum Detektieren eines Fehlers von zwischen jeweiligen IC-Chips gesendeten Daten addiert. Da die Zahl gültiger Zeilen in der vertikalen Richtung gleich 1125 ist, kann eine Zeilenzahl LN durch 11 Bit dargestellt werden.
Fig. 10B zeigt Zweikanaldaten Ch0 und Ch1, die von der Formatumwandlungsschaltung 13 ausgegeben werden. Die Periode der gültigen Daten im Signal ist in der Periode von 1200 Taktimpulsen enthalten. Geht ein mit dem Signal Ch0 korrespondierendes Hsync0-Signal hoch, stellt das Hsync0-Signal den Start eines einzelnen horizontalen Intervalls dar. Die Zeilennummern LN0 und LN1 sind für zwei Taktimpulse platziert. Danach sind das Helligkeitssignal Y und die Farbdifferenzsignale Pr und Pb seriell platziert. Nach dem Helligkeitssignal Y und den Farbdifferenzsignalen Pr und Pb für eine einzelne Zeile ist ein CRC-Prüfbit für einen einzelnen Taktimpuls platziert. Beim 1375-ten Taktimpuls des Hsync-Signals am Anfang eines einzelnen Horizontalintervalls tritt das nächste Hsync-Signal auf.
Fig. 11 zeigt ein Format einer einzelnen Spur. Diese Spur stellt eine Datenanordnung in der Führungsrichtung eines Kopfes dar. Eine Spur ist grob in einen Videosektor V und einen Audiosektor A geteilt. Wie später beschrieben sind Videodaten und Audiodaten in jeder Spur mit einem Produktcode codiert. In der Fig. 11 stellt P eine Parität eines äußeren Codes dar, der auftritt, wenn Videodaten mit einem Produktcode codiert werden. Eine Parität eines äußeren Codes, der auftritt, wenn Audiodaten mit einem Produktcode codiert werden, ist in einem Audiosektor aufgezeichnet.
Fig. 11 zeigt ein Beispiel von Längen einzelner Typen von auf einer einzelnen Spur aufgezeichneten Daten. Bei diesem Beispiel sind auf einer Spur 275 Syncblöcke plus 124 Bytes aufgezeichnet. Ein Videosektor besteht aus 226 Syncblöcken. Die Zeitperiode einer einzelnen Spur beträgt etwa 5,6 ms.
Fig. 12 zeigt ein Beispiel der. Struktur eines Fehlerkorrekturcodes gegen Videodaten. In jeder Spur sind Videodaten mit einem Fehlerkorrekturcode codiert. In anderen Worten sind Videodaten für eine einzelne Spur als 217 · 226 Wörter angeordnet. Der Codierungsprozess wird für 226 Wörter (ein einzelnes Wort ist gleich einem einzelnen Byte) ausgeführt, die in der vertikalen Richtung mit einem (250, 226) Reed- Solomon-Code (das heißt einem äußeren Code) angeordnet sind. Eine Parität eines äußeren Codes aus 24 Wörtern ist addiert. Mit dem äußeren Code kann eine Fehlerkorrektur bis zu 10 Wörtern ausgeführt werden. Außerdem kann eine Löschkorrektur bis zu 24 Wörtern ausgeführt werden.
Zu in der horizontalen Richtung eines zweidimensionalen Arrays angeordneten 217 Wörtern ist eine ID aus zwei Wörtern addiert (Videodaten oder Parität eines äußeren Codes). Ein Codierungsprozess wird für (217 + 2 = 219) Wörter ausgeführt, die in der horizontalen Richtung mit dem (231, 219) Reed- Solomon-Code (innerer Code)) angeordnet sind. Infolgedessen ist eine Parität eines inneren Codes aus 12 Wörtern erzeugt. Mit dem inneren Code wird beispielsweise ein Fehler bis zu vier Wörtern korrigiert. Alternativ dazu wird ein Löschkennzeichen zur Korrektur eines Fehlers mit einem äußeren Code erzeugt.
Wie bei den Videodaten werden Audiodaten mit einem Produktcode codiert, obgleich die Datenmenge einer einzelnen Spur der Videodaten von derjenigen der Audiodaten verschieden ist.
Daten werden mit einem äußeren Code codiert. Die resultierenden Daten mit einer ID werden mit einem inneren Code codiert. Daten werden in der Codierungsrichtung des inneren Codes ausgeschnitten. Zu den resultierenden Daten wird ein Blocksync addiert. So wird ein einzelner Syncblock gebildet. In anderen Worten wird ein Syncblock aus zwei Wörtern zu 2 + 217 + 12 = 231 Wörtern jeder Zeile der in Fig. 1 gezeigten Anordnung addiert. Auf dem Magnetband werden Daten sukzessiver Syncblöcke falls notwendig digital moduliert und dann aufgezeichnet.
Fig. 13 zeigt die Struktur eines einzelnen Syncblocks. Eine ID eines Syncblocks besteht aus zwei Wörtern (2 Bytes), die gleich ID0 und ID1 sind. ID0 stellt eine Syncblocknummer dar. SBN0 stellt das niedrigstwertige Bit LSB dar. SBN7 stellt das höchstwertige Bit MSB dar. ID1 weist die folgenden Bits
V/A: Videosektor = 0, Audiosektor = 1
TR: Spurnummer,
SEG0 bis SEG2: Segmentnummer,
FR/F1: Intrarahmen-Codierung = 1, Intrafeld-Codierung = 0 auf.
Das erste einzelne Wort von 217 Wörtern jedes Syncblocks ist ein Datenheader. Im Datenheader ist ein Syncfehlerkennzeichen aus einem einzelnen Bit zusammen mit Information, die eine Quantisierungscharakteristik von Daten darstellt, platziert.
Das Merkmal der vorliegenden Erfindung besteht darin, dass ein Feld-Editierprozess ausgeführt werden kann. Als nächstes wird unter Bezugnahme auf das in Fig. 14 gezeigte Timingdiagramm die Aufzeichnungs/Wiedergabe-Operation und die Feld-Editieroperation beschrieben. Wie bei einem oberen Abschnitt der Fig. 14 dargestellt ist angenommen, dass die Rahmennummer in der Ordnung -2, -1, 0, 1 usw. variiert, und dass die Feldnummer in der Ordnung -4, -3, -2, -1, 0, 1, 2, 3 usw. variiert. Wie später beschrieben schaltet der Selektor 15 zum Wählen eines Eingangssignals aus einem wiedergegebenen Signal zwischen den Feldnummern 0 und 1 der Rahmennummer 0.
Signale werden von Wiedergabeköpfen erhalten. Ein einzelner Rahmen des wiedergegebenen Signals besteht aus einem ersten Kanal der Spurnummern 1, 3, 5, 7, 9 und 11 (A/C) und einem zweiten Kanal der Spurnummern 2, 4, 6, 8, 10 und 12 (B/D). Der ECC-Decodierer 41 korrigiert einen Fehler eines wiedergegebenen HF-Signals. Der ECC-Decodierer 41 nimmt in jeder Spur eine Korrekturzeit für einen äußeren Code. Der ECC-Decodierer 41 stellt die Zeitsteuerung bzw. das Timing in jeder Spur ein.
Ein Ausgangssignal des ECC-Decodierers 41 wird zum BRR- Decodierer 43 gesendet. Der BRR-Decodierer 43 decodiert ein komprimiertes und codiertes Signal. Da der BRR-Decodierer 43 Daten für einen einzelnen Rahmen entwirrt, tritt eine Verzögerung für einen einzelnen Rahmen auf. Der BRR-Decodierer 43 gibt Signale für ursprüngliche Felder aus. Das vom Band wiedergegebene erste Feld und zweite Feld sind mit PB#0 bzw. PB#1 bezeichnet.
Ein Ausgangssignal des BRR-Decodierers 43 wird zur Verdeckungsschaltung 45 gesendet. Nachdem die Verdeckungsschaltung 45 einen Interpolationsprozess für einen Fehler ausgeführt hat, gibt sie das resultierende Signal an ein normales VTR-Wiedergabesystem und ein System für einen Feld- Editierprozess. Das zum normalen Wiedergabesystem gesendete Signal weist eine Verzögerung für den Interpolationsprozess für mehrere Zeilen auf. Das resultierende Signal wird durch den Formatumwandler 47, den Videoprozessor 49, den Coprozessor 51 und den P/S-Wandler 53 zum Ausgangsanschluss 54 gesendet. Das Timing des Ausgangsbildes ist mit einem externen Synchronsignal des VTR oder einem internen Signal des VTR synchronisiert.
Im System für den Feldeditierprozess stellt die Verdeckungsschaltung 45 die Verzögerung gegen die Phase der Eingangsvideodaten ein und sendet das resultierende Signal zum Selektor 15 des Aufzeichnungssystems. Andererseits wird ein vom Eingangsanschluss 10 erhaltenes Videosignal durch den Coprozessor 12 und den Formatumwandler 13 zum Selektor 15 gesendet. Das erste Feld und das zweite Feld der Eingangsvideodaten sind mit IN#0 bzw. IN#1 bezeichnet.
Der Selektor 15 schaltet die Ausgangsdaten aus den wiedergegebenen Daten zu den Eingangsvideodaten am Ende eines Feldes des Rahmens 0. Das gewählte Ausgangsergebnis ist ein Rahmen mit einer Kombination aus PB#0 und IN#1. Danach wird ein Eingangsbild aufgezeichnet.
Das vom Selektor 15 gewählte Signal wird vom BRR- Codierer 18 komprimiert und codiert. Im vom Selektor 15 gewählten Signal führt der BRR-Codierer 18, wenn die Bewegung von Bildern zwischen den Feldern groß ist, den Intrafeld- Kompressions- und -Codierungsprozess aus. Ist die Bewegung von Bildern klein, führt der BRR-Codierer 18 den Intrarahmen- Kompressions- und -Codierungsprozess aus. Da der BRR-Codierer 18 DCT-Blöcke in jedem Rahmen durcheinander bringt, gibt er das resultierende Signal mit einer Verzögerung um einen einzelnen Rahmen aus.
Nach Codierung des vom BRR-Codierer 18 empfangenen Signals mit einem Fehlerkorrekturcode wird das resultierende Signal auf einem Magnetband aufgezeichnet. In diesem Fall gibt der ECC-Codierer 22 das Signal mit einer Verzögerung für die Berechnungszeit des äußeren Codes aus. In dem in Fig. 14 gezeigten Beispiel weist das vom ECC-Codierer 22 ausgegebene Signal eine Verzögerung für etwa eine einzelne Spur auf. Auf dem Band werden Daten derart aufgezeichnet, dass die ursprünglichen Videodaten und die Eingangsvideodaten verknüpft bzw. verbunden sind. Infolgedessen kann der Feld- Editierprozess ausgeführt werden.
Bei der obigen Ausführungsform wurde einfach eine Steuerungsoperation für eine Signalverzögerung in jeder Stufe beschrieben. Jedoch sollten Verzögerungen in der Verdeckungsschaltung 45, dem Formatumwandler 13 usw. so gesteuert werden, dass die Phase des Eingangsbildes präzise mit der Phase des wiedergegebenen Bildes im Selektor 15 übereinstimmt.
Wie oben beschrieben kann mit dem VTR, der den Feld- Editierprozess ausführt, leicht ein zuvor gelesener Editierprozess ausgeführt werden. Wird ein vom Band wiedergegebenes Bild direkt aufgezeichnet, kann das System für den Feld- Editierprozess so wie es ist verwendet werden. Beim Verarbeiten eines vom Band wiedergegebenen Bildes (beispielsweise wird nach Einstellung der Verstärkung eines Bildes das resultierende Bild aufgezeichnet) ist eine Schaltung zum Senden eines Ausgangssignals des Videoprozessors 49 zurück zum Selektor des Aufzeichnungssystems vorgesehen.
Wie oben beschrieben wird ein Ausgangssignal der Verdeckungsschaltung 45 oder des BRR-Decodierers 43 zum Selektor des Aufzeichnungssystems zurückgesendet. Die Wiedergabeköpfe werden um eine Verzögerung des ganzen Systems (von den Wiedergabeköpfen zu den Aufzeichnungsköpfen) vor den Aufzeichnungsköpfen betrieben. Der Selektor 15 schaltet zwischen den wiedergegebenen Daten und den Eingabedaten am Ende jedes Feldes. Infolgedessen kann ein digitaler VTR strukturiert werden, der den Feld-Editierprozess ausführen kann. Außerdem kann der BRR-Codierer 18 entweder den Intrafeld- Codierungsprozess oder den Intrarahmen-Codierungsprozess wählen. Wird Information, die den gewählten Codierungsprozess darstellt, auf dem Band aufgezeichnet, verschlechtert sich selbst wenn ein Bild am Ende eines Feldes stark variiert die Effizienz der Kompression nicht.
Bei dem in Fig. 1 gezeigten Blockschaltbild ist jede Funktion als ein Feld-Modus dargestellt. In der Realität werden jedoch solche Funktionen als unabhängige IC-Chips ausgeführt.
Bei der obigen Ausführungsform wurde ein Beispiel beschrieben, bei dem die vorliegende Erfindung für das 1125 Zeilen/60 Hz-Format angewendet ist. Die vorliegende Erfindung ist jedoch nicht auf ein solches Format beschränkt. Beispielsweise kann die vorliegende Erfindung für das NTSC- Format, bei dem die Feldfrequenz 49,94 Hz beträgt, angewendet werden. In diesem Fall wird jede Schnittstellenfrequenz und Taktsignalfrequenz durch 1,001 (= 60/59,94) geteilt.
Außerdem kann die vorliegende Erfindung bei einem Aufzeichnungs/Wiedergabe-System nur für ein Videosignal angewendet werden.
Die oben beschriebene illustrative Ausführungsformen der vorliegenden Erfindung stellen folgende Effekte bereit:
Bei Verwendung des Intrarahmen-Kompressions- und - Codierungsprozess kann der Feldeditierprozess ausgeführt werden.
Selbst bei Aufzeichnung von in den Feldern eines Rahmens stark variierenden Bildern können, da der Intrafeld- Kompressions- und -Codierungsprozess oder der Intrarahmen- Codierungs- und -Codierungsprozess adaptiv gewählt werden kann, Bilder effektiv aufgezeichnet werden.
Mit einem Signalpfad für den Feld-Editierprozess kann der Vor-Lese-Editierprozess ausgeführt werden, bei dem ein wiedergegebenes Bild nicht editiert wird.

Claims

1. Digitales Videosignal-Aufzeichnungs/Wiedergabe-Gerät zur Aufzeichnung eines digitalen Videosignals auf einem Aufzeichnungsmedium (25) und Wiedergabe eines digitalen Videosignals vom Aufzeichnungsmedium (25), mit:

einem ersten Codierer (18) zur Ausführung eines Kompressionsprozesses für ein digitales Videosignal,

einem zweiten Codierer (22) zur Ausführung eines Fehlerkorrekturcode-Codierungsprozesses für ein vom ersten Codierer (18) empfangenes komprimiertes Signal,

einer Aufzeichnungseinrichtung (24) zur Aufzeichnung eines Ausgangssignals des zweiten Codierers (22) auf ein Aufzeichnungsmedium (25),

einer Wiedergabeeinrichtung zur Wiedergabe eines Signals vom Aufzeichnungsmedium (25),

einem zweiten Decodierer (41) zur Ausführung eines Fehlerkorrekturcode-Decodierungsprozesses für ein von der Wiedergabeeinrichtung empfangenes Signal,

einem ersten Decodierer (43) zur Ausführung eines Dekompressionsprozesses für ein Ausgangssignal des zweiten Decodierers (41), und

einer an den Eingang des ersten Codierers (18) gekoppelten Schalteinrichtung (15) zum Schalten des Eingangssignals des ersten Codierers zwischen dem vom ersten Decodierer (43) dekomprimierten wiedergegebenen digitalen Videosignal und einem digitalen Eingangsvideosignal am Ende jedes Feldes,

wobei die Wiedergabeeinrichtung vom Aufzeichnungsmedium (25) ein Signal wiedergibt, bevor die Aufzeichnungseinrichtung (24) ein Signal aufzeichnet, und

wobei das Gerät so konfiguriert ist, dass das durch die Aufzeichnungseinrichtung vom Aufzeichnungsmedium (25) wiedergegebene Signal vor dem Signal platziert ist, das von der Aufzeichnungseinrichtung (24) in einer Zeitperiode aufgezeichnet wird, in der das wiedergegebene Signal vom ersten Decodierer (43) dekomprimiert, von dem mit einer Änderung des Feldes des der Schalteinrichtung (15) zugeführten digitalen Eingangssignals synchronisierten zweiten Decodierer (41) decodiert, vom ersten Codierer (18) komprimiert, vom zweiten Codierer (22) codiert und auf das Aufzeichnungsmedium (25) aufgezeichnet wird.

2. Digitales Videosignal-Aufzeichnungs/Wiedergabe-Gerät nach Anspruch 1,

wobei der erste Codierer (18) in dem Fall, dass die Bewegung eines Bildes des digitalen Eingangsvideosignals groß ist, einen Intrafeld-Kompressionsprozess als den Kompressionsprozess ausführt, und

wobei der erste Codierer (18) in dem Fall, dass die Bewegung eines Bildes des digitalen Eingangsvideos klein ist, einen Intrarahmen-Kompressionsprozess als den Kompressionsprozess ausführt.

3. Digitales Videosignal-Aufzeichnungs/Wiedergabe-Gerät nach Anspruch 1 oder 2,

wobei der erste Codierer (18)

eine Modusbestimmungsschaltung (62) zur Bestimmung eines mit einem Ausgangssignal der Schalteinrichtung (15) korrespondierenden Kompressions- und Codierungsmodus aufweist, und

wobei der Intrafeld-Kompressionsprozess und/oder der Intrarahmen-Kompressionsprozess entsprechend einem Ausgangssignal der Modusbestimmungsschaltung (62) ausgeführt werden/wird.

4. Digitales Videosignal-Aufzeichnungs/Wiedergabe-Gerät nach Anspruch 3,

wobei die Modusbestimmungsschaltung (62) die Korrelation von Bildern individueller Felder mit der Summe und Differenz von Pixelwerten in den Feldern bestimmt, den resultierenden Wert und einen vorbestimmten Schwellenwert vergleicht, feststellt, ob die Bewegung der Bilder groß oder klein ist, entsprechend dem Vergleichsergebnis den Intrafeld- Kompressionsprozess oder den Intrarahmen-Kompressionsprozess wählt, und Information, die den gewählten Kompressionsprozess in einem ID eines Sync-Blocks als ein Aufzeichnungselement darstellt, platziert.

5. Digitales Videosignal-Aufzeichnungs/Wiedergabe-Gerät nach einem der vorhergehenden Ansprüche, außerdem mit

einer an den Ausgang des ersten Decodierers (43) gekoppelten Verdeckungseinrichtung (45) zur Verdeckung eines Fehlers in einem Ausgangssignal des ersten Decodierers (43),

wobei die Schalteinrichtung (15) zwischen einem Ausgangssignal der Verdeckungseinrichtung (45) und dem digitalen Eingangsvideosignal schaltet.

6. Digitales Videosignal-Aufzeichnungs/Wiedergabe-Gerät nach einem der vorhergehenden Ansprüche, das ein Band- Aufzeichnungs/Wiedergabe-Gerät ist mit

einer Trommel (1) und drehbaren Köpfen in der Trommel (1), wobei

die Wiedergabeeinrichtung in der Trommel (1) angeordnete Wiedergabeköpfe (3A, 3B, 3C und 3D) zum Lesen von Daten von einem Magnetband aufweist,

die Aufzeichnungseinrichtung (24) in der Trommel (1) angeordnete Aufzeichnungsköpfe (2A, 2B, 2C und 2D) zum Schreiben von Daten auf das Magnetband aufweist, und wobei

die Wiedergabeköpfe (3A, 3B, 3C und 3D) in einem Winkel vor den Aufzeichnungsköpfen (2A, 2B, 2C und 2D) angeordnet sind, der zu der Zeitperiode, in der das wiedergegebene Signal vom ersten Decodierer (43) dekomprimiert, vom zweiten Decodierer (41) decodiert, mit einer Änderung des Feldes des von der Schalteinrichtung (15) zugeführten digitalen Eingangssignals synchronisiert, vom ersten Codierer (18) komprimiert, vom zweiten Codierer (22) codiert und auf das Aufzeichnungsmedium (25) aufgezeichnet wird, äquivalent ist.

7. Digitales Videosignal-Aufzeichnungs/Wiedergabe-Verfahren zum Aufzeichnen eines digitalen Videosignals auf einem Aufzeichnungsmedium (25) und Wiedergeben eines digitalen Videosignals vom Aufzeichnungsmedium (25), mit den Schritten:

Komprimieren eines digitalen Videosignals,

Codieren des komprimierten Signals mit einem Fehlerkorrekturcode,

Aufzeichnen des mit dem Fehlerkorrekturcode codierten Signals auf ein Aufzeichnungsmedium (25),

Wiedergeben eines Signals vom Aufzeichnungsmedium (25),

Decodieren des mit dem Fehlerkorrekturcode codierten wiedergegebenen Signals,

Dekomprimieren des decodierten Signals, und

Schalten der Eingabe des Kompressionsschrittes zwischen dem dekomprimierten wiedergegebenen digitalen Videosignal und

einem digitalen Eingangsvideosignal am Ende jedes Feldes,

wobei der Wiedergabeschritt ein Signal vom Aufzeichnungsmedium (25) wiedergibt, bevor der Aufzeichnungsschritt ein Signal aufzeichnet, und

wobei das durch den Aufzeichnungsschritt vom Aufzeichnungsmedium (25) wiedergegebene Signal vor dem Signal platziert wird, das vom Aufzeichnungsschritt in einer Zeitperiode aufgezeichnet wird, in der das wiedergegebene Signal den Schritten des Decodierens, Dekomprimierens, mit dem zum Schalten zugeführten digitalen Eingangssignal Synchronisierens, Komprimierens, Codierens und Aufzeichnens auf dem Aufzeichnungsmedium (25) unterworfen wird.