KR19980080749A - 디지탈 비데오신호를 기록/재생하는 장치와 방법 - Google Patents

디지탈 비데오신호를 기록/재생하는 장치와 방법 Download PDF

Info

Publication number
KR19980080749A
KR19980080749A KR1019980010661A KR19980010661A KR19980080749A KR 19980080749 A KR19980080749 A KR 19980080749A KR 1019980010661 A KR1019980010661 A KR 1019980010661A KR 19980010661 A KR19980010661 A KR 19980010661A KR 19980080749 A KR19980080749 A KR 19980080749A
Authority
KR
South Korea
Prior art keywords
signal
recording
digital video
video signal
reproducing
Prior art date
Application number
KR1019980010661A
Other languages
English (en)
Other versions
KR100578258B1 (ko
Inventor
헨미후미아키
가니데추오
무라카미요시히로
이노우에다카오
도요시마마코토
Original Assignee
이데이노부유키
소니(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이노부유키, 소니(주) filed Critical 이데이노부유키
Publication of KR19980080749A publication Critical patent/KR19980080749A/ko
Application granted granted Critical
Publication of KR100578258B1 publication Critical patent/KR100578258B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/112—Selection of coding mode or of prediction mode according to a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/137—Motion inside a coding unit, e.g. average field, frame or block difference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/89—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder
    • H04N19/895—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving methods or arrangements for detection of transmission errors at the decoder in combination with error concealment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
    • H04N9/8042—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction
    • H04N9/8047—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components involving data reduction using transform coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/78—Television signal recording using magnetic recording
    • H04N5/782—Television signal recording using magnetic recording on tape
    • H04N5/7824—Television signal recording using magnetic recording on tape with rotating magnetic heads
    • H04N5/7826—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape
    • H04N5/78263—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape
    • H04N5/78266—Television signal recording using magnetic recording on tape with rotating magnetic heads involving helical scanning of the magnetic tape for recording on tracks inclined relative to the direction of movement of the tape using more than one track for the recording of one television field or frame, i.e. segmented recording

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Management Or Editing Of Information On Record Carriers (AREA)

Abstract

재생헤드들은 시스템 지연시간과 동일한 시간 구간동안에 기록 헤드들보다 먼저 테이프로부터 나온 신호들을 재생한다. ECC 디코더는 각 재생헤드로부터 수신된 신호의 에러를 정정한다. BRR 디코더는 ECC 디코더로부터 수신된 신호를 비압축(decompress)하고, 디코드한다. 컨실회로(concealing circuit)는 BRR 디코더로부터 수신된 신호를 보간한다(interpolates). 컨실회로의 출력신호는 기록 시스템의 선택기로 되돌아간다. 선택기는 입력단자로부터 수신된 신호와 각 필드의 끝에 있는 재생신호 사이에서 스위칭을 한다. 인트라-필드(intra-field)의 인코딩 과정 또는 인트라-프레임(intra-frame)의 인코딩 과정은 압축과 인코딩과정으로 선택될 수 있다. 선택된 인코딩 과정을 나타내는 테이프상에 기록된다.

Description

디지탈 비데오신호를 기록/재생하는 장치와 방법
본 발명은 기록매체에 디지탈 비데오 신호를 기록하고, 디지탈 비데오신호를 기록매체로부터 재생시키는 기록/재생 장치와 그에 관한 방법에 관한 것이다.
(고해상도 비데오 신호를 기록/재생하는 디지탈 VTR에서 사용되는 신호처리장치)와 같은, 비데오신호를 디지탈 방식으로 처리하는 신호처리장치는 입력화상신호에 대한 화상 압축과 인코딩과정을 수행한다. 압축되고, 인코드된 비데오신호는 비데오 테이프에 기록된다.
인터레이스된(interlaced) 비데오 신호들을 위한 압축과 디코딩 방법에 대해서는, 인트라 프레임 인코딩과정과 인트라 필드 인코딩과정이 알려져 있다. 인트라필드 인코딩과장의 압출효율은 인트라프레임 인코딩 과정의 압축효율에 비해 일반적으로 뒤떨어진다.
고해상도 비데오신호의 정보양은 표준해상도 비데오신호의 정보양보다 약 4배정도 크기 때문에, 인트라프레임 압축과정이 사용되어야만 한다.
디지탈 VTR에서는, 화상들이 개별적인 프레임들로 편집될 수 있다. 그러나, 영화 필름에 근거한 화상들도 편집될 수 있다. 그러므로, 각 필드들내에 있는 화상들을 편집해야되는 필요성이 높아진다. 예를 들면, 25 프레임/초 포맷을 가지고 있는 영화가 30 프레임/초의 포맷을 가지고 있는 비데오 신호로 변환될 때에, 화면의 변화가 동일 프레임의 두 필드들내에서 발생할 수 있다. 이 경우에는, 화상이 각 필드내에서 편집되어야만 한다.
두 개의 VTR(기록 VTR과 재생VTR)을 이용하는 편집방법 뿐만 아니라. 한 개의VTR을 이용하는 다른 편집방법이 자주 사용된다. 후자의 방법에서는, 테이프에서 재생된 화상과 VTR에 입력되어진 화상이 편집된다. 편집된 화상은 기록된다. 각 필드내에 있는 화상을 한 개의 VTR을 가지고, 편집하는 편집방법은 필드편집방법으로 언급된다.
필드편집방법이 인트라 프레임 압축과 인코딩과정에서 수행될 때에,(즉,화상이 필드의 끝에서 편집되어야 하는 경우에) 한 개의 프레임은 필드들내에서 서로 상관관계가 거의 없는 화상들을 포함할 수 있다. 즉, 인트라 프레임 압축과 인코딩 과정이 수행될 때에, 압축효율은 개선되지 않는다. 게다가, 화상이 각 프레임내에서 압축되기 때문에, 에러정정 디코더의 출력신호는 각 필드내에서 편집될 수 없다.
그러므로, 본 발명의 목적은 화상들이 각 필드내에서 편집되도록 동작하며, 압축효율이 저하되지 않도록 도와주는 디지탈 비데오신호 기록/재생장치를 제공하는 것이다.
본 발명은 기록매체에 디지탈 비데오 신호를 기록하고, 디지탈 비데오신호를 기록매체로부터 재생시키는 기록/재생 장치에 관한 것이다.
상기 장치는, 입력 디지탈 비데오신호에 대해 압축과정을 수행하는 제1 인코더와, 상기 제1 인코더로부터 수신된 압축신호에 대해 에러정정 인코딩과정을 수행하는 제2 인코더와, 상기 제2 인코더의 출력신호를 기록매체에 기록하는 기록수단과, 기록매체로부터 신호를 재생하는 재생수단과, 상기 재생수단으로부터 수신된 신호에 대해서, 에러정정 디코딩과정을 수행하는 제2 디코더와, 상기 제2 디코더의 출력신호에 대해서, 비압축과정을 수행하는 제1 디코더와, 상기 제1 디코더의 이전 단내에 배치되어 있으며, 각 필드의 끝에 있는 입력디지탈 비데오신호와, 상기 제1 디코더에의해서 비압축된 재생 디지탈 비데오신호 사이에서 스위칭하는 스위칭 수단으로 구성되어 있다.
본 발명은 기록매체에 디지탈 비데오 신호를 기록하고, 디지탈 비데오신호를 기록매체로부터 재생시키는 기록/재생 방법에 관한 것이다.
상기 방법은, 입력 디지탈 비데오신호를 압축하는 단계와, 압축신호를 에러정정코드로 인코딩하는 단계와, 에러정정 코드로 인코드된 신호를 기록매체에 기록하는 단계와, 기록매체로부터 신호를 재생하는 단게와, 에러정정코드로 인코드된 재생신호를 디코딩하는 단계와, 디코드된 신호를 비압축하는 단계와, 각 필드의 끝에 있는 입력디지탈 비데오신호와, 비압축된 재생 디지탈 비데오신호 사이에서 스위칭하는 단계로 구성되어 있다.
디지탈 VTR에서는, 비압축된 비데오 데이터가 기록 시스템의 스위칭 수단으로 전송된다. 스위칭 수단은 재생된 데이터와 각 필드의 끝에 있는 입력 데이터 사이에서 스위칭한다. 그러므로 필드편집과정은 디지탈 VTR에대해서 수행된다. 압축과 인코딩 과정에서는, 인트라 필드 인코딩과정 또는 인트라 프레인 인코딩과정이 선택될 수 있다. 선택된 인코딩 과정을 나타내는 정보가 기록될 때에, 화상이 필드의 끝에서 크게 변하더라도, 압축효율이 저하되는 것이 방지된다.
본 발명의 상기 목적과 다른 목적들 그리고, 다른 특징들은 첨부된 도면들을 참조하여 설명되어질 다음의 명세서를 통해 알게 될 것이다.
도 1은 본 발명의 한 실시예에 따르는 기록/재생 시스템의 구조에 관한 보기를 도시한 블록도.
도 2는 헤드들의 구조를 도시한 개략도.
도 3은 자기 테이프의 트랙 포맷을 도시한 개략도.
도 4는 BRR 인코더의 보기를 도시한 블록도.
도 5는 BRR 인코더의 모드판별회로의 보기를 도시한 블록도.
도 6은 본 발명의 한 실시예에 따르는 데이터 압축과정을 도시한 개략도.
도 7은 직렬 디지탈 A/V 신호의 전송포맷을 도시한 개략도.
도 8은 BRR 인코더의 블록 분할과정을 도시한 개략도.
도 9A- 9D는 본 발명의 한 실시예에 따르는 데이터 포맷을 가지고 실행되는 압축 과정을 도시한 개략도.
도 10A,10B는 각 회로(IC)로 보내진 신호 포맷을 도시한 개략도.
도 11은 한 트랙의 데이터 포맷의 보기를 도시한 개략도.
도 12는 에러정정코드를 설명하기 위한 개략도.
도 13은 한 개의 동기블록의 데이터 포맷을 도시한 개략도.
도 14는 본 발명의 한 실시예에 따르는 기록/재생과정과, 필드편집과정을 설명하기 위한 시간표.
* 도면의 주요분에 대한 간단한 설명 *
11 : S/P 변환기
12 : 동시처리기
13 : 포맷 변환기
16 : 오디오 처리기
30 : 타이밍 발생기
도면을 참조하여, 본 발명에 따르는 디지탈 VTR이 기술될 것이다. 본 발명의 한 실시예에 따르는 디지탈 VTR은 고해상도 비데오신호를 기록하고, 자기 테이프에서 나온 고해상도 비데오신호를 재생한다. 도 1은 본 발명의 한 실시예에 따르는 기록 시스템과 재생 시스템의 구조를 도시한 것이다.
도 1을 참조하면, BTAS-004 표준안에 대응하는 1.485Gbps의 데이터 속도를 가진 직렬 디지탈 A/V 신호는 입력단자(10)에 제공된다. 직렬 디지탈 A/V 신호는S/P(serial to parrell) 변환기(11)에 전송된다. S/P변환기(11)에 전송된 직렬신호는 밝기신호(Y)와 칼라차이신호들(Pr,Pb)로 구성된 병렬 데이터로 변환된다. 밝기신호(Y)와 칼라차이신호들(Pr,Pb)의 각각은 예를 들어 8개의 비트들로 구성되어 있다. 병렬 디지탈 비데오신호희 의 데이터 클락 주파수는 74.25MHz이다.
병렬 데이터는 S/P변환기(11)로부터 동시처리기(coprocessor :12)로 전송된다. 동시처리기(12)는 예를 들면, ASIC(Application Specific Integrated Circuit)으로 구성되어 있다. 동시처리기(12)는 보조 데이터를 위한 과정을 수행하며, 디지탈 오디오신호,라인번호(LN)와 EAV를 직렬 데이터로부터 분리한다. 디지탈 오디오 신호는 오디오 처리기(16)로 전송된다. 동시처리기(12)는 전송라인 상에서 에러가 발생하는지 안하는지를 판단하기 위해서(즉, 전송에러), CRC 리던던트(redundant) 코드를 가지고 CRC 검사를 수행한다. CRC검사는 동시처리기(12)의 다음 단에 있는 포맷 변환기(13)내에서 수행된다.
동시처리기(12)의 출력신호는 포맷 변환기(13)로 전송된다. 포맷 변환기(13)는 (4:2:2)신호를 (3:1:1) 신호로 압축하는 필터링 과정을 수행한다. 동시 처리기(12)가 에러를 검출했을 때에, 포맷 변환기(13)는 신호의 연결점이 연속된 라인 번호들의 연속성을 가지고 발생하는지를 판단한다. 포맷 변환기(13)는 신호의 밴드폭을 압축한다. 포맷 변환기(13)는 한 개의 ASIC으로 구성되어 있다. 메모리(14)는 포맷 변환기(13)에 연결되어 있다. 타이밍 발생기(30)는 74.25MHz와 46.40625MHz의 주파수들을 가진 클락신호들을 포맷 변환기(13)에 공급한다.
포맷 변환기(13)는 (3:1:1) 신호를 2-채널 데이터로 변환한다. 도 1에서는, 간략화를 위해, 단지 한 개의 신호경로가 도시되어 있다. 포맷 변환기(13)의 회로 다운 스트림(downstream)에서는, 데이터가 각 채널에 대해 처리된다. 각 채널에서는 데이터는 46.40625MHz의 데이터 속도를 가지고 있다. 각 라인내에서는, 라인번호들(LN0,LN1)이 채널 데이터(Ch0)와 채널 데이터(CH1)에 각각 배치되어 있다.
병렬신호(4:2:2)는 직렬로 배열된 밝기신호(Y)와 칼라차이신호(Pr.Pb)를 가지고 있는 신호들(CH0,CH1)로 변환된다. 그러므로, 74.25MHz의 클락주파수는 5/8로 감소될 수 있다(즉, 46.40625Mhz) 게다가, 밝기신호(Y)와 칼라차이신호(Pr.Pb)는 동일한 클락 주파수에서 처리될 수 있다.
포맷 변환기(13)의 (두 채널들의) 출력신호는 선택기(15)로 전송된다. 필드편집과정이 수행될 때에, 선택기(15)는 포맷 변환기(13)의 출력신호(입력 비데오신호)대신에 스스로 재생된 신호를 선택한다. 제어신호는 선택기(15)로 보내진다. 제어신호는 선택기(15)가 각 필드의 끝부분과 동기화되어 동작하도록 한다. 실제로는, 사용자가 특정한 필드내의 편집 위치를 지정할 때에, 제어신호에 의해 선택기(15)는 입력 비데오신호를 편집 위치에 대응하는 재생된 비데오신호로 스위치시킨다. 간략화를 위해서, 도 1은 선택기(15)를 독립된 회로블록으로 도시하고 있다. 그러나, 선택기(15)는 사실상 포맷 변환기(13)의 IC칩내에 구성되어 있다.
선택기(15)에 의해 선택된 비데오 신호는 BRR (Bit Rate Reduction)인코더(18)로 전송된다. 메모리(20)는 BRR 인코더(18)에 접속되어 있다. BRR 인코더(18)는 압축과 인코딩 과정을 수행한다. 상기 과정은 DCT(Discrete Cosine Transform)과정, 양자화 과정과 가변길이코드 인코딩과정을 포함하고 있다. 이 보기에서는, 화상압축속도가 1/4.4 이다. 게다가, BRR 인코더(18)는 인트라 필드 압축과정과 인트라 프레임 압축과정 사이에서 적응적으로 스위치 한다. 게다가 BRR 인코더(18)는 DCT블록들을 셔플한다(shuffles).
BRR 인코더(18)에 의해 압축되고 인코드된 2-채널 데이터는 ECC(Error Correction code) 인코더(22)로 전송된다. 게다가, 특정한 과정이 오디오 처리기(160에 의해 수행되는 디지탈 오디오신호는 ECC 인코더(22)로 전송된다. 메모리(23)는 ECC인코더(22)에 연결되어 있다.
ECC인코더(22)는 디지탈 오디오신호를 곱 코드(product code)로 인코드 한다. 즉, ECC인코더(22)는 디지탈 오디오 신호를 외부 코드로 인코드하며, 동기블록 번호와 여러 가지 플래그들을 포함하고 있는 ID부분을 테이프상에 기록된 각 동기블록에 부가한다. 그리고, 최종신호를 내부 코드로 인코드한다. 내부코드로 수행되는 인코딩과정의 범위는 ID부분을 포함하고 있다. 한 개의 동기블록은 내부코드의 패리티와 맨 위를 표현하는 동기신호를 포함하고 있다. 한 개의 동기블록은 기록되고 재생되는 최소 데이터 성분이다.
ECC인코더(22)의 출력신호는 기록 구동기(24)로 전송된다. 한 채널의 기록 데이터는 기록 구동기(24)로부터 회전 변환기를 통해 자기헤드 A/C로 전송된다. 다른 채널의 기록 데이터는 기록 구동기(24)로부터 회전 변환기를 통해 자기 헤드 B/D로 전송된다. 기록 데이터는 자기 테이프(25)상에 기록된다.
기록 시스템은 1125 라인/60Hz 포맷, 1125 라인/59.94Hz 포맷 또는 525 라인들/59.94Hz 포맷과 같은 인가된 포맷에 대응하는 시스템 클락신호를 공급하는 타이밍 발생기(30)를 가지고 있다. 시스템 클락신호에 대응하며, 기록 시스템에 필요한 클락신호가 발생된다.
다음에는, 재생시스템의 구조가 서술될 것이다. 자기 테이프(25)상에 기록된 신호들은 재생자기 헤드 A/C와 B/D에 의해 재생된다. 그러므로, 2-채널 재생신호들이 얻어진다. 한 채널의 재생신호 A/C는 양자화기(4)로 전송된다. 다른 채널의 재생 B/D는 양자화기(4)로 전송된다. 양자화기(4)는 각 채널에 배치되어 있다. 게다가, 포맷 변환기947)의 다운스트림 단(stages)들내에 있는 각 과정들은 각 채널에 대해 수행된다.
양자화기(40)의 출력신호들은 ECC 디코더(41)에 전송된다. 메모리(42)는 ECC 디코더(41)에 연결되어 있다. ECC 디코더(41)는 양자화기(4)로부터 수신된 신호의 에러를 에러정정코드의 내부코드를 가지고 정정한다. 내부코드는 한 개의 동기블록내에서 완성된다. 에러가 내부코드에 의해 정정될 수 있을 때에, ECC 디코더(41)는 에러를 정정할 수 있다. 에러가 내부코드에 의해 정정될 수 없을 때에는, ECC 디코더(41)가 에러의 위치에다 에러 플래그를 설정한다. 그 후에는, ECC 디코더(41)가 외부 코드를 가지고, 신호의 에러를 정정한다. 에러 플래그를 참조하여, ECC 디코더(41)는 에러에 대한 소거-정정과정(erasure-correcting process)을 수행한다. 그러므로, 대부분의 에러들은 정정될 수 있다. 그러나, 테이프의 세로 방향에서 발생하는 에러들과 같은 커다란 에러들이 존재할 때에는, ECC 디코더(41)가 에러를 정정할 수 없다.이 경우에서는, ECC 디코더(41)가 외부코드의 에러검출범위내에 있는 에러를 검출하며, 단어 에러 플래그를 에러 단어의 위치에 설정한다.
ECC 디코더(41)는 데이터와 단어 에러플래그를, 46.40625MHz의 클락신호에 대응하는 동기 블록들로 출력한다. 에러 정정 디코더(41)의 출력신호는 BRR 디코더(43)로 전송된다. 46.40625MHz의 클락신호는 타이밍 발생기(30)로부터 BRR 디코더943)로 전송된다. BRR 디코더(43)는 역 DCT변환 과정과 디셔플링(deshuffling) 과정을 메모리(44)를 가지고 수행한다. 그리고, 압축된 신호를 디코드한다. BRR 디코더(43)는, BRR 인코더(28)에 의해 수행되는 인트라 필드 인코딩과정/인트라 프레임 인코딩 과정과 대응하는 인트라 필드 디코딩과정/인트라 프레임 디코딩 과정을 수행한다. 인코딩 과정의 형태를 나타내는 정보는 각 동기 블록의 ID부분내에 위치해 있다.
BRR 디코더(43)의 출력신호는 에러 플래그와 함께 컨실회로(450로 전송된다. 컨실회로(45)는 한 개의 ASIC으로 구성되어 있다. 메모리(46)는 은폐회로(45)에 연결되어 있다. 컨실회로(45)는, 재생신호내에서, ECC 디코더가 정정할 수 없는 에러, 즉, (자기 테이프(4)상의 스크래치(scratch)로 인해 생기는 큰 에러와 같은)에러를 컨실한다( conceal). 예를 들면, 컨실회로(concealing circuit :45)는 소정의 방법에 의해 정정되지 않은 에러 부분을 보간한다. 예를 들면, BRR 디코더(4)는 단어 에러 플래그와 대응하는 DCT계수의 에러를 판별한다. DCT 계수 또는 비교적 중요하지 않은 낮은 차수의 AC 계수가 에러를 가지고 있을 때에, BRR 디코더(43)는 이러한 DCT 블록을 디코드 하지 않는다. 이 경우에서는, BRR 디코더(43)는 컨실회로(45)에 컨실 플래그를 전송한다. 컨실회로(45)는 관련된 DCT 블록을 보간한다.
컨실회로(45)의 출력신호는 포맷 변환기(47)와 기록 시스템의 선택기(150에 전송된다. 선택기(15)는 컨실회로(45)의 출력신호를 선택한다(즉, 재생된 비데오 신호를 선택한다.)그러므로, 필드편집과정이 수행된다.
포맷 변환기(47)는 기록 시스템의 BRR 인코더(18) 또는 BRR 디코더의 비압축과정/압축과정에서 발생하는 비정상적인 잡음을 제거한다. 포맷 변환기(47)는 46.40625MHz의 클락 신호에 대응하는 잡음 제거과정을 메모리(48)를 가지고 수행한다.
포맷 변환기(47)는 타이밍 발생기(30)로부터 46.40625MHz와 74.25MHz의 클락신호들을 수신한다. 포맷 변환기(47)는 메모리(48)를 가지고 2-채널 신호들을 클락신호들에 대응하는 (4:2:2)신호로 변환한다. 포맷 변환기(47)는 변환된 신호에다 라인번호를 부가시킨다. 포맷 변환기(47)는 74.25MHz의 데이터 속도를 가진 최종 신호를 비데오 처리기(49)로 전송한다.
베보라(50)는 비데오 처리기(49)에 연결되어 있다. 비데오 처리기(49)는 수신된 비데오 신호의 이득, 오프셋등을 조정한다. 비데오 처리기(49)의 출력신호는 동시 처리기(51)로 전송된다. 게다가, 재생된 오디오 데이터는 오디오 처리기(16)로부터 동시처리기(51)로 전송된다. 오디오 데이터는 ECC 디코더(41)에 의해서 에러 정정코드로 디코드된다. 그리고, 오디오 처리기(16)로 전송된다. 오디오 처리기(16)는 오디오 신호에 대해서 특정한 과정을 수행하며, 최종신호를 동시처리기(51)로 전송한다.
동시처리기(51)는 디지탈 오디오 신호를 74.25MHz의 클락신호에 대응하는 (4:2:2)신호내에 배치시킨다. 그리고, 관련된 포맷에 대응하는 소정의 보조 데이터를 최종 신호에 부가시킨다. 예를 들면, 동시 처리기(51)는 최종신호의 각 라인에 대해 CRC 계산을 수행하며, CRC코드를 발생시킨다. CRC코드에 의해서, 전송에러가 검출될 수 있다. 동시처리기(51)의 출력신호는 P/S(Parrell to Serial) 변환기(53)로 전송된다. P/S변환기(53)는 병렬신호를 1.485 Gbps의 데이터 속도를 가진 직렬디지탈 A/V 신호로 변환시킨다. P/S변환기(53)의 출력신호는 재생된 직렬데이터가 되어, 출력단자(54)에 전송된다.
재생 시스템의 구조에서는, BRR디코더(43)로부터 포맷 변환기(47)(관련된ASIC으로 구성됨)로 전송된 인터페이스 신호는 동일한 클락신호(46.40625Mhz)에 대응하며, 동일한 포맷내에서, 처리된다. 라인번호들(LN0,LN1)은 BRR디코더(43)의 2-채널 출력신호에 더해진다. 라인번호들(LN0,LN1)을 가지고 있는 신호는 다운스트림 회로들로 전송된다. 그러므로, 라인번호들의 연속성이 손실되더라도, 관련된 에러는 쉽게 검출될 수 있다.
도 1에 도시된 구조에서는, 컨실회로(45)의 출력신호는 기록시스템의 선택기(15)로 전송된다. 필드편집과정에 대한 다른 신호경로가 사용될 수 있다. 다른 발로 표현하면, BRR디코더(43)의 출력신호는 선택기(15)로 전송된다. 이 경우에서는, 보간되지 않은 화상신호가 기록된다. 그러므로, 화상신호가 출력될 때에, 화상신호가 보간되도록, 특정한 플래그 신호가 사용되어야만 한다. 다른 방법으로서는, 비데오 처리기(49)가 처리된 비데오신호를 기록시스템(포맷 변환기(13)의 이전단계)으로 전송할 수 있다.
도 2는 회전헤드들의 구조를 도시하고 있다. 도 3은 자기 테이프의 트랙 패턴을 도시하고 있다. 도 2에 도시한 바와 같이, 4개의 기록 자기 헤드들(2A,2B,2C,2D)은 90Hz에서 회전하는 회전드럼(1)위에 배치되어 있다. 자기 헤드들(2A,2B)이 인접하게 배치되도록 2중 방위각 헤드들이 사용된다. 자기 헤드들(2A,2B)은 2중 방위각으로 구성되어 있으므로, 자기 헤드들은 인접하게 배치되어 있다. 마찬가지로, 자기 헤드들은 인접하게 배치되어 있다. 자기 헤드들의 방위각들은 서로 다르다. 마찬가지로, 자기 헤드들(2C.2D)의 방위각들은 서로 다르다. 자기 헤드(2A)는 (즉, 180도의 각도를 가지는)자기 헤드(2C)와는 반대쪽에 배치되어 있다. 자기 헤드(2C)는 (즉, 180도의 각도를 가지는)자기 헤드(2D)와는 반대쪽에 배치되어 있다.
자기 테이프는 180도의 와인딩(winding) 각도를 가진 회전드럼(1)주위에 감겨져 있다. 자기 헤드들과 신호시스템들이 스위치되기 때문에, 기록신호는 전송되고, 재생신호가 얻어진다. 동시에, 자기헤드들은 상기 자기헤드를 트래킹한다. 자기헤드들과 신호시스템들이 스위치되는 위치는 스위칭 포인트라고 불리운다. 헤드들과 대응하는 트랙들은 도 3에 도시한 바와 같이, A,B,C,D 라고 표시하자. 그러면, 자기헤드들(2A,2B)은 동시에 트랙(A,B)들을 형성한다. 게다가, 자기헤드들(2C,2D)은 동시에 트랙(C,D)들을 형성한다.
세그먼트(segment)는 서로 다른 방위각들을 가지고 있는 두 개의 인접한 쌍(A,B 채널들의 쌍과, C,D 채널들의 쌍)으로 구성되어 있다. 비데오 신호의 한 프레임(1/30초)은 12개의 트랙들로 구성되어 있다. 그러므로, 비데오 신호의 한 프레임은 6 개의 세그먼트들로 구성되어 있다. 6 개의 세그먼트들은 0에서 5까지의 세그먼트 번호들이 지정되어 있다. 4 개의 채널들의 오디오 데이터는 각 트랙의 중앙부분에 기록되어 있으므로, 오디오 데이터는 비데오 데이터에 의해 스위치되어진다.
재생자기헤드들(3A,3B,3C,3D)은 자기드럼(1)위에 배치되어 있다. 재생자기헤드들(3A,3B,3C,3D)의 구조와 방위각들의 관계는 기록자기헤드들(2A,2B,2C,2D)의 구조와 방위각들의 관계와 동일하다. 본 발명의 한 실시예에 따르면, 재생신호가 선택기(15)에 전송될 때에, 시스템 지연이 테이프의 재생신호의 시작점에서, 테이프의 기록신호의 시작점까지에 걸쳐 발생한다. 에를 들면, 6 개의 필드들의 시스템 지연이 있다.
도 2에서는, 간략화를 위해서,재생 자기헤드들(3A,3B,3C,3D)이 기록헤드들
(2A-2D)보다 90도 앞에 각각 배치되어 있다. 사실상, 재생자기헤드들(3A,3B,3C,3D)은 기록헤드들(2A-2D)보다 시스템 지연과 동일한 각도만큼 앞에 배치되어 있다. 그러므로, 자기 테이프(25)로부터 재생된 신호와 필드편집된신호(선택기(15)의 출력신호)는 자기 테이프(25)위에 기록된 신호와 동기가 되어 새롭게 기록된다.
도 4는 BRR인코더(18)의 보기를 도시하고 있다. 선택기(15)의 출력신호는 셔플링회로(61)와 모드판별회로(62)로 전송된다. 모드판별회로(62)는 압축과 인코딩모드(필드모드/프레임모드)를 판별하며, 모드ID를 발생한다. 모드ID는 셔플링회로(61)로 전송된다. 셔플링회로(61)는 모드ID에 대응하는 프레임내에 있는 DCT블록들 또는 필드내에 있는 DCT블록들에 대해서, 블록 분할과정을 수행하며, 외부 메모리(20)와 DCT 블록들을 셔플한다(shuffles).
셔플링회로(61)의 출력신호는 DCT 회로(63)로 전송된다. DCT회로(63)는 셔플링회로(61)로부터 수신된 신호에 대해서, 이산 코싸인변환과정(discrete cosine transforming process)을 수행하며, 계수 데이터를 발생한다. 계수 데이터는 양자화 회로(64)로 전송된다. 양자화회로(64)는 계수 데이터를 양자화시킨다. 양자화회로(64)는 소정의 데이터 양을 발생시키기 위해서, 양자화단계를 제어한다.(즉, 양자화회로(64)는 한 트랙에 기록된 데이터의 양 또는 다수의 동기블록들에 팩이된(packed)데이타의 양을 표시한다.)
양자화회로(64)의 출력신호는 가변길이 코드 인코딩회로(65)에 전송된다. 가변길이 코드 인코딩회로(65)의 출력신호는 패킹(packing) 회로(66)에 전송된다. 패킹회로(66)는 가변길이 코드 인코딩회로(65)로부터 수신된 신호를 동기 블록에 패킹한다. 패킹회로(66)의 출력신호는 ECC인코더(22)로 전송된다(도 1에 도시됨).
도 5는 모드판별회로(62)의 구조에 관한 보기를 도시하고 있다. 이 회로에서는, 각 필드내의 픽셀 값들의 합과 분산(variance)을 이용하여, 한 프레임의 두 필드들 간의 차이도(degree of difference)가 계산된다. 모드판별회로(62)의 입력신호는 스위칭회로(71)로 전송된다. 스위칭회로(71)는 누산회로(cumulating circuit :72,73)에 두 필드들의 데이터를 전송한다. 누산회로들(72,73)의 각각은 각 필드의 픽셀 값들의 합을 얻게된다. 감산회로(76)는 각 필드들의 픽셀 값들의 합을 얻는다.
비교회로(77)는 모드판별회로(62)의 외부로부터 수신된 임계값(78)과 차이를 비교한다. 차이가 임계값보다 작다면, 비교회로(77)는 0을 나타내는 신호를 발생한다. 차이가 임계값보다 크다면, 비교회로(77)는 1을 나타내는 신호를 발생한다. 비교회로(77)의 출력신호는 OR게이트(9)로 전송된다.
게다가, 모드판별회로(62)의 입력신호는 제곱게산회로(810로 전송된다. 스위칭회로(82)는 제곱게산회로(81)의 출력신호를 각 필드들에 댕으하는 누산회로(83,84)에 전송된다. 누산회로(83)의 출력신호와 제곱계산회로(74)의 출력신호는 감산회로(85)로 전송된다. 감산회로(85)는 한 필드의 픽셀 값들의 분산을 출력시킨다. 마찬가지로, 누산회로(84), 감산회로(86)와 제곱계산회로(75)에서는, 다른 필드의 픽셀 값들의 분산이 얻어진다.
각 필드들의 분산들은 감산회로(87)로 전송된다. 감산회로(87)는 이러한 분산들의 차이들을 계산한다. 분산들의 차이는 비교회로(88)로 전송한다. 바교회로(88)는 모드판별회로(62)의 외부로부터 수신된 임계값(89)과 차이를 비교한다. 분산의 차이가 임계값보다 작을 때에는, 비교회로(88)가 0을 나타내는 신호를 발생한다. 분산의 차이가 임계값보다 클 때에는, 비교회로(88)가 1을 나타내는 신호를 발생한다. 비교회로(88)의 출력신호는 OR 게이트(90)에 전송된다.
각 필드들의 픽셀 값들의 합들 간의 차이가 관련된 임계값보다 크거나 또는 각 필드들의 픽셀 값들의 분산간의 차이가 관련된 임계값보다 클 때에는,OR 게이트(90)가 1을 나타내는 신호를 발생한다. 그렇지 않으면, OR 게이트(90)는 0을 나타내는 신호를 발생한다. OR 게이트(90)가 1을 나타내는 신호를 발생할 때에, 모드판별회로(62)는 각 프레임들내에 있는 화상들의 차이가 크다는 것을 판별한다. 다른 말로 표현하면, 모드판별회로(62)는 화상의 움직임이 크다는 것을 판별하며, 인트라 필드 인코딩과정(필드모드)을 수행한다. OR 게이트(90)가 0을 나타내는 신호를 발생할 때에는, 모드판별회로(62)가 프레임드내에 있는 화상들의 차이가 작다는 것을 판별한다. 다른 말로 표현하면, 모드판별회로(62)는 화사의 움직밍이 작다는 것을 판별하며, 인트라 프레임 인코딩 과정(프레임 모드)을 선택한다. 게다가, 모드판별회로(62)의 출력신호는 각 동기블록의 ID내에 배치되어 있다. 필드들내에 있는 화상의 움직임을 검출하는 방법은 상술한 방법에만 제한되어 있지 않다. 대신에, 평균값을 이용하는 방법과, 프레임들 간의 차이들의 절대값들의 합을 이용하는 방법과 같은 여러 가지 방법들이 사용될 수 있다.
도 6은 본 발명에 따르는 고해상도 비데오신호 데이터 양을 압축시키는 압축과정을 도시한 개략도이다. 예를 들면, 고해상도 비데오신호는 CCD를 이용하는 고해상도 비데오 카메라에 의해서 찍혀지는(photographed)비데오 신호이다. 고해상도 비데오 신호는 3 개의 주요 칼라들인, RGB성분들로 구성되어 있다. 고해상도 신호는 상기 성분들의 샘플링 주파수들의 비가 4:4:4가 되는 (4:4:4)신호이다. RGB신호는 밝기신호(Y)적색 차이신호(Pr)와 청색 차이신호(Pb)로 구성된 성분신호((4:4:2)신호)로 변환된다.
고해상도 비데오 카메라에 의해서 찍혀진 신호의 한 프레임은 2200 H *1125 V 픽셀들로 구성되어 있다. (H는 한 라인내에 있는 픽셀들의 수를 표현하며, V는 한 프레임내에 있는 픽셀들의 수를 나타낸다.) 도 6의 상부 부분에 의해 표현된 것처럼, (4:4:2)신호의 신호(Y)는 프레임의 유효영역(valid area)을 나타낸다. 신호(Y)는 1920 H * 1080 V로 구성되어 있다. 신호(Pr,Pb)의 각각은 960 H * 1080 V로 구성되어 있다. 94:4:2)신호와 디지탈 오디오 신호는 소정의 포맷을 가진 직렬 데이터로서, 기록 시스템의 입력단자(10)에 전송된다. 이러한 포맷에서는, 오디오 데이터와 추가 데이터(에러검출 CRC., 라인번호등)가 유효영역을 제외한 다른 영역을 통해 전송된다.
도 7은 직력 데이터의 전송포맷의 보기가 되는 BTA S-004 표준안에 대응하며, 1.485 Gbps의 데이터 속도를 가진 직렬 디지탈 A/V신호를 도시하고 있다. 도 7에서는, 수직방향에 있는 숫자들은 라인 번호들을 나타낸다. 수평방향에 있는 숫자들은 샘플번호들을 나타낸다. 데이터는 라인번호들과 화상샘플번호들이 큰 순서대로 직렬로 전송된다. 수평방향에 있는 2200개의 샘플들과 수직방향에 있는 1125개의 라인들로구성된 한 프레임의 화상 데이터와 오디오 데이터가 전송된다.
수평방향에서는, 0 번째 샘플에서 1919 번째의 샘플을 포함하는 1920개의 샘플들은 유효 화상영역내에 있는 샘플들이다. 수직 블랭킹(blanking) 구간이 아닌 다른 구간의 라인들 내에서는, 비데오신호가 전송된다. 유효화상영역의 시작을 나타내는 SAV는 2196번째 샘플로부터 2199번째 샘플까지를 포함하는 범위내에 위치한다. 유효화상영역을 나타내는 EAV는 1920번째 샘플로부터 1923번째 샘플에 이르는 범위내에 위치한다. 오디오신호는 1928번째 샘플에서 2195번째 샘플에 이르는 268개의 샘플들과 함께 전송된다. 라인번호(LN)는 1924번째 샘플과 1925번째 샘플내에 배치되어 있다. 관련 라인들의 CRCC(Cyclic Redundancy Check Code)의 검사 비트는 1926번째 샘플과 1927번째 샘플내에 배치된다.
수직방향에서는,첫 번째 라인에서 40번째 라인까지와, 558-602 라인과 121-1125 라인들이 수직 블랭킹 구간들이다. 예를 들면, 나선형 주사형태 비데오 헤드의 스위칭 포인트는 수직 블랭킹 구간내에 배치된다. 한 필드에 대한 비데오 신호는 41-557 라인들과, 603-1120 라인들내에 있는 0-1919번째 샘플들과 함께 전송된다.
도 7에 도시한 바와 같이, 오디오 신호는 스위칭 포인트의 다음 라인을 제외한 다른 라인내에서 전송된다. 이러한 포맷에서는, 수평방향내에 있는 유효화상영역으로부터 나온 데이터와 신호는 보조 데이터로 정의된다.
포맷 변환기(13)(도 13 참조)는 (4:2:2)신호를 (3:1:1)신호로 변환시킨다. 도 6에 도시한 바와 같이, (3:1:1)신호의 신호(Y)는 1440 H * 1080 V로 구성되어 있다. (3:1:1)신호의 신호들(Pr,Pb)의 신호(Y)는 480 H * 1080 V로 구성되어 있다. 게다가, 포맷변환회로(13)는 (3:1:1)신호를 수평방향내에 있는 두 개의 채널들로 불리시키는 디멀티플렉싱 과정(demultiplexing process : H-demultiplexing process)을 수행한다. 그러므로, 도 6에 있는 하부에 표시된 바와 같이, 각 채널의 신호(Y)는 720 H *1080 V로 구성되어 있다. 각 채널의 각 신호(Pr,Pb)는 240 H * 1080V로 구성되어 있다.
포맷변환회로(13)의 다운스트림 회로들에서는, 각각의 과정들이 두 개의 채널들에 대해 수행된다. 입력단자(10)로부터 수신된 직렬 데이터의 데이터 속도는 1.485GHz 이다. S/P 변환기(11)는 직렬 데이터를 74.25MHz의 데이터 속도를 가진 병렬 데이터로 변환시킨다. 포맷변환회로(13)는 각 채널에 대해 44.4062 NHz( = 74.25 MHz *5/8)의 데이터 속도를 가진 데이터를 출력시킨다.
상술한 바와 같이, BRR 인코더(18)는 필드 모드와 프레임 모드를 가지고 있다. 필드 모드에서는, BRR 인코더(18)가 필드내에 DCT블록들을 형성하며, 상기 DCT블록들에 대해서, DCT 인코딩 과정을 수행한다. 프레임 모드에서는, BRR 인코더(18)가 프레임내에서 DCT 블록들을 형성하며, 상기 DCT 블록들에 대해서, DCT 인코딩 과정을 수행한다.필드 모드 또는 프레임 모드를 나타내는 정보는 각 동기블록의 ID부분에 배치되어 있다. 한 프레임의 두 필드들의 화상들간의 차이가 작을 때에,(즉, 화상의 움직임이 작을 때에), 프레임 모드가 선택된다. 한편, 화상들의 차이가 크다면, (즉, 화상의 움직임이 크다면), 필드 모드가 선택된다. 도 8은 프레임 모드와 필드 모드내에 있는 DCT 블록들에 대해서 수행되는 블록분할 과정을 도시하고 있다.
프레임 모드에서는, 한 프레임의 화상이 (8H*8V)(Y)와 (4H*8V)(Pr/Pb)로된 DCT 블록들로 분할된다. 그러므로, 도 8의 상부에 나타난 바와같이, 각 채널과 각 프레임내에서는, (90*135)블록(Y)과 (60*135)블록들(Pr/Pb)가 형성된다. DCT 블록들이 셔플될 때에, DCT 블록들 (Pr/Pb)에 대해서는, 각 두 개의 블록들이 한 쌍으로 처리된다. 그러므로, DCT블록들이 셔플될 때에, (30*135)블록 (Pr/Pb)이 형성된다.
한편, 필드 모드에서는, 한 프레임의 화상이 (8H*4V)(Y,Pr/Pb)의 DCT 블록들로 분할된다. 각 DCT 블록의 라이들의 수는 프레임 모드내에 있는 라이들의 수의 반이 된다. 그 이유는 필드 모드내에 있는 DCT 블록의 길이는 프레이 모드내에 있는 DCT 블록의 길이와 매치되기(matched) 때문이다. 그러므로, 도 8의 하부에 도시한 바와 같이, 각 채널과 각 프레임내에서는, (90*270) 블록(Y)과 (30*270)블록들 (Pr/Pb)이 형성된다. DCT 블록들의 이러한 구조내에서는, DCT 블록들이 프레이들내의 최초의 위치와는 다른 위치들에 배치되어 있다. 다른 말로 표현하면, DCT 블록들은 셔플된다. 그러므로, 압축되고, 인코드된 데이터의 양은 DCT 블록들내에서 평균화된다(averaged).
본 발명의 한 실시예에 따르는 데이터 압축과정은 한 라인의 데이터가 압축되어지는 경우와 함께 서술될 것이다. 예를 들면, 도 9A에 도시한 바와 같이, CCD로 부터 나온 비데오 신호는 적색신호(R), 녹색신호(G)와 청색신호(B)가 병렬로 전송되는(4:4:4)신호이다. 각 병렬신호는 예를 들어, 8비트의 데이터 폭을 가지고 있다. 한 개의 픽셀은 Rn',Gn',Bn신호들로 구성되어 있다. (4:4:4)신호는 (4:2:2)신호로 변환된다. (도 9B참조). (4:2:2)신호는 입력단자(10)로부터 도 7에 있는 직렬 데이터의 포맷내에 공급된다. 도 9B에 도시된 데이터는 직렬 포맷을 비압축시키는 동시처리기(12)로부터 출력된다.
포맷변환회로(13)는 (4:2:2)신호를 (3:1:1)신호로 변환시킨다.(도 9C 참조). (3:1:1) 신호의 클락신호의 주파수는 55.6875MHz이다. 게다가, 포맷변환회로(13)는 (3:1:1)신호를 Y, Pr,Pb신호들이 직렬로 배열되어 있는 2-채널 신호들(Ch0.Ch1)로 변환시킨다. 신호들(Ch0.Ch1)의 클락신호의 주파수는 46.40625MHz이다. (= 74.25MHz * 5/8)
라인번호(LN)는 신호들(Ch0.Ch1)안에 배치된다. 라인번호(LN)는 데이터와 함께 각 구조부분으로 전송된다. 신호가 처리될 때에는,라인번호(LN)가 메모리 어드에스와 데이터 순서를 제어하기 위해서 참조된다. 그러므로, 특별한 이유로 인해, 라인들의 연속성들이 손실되더라도, 데이터는 라인들의 순서대로 보상될 수 있다.
압축과정의 간략화를 위해서, 도 9A-9D는 단지 비데오 데이터(V, Pr/Pb)만을 도시했다.
도 10A는 동시처리기(12)에 의해서 추가된 보조 데이터를 가지고 있는 (4:2:2)의 보기를 도시하고 있다. 밝기 신호(Y)는 74.25MHz의 클락신호에 대응하여, 연속적으로 전송된다. 한편, 칼라 차이신호(Pr,Pb)의 밴드폭들은 압축이 되므로, 데이터 양은 반으로 감소한다. 예를 들면, 밝기신호들(Y0,Y1)은 각각 칼라차이신호들(Pr0,Pb0')과 대응한다. 밝기신호들(Y2,Y3)은 각각 칼라차이신호들(Pr1,Pr2')과 대응한다.
타이밍 발생기(30)로부터 수신된 H동기신호에 대응하여, 4 개의 클락펄스들에 대한 (4:2:2)신호의 유효화상영역을 나타내는 1920개의 클락펄스들의 시작과 끝 위치에 SAV,EAV가 배치되어 있다. EAV뒤에는, 라인번호(LN)에 대응하는 라인번호들( LN0,LN1)이 배치되어 있다. 라인번호들( LN0,LN1)뒤에는, CRC 검사비트들(CR0,CR1)이 배치되어 있다. CRC검사비트들은 각 IC 칩으로 전송된 데이터의 에러를 검출하기 위해서 추가되었다. 수직방향내에 있는 유효라인들의 수가 1125이므로, 라인번호(LN)는 11비트들에 의해 표현될 수 있다.
도 10B는 포맷변환회로(13)로부터 출력된 2-채널 데이터(Ch0,Ch1)을 도시하고 있다. 신호내에 있는 유효 데이터의 주기는 122 클락 펄스들의 주기내에 포함되어 있다. Ch0에 대응하는 H동기0 신호가 높을 때에는, H동기0 신호는 수평구간의 시작을 표시한다. 라인번호들( LN0,LN1)은 두 개의 클락펄스들에 대해 배치되어 있다. 밝기신호(Y)와 칼라차이신호들(Pr,Pb)은 직렬로 배열되어 있다. 한 라인에 대한 밝기신호(Y)와 칼라차이신호들(Pr,Pb)과 CRC비트는 한 클락 펄스에 대해 배치되어 있다. 한 수평구간의 시작점에 있는 H동기 신호의 1375번째 클락펄스에서는 다음의 H동기 신호가 발생한다.
도 11은 한 트랙의 포맷을 도시하고 있다. 이 트랙은 헤드의 추적방향내에 있는 데이터 구조를 나타내고 있다. 한 트랙은 대부분 비데오 섹터(V)와 오디오 섹터(A)로 분리되어 있다. 나중에 서술되겠지만, 각 트랙내에 있는 오디오와 비데오 데이터는 곱 코드(product code)로 인코드된다. 도 11에서는, P는 비데오 데이터가 곱 코드로 인코드될 때에, 발생하는 다수의 외부코드를 나타내고 있다. 오디오 데이터가 곱 코드로 인코드될 때에, 발생하는 다수의 외부코드는 오디오 섹터내에 기록된다.
도 11은 한 트랙내에 기록된 데이터의 각 형태의 길이들의 보기들을 도시하고 있다. 이 보기에서는, 275 개의 동기 블록들과 124 바이트들을 합한 데이터는 한 트랙내에 기록되어 있다. 비데오 섹터는 226 개의 동기 블록들로 구성되어 있다. 한 트랙의 시간주기는 약 5.6 ms가 된다.
도 12는 비데오 데이터에 대한 에러정정 코드의 구조의 보기를 도시하고 있다. 각 트랙내에 있는 비데오 데이터는 에러정정코드에 의해서, 인코드된다. 다른 말로 표현하면, 한 트랙에 대한 비데오 데이터는 217*226 단어들로 배열되어 있다. 수직방향내에 배열된 226개의 단어들(한 단어는 한 바이트와 동일)에 대한 인코딩 과정은 (250,256)리드 솔로몬 코드(Reed Solomon code)(즉, 외부 코드)에 의해 수행된다. 24개의 단어들로된 외부코드의 패리티가 추가된다. 외부 코드에 의해서, 최대 10개의 단어들을 정정할 수 있는 에러정정과정이 수행된다. 게다가, 최대 24개의 단어들을 처리할 수 있는 삭제정정과정이 수행될 수 있다.
두 단어들의 ID는 2차원 배열로 수평방향에 배열된 217개의 단어들에 추가된다. (비데오 데이터 또는 외부코드의 패리티). 인코딩 과정은 (231,219) 리드 솔로몬 코드(내부코드)에 의해, 수평방향에 배열된 (217+2=219)개의 단어들에 대해서 수행된다. 그러므로, 12 개의 단어들로된 내부코드의 패리티가 발생된다. 내부 코드에 의해, 최대 4개의 단어들에 대해 발생하는 에러가 정정된다. 외부코드를 가지고 에러를 정정하는데 필요한 에러 플래그가 발생된다.
비데오 데이터와 마찬가지로, 비데오 데이터의 한 트랙의 데이터 양이 오디오 데이터의 그것과는 다르지만, 오디오 데이터도 곱 코드에 의해 인코드된다.
데이터는 외부 코드에 의해 인코드된다. ID를 가진 최종 데이터는 내부 코드에 의해 인코드 된다. 데이터는 내부코드의 인코딩 방향에서 잘려진다(cut). 블록동기는 최종 데이터에 추가된다. 그러므로, 한 개의 동기 블록이 형성된다. 다른 말로 표현하면, 두 단어들의 동기블록은 도 13에 도시된 구조의 각 라인의 92+217+12= 231)단어들에 추가된다. 자기 테이프 상에서는, 필요하다면, 연속된 동기블록들의 데이터가 디지탈 형식으로 변조되며, 기록된다.
도 13은 한 개의 동기블록의 구조를 도시하고 있다. 동기블록의 ID는 ID0와 ID1이 되는 두 단어들(두 바이트들)로 구성되어 있다. ID0은 동기블록의 번호를 나타낸다. SBN0은 LSB를 나타낸다. SBN7은 MSB를 나타낸다. ID1은 다음과 같은 비트들을 가지고 있다. V/A : 비데오 섹터 =0, 오디오 섹터 =1 TR : 트랙 번호, SEG0 - SEG2 : 세그먼트 번호 FR/F1 : 인트라 프레임 인코딩 =1 , 인트라 필드 인코딩 = 0
각 동기블록내에 있는 217개의 단어들중 제1 단어는 데이터 헤더이다. 한 트로된 동기에러 플래그는 데이터의 양자화 특성을 나타내는 정보와 함께 데이터 헤더내에 배치되어 있다.
본 발명의 실시예의 특징은 필드편집과정이 수행될 수 있다는 것이다. 다음에는, 도 14에 도시된 타이밍표를 참조하여, 기록/재생 동작과 필드편집동작이 서술되어질 것이다. 도 14의 상부부분에 나타나 있듯이, 프레임 번호는 -2, -1, 0, 1등과 같은 순서로 변화되며, 필드번호는 -4, -3, -2,-1, 0, 1, 2, 3등과 같은 순서로 변화된다고 가정한다. 나중에 설명이 되겠지만, 선택기(15)는 재생된 신호로부터 입력신호를 선택하기 위해서, 프레임 번호(0)의 필드번호 (0,1) 사이에서 스위치한다.
신호들은 재생헤드들로부터 얻어진다. 재생된 신호들의 한 프레임은 트랙 번호들(1,3,5,7,9,11)(A/C)을 포함하는 제1 채널과 트랙번호들(2,4,6,8,10,12)(B/D)을 포함하는 제2 채널로 구성되어 있다. ECC디코더(41)는 재생된 RF 신호의 에러를 정정한다. ECC디코더(41)는 각 트랙내의 외부코드에 대한 정정 시간을 필요로한다. ECC디코더(41)는 각 트랙의 타이밍을 조절한다.
ECC디코더(41)의 출력신호는 BRR디코더(43)로 전송된다. BRR디코더(43)는 압축되고 인코드된 신호를 디코드한다. BRR디코더(43)는 한 프레임에 대해 데이터를 디셔플하기 때문에, 한 프레임에 대한 지연이 발생한다. BRR디코더(43)는 최초의 필드들에 대한 신호들을 출력한다. 테이프로부터 재생된 제1 필드와 제2 필드는 각각 PB#0,PB#1로 표시된다.
BRR디코더(43)의 출력신호는 컨실회로(45)로 전송된다. 컨실회로(45)가 에러에 대한 보간과정을 수행한 후에, 상기 회로는, 필드편집과정을 위한 시스템과, 정상적인 VTR 재생시스템으로 최종신호를 출력시킨다. 정상 재생시스템으로 전송된 신호는 몇 개의 라이들에 대한 보간과정에 대해서 지연을 가지게 된다. 최종신호는 포맷변환기(47), 비데오 처리기(49), 동시처리기(51)와 P/S 변환기(53)를 거쳐 출력단자(54)로 전송된다. 출력화상의 타이밍은 VTR의 내부신호 또는 VTR의 외부 동기신호와 동기 상태를 이룬다.
필드편집과정을 위한 시스템에서는, 컨실회로(45)는 입력 비데오 데이터의 위상에 대한 지연을 조정하며, 최종신호를 기록시스템의 선택기(15)로 전송한다. 한편, 입력단자(10)로부터 수신된 비데오신호는 동시처리기(12)와 포맷변환기(13)를 통해 선택기(15)로 전송된다. 입력 비데오 데이터의 제1 과 제2 필드는 각각 IN#1, IN#2로 표시된다.
선택기(15)는 재생된 데이터로부터 출력된 데이터를, 프레임(0)의 필드의 끝에 있는 입력 비데오 데이터로 스위치한다. 선택된 출력결과는 PB#0, PB#1의 결합구조를 가진 프레임이다. 입력화상이 기록된다.
선택기(15)에 의해 선택된 신호는 BRR 인코더(18)에 의해 압축되고 인코드된다. 필드들 간의 화상의 움직임이 클 때에, 선택기(15)에 의해 선택된 신호내에서는, BRR 인코더(18)가 인트라 필드 압축과 인코딩과정을 수행한다. 화상들의 움직임이 작을 때에는, BRR인코더(18)가 인트라 프레임 압축과 인코딩 과정을 수행한다. BRR 인코더(18)는 각 프레임에 대한 DCT블록들을 셔플하기 때문에, 인코더는 한 프레임에 대해서 지연을 가지고 있는 최종신호를 출력한다.
BRR 인코더(18)로부터 수신된 신호가 에러정정코드에 의해 인코드된 후에, 최종신호는 자기 테이프상에 기록된다. 이 경우에서는, ECC인코더(22)가 외부 코드의 계산시간에 관한 지연을 가진 신호를 출력시킨다. 도 14에 도시된 보기에서는, ECC 인코더(22)로부터 출력된 신호가 한 트랙당 지연을 가지고 있다. 테이프상에는, 최초의 비데오 데이터와 입력 비데오 데이터가 연결되도록 데이터가 기록된다. 그러므로, 필드편집과정이 수행될 수 있다.
상기 실시예에서는, 각 단계에 있는 신호지연을 위한 제어동작은 간단히 서술되었다. 그러나, 컨실회로(45), 포맷변환기(13)에서 나타나는 지연들은 제어되므로, 입력화상의 위상은 선택기(15)내에 있는 재생된 화상의 위상과 정확하게 일치하게 된다.
상술한 바와 같이, 필드편집과정을 수행하는 VTR에 있어서는, 사전판독 편집과정(pre-read editing process)이 쉽게 수행될 수 있다. 테이프로부터 재생된 화상이 직접 기록될 때에, 필드편집과정에 대한 시스템은 사용될 수 있다. 테이프로부터 재생된 화상이 처리될 때에, (에를 들면, 화상의 이득이 조정된 후에, 최종화상이 기록된다), 비데오 처리기(49)의 출력신호를 기록시스템의 선택기로 전송하는 회로가 제공되어 있다.
상술한 바와 같이,컨실회로(45) 또는 BRR디코더(43)의 츨력신호는 기록시스템의 선택기로 전송된다. 재생헤드들은 (재생헤드들로부터 기록헤드들에 이르는 )전체 시스템의 지연에 대해서, 기록헤드들보다 먼저 동작된다. 선택기(15)는 재생 데이터와 각 필드의 끝에 있는 입력 데이터 사이에서 스위치한다. 그러므로, 필드편집과정을 수행할 수 있는 VTR이 형성될 수 있다. 게다가, BRR 인코더(18)는 인트라 필드 인코딩 과정 또는 인트라 프레임 인코딩 과정중에서 한 개를 선택할 수 있다. 선택된 인코딩 과정을 나타내는 정보는 테이프상에 기록될 때에, 화상이 필드의 끝에서 많이 변화 하더라도, 압축의 효율은 저하되지 않는다.
도 1에 도시된 블록에서는, 각 기능이 에러정정 인코더로 표시죄어 있다. 그러나, 실제로는,이러한 기능들은 독립된 IC칩들에 의해 달성된다.
상기 실시예에서는, 본 발명이 1125 라인들/60Hz포맷에 인가된 보기가 서술되어 있다. 그러나, 본 발명은 이러한 포맷에만 제한되어 있지 아않다. 예를 들면, 본 발명은 필드 주파수가 59.94Hz가 되는 NTSC포맷에도 적용될 수 있다. 이 경우에서는, 각 인터터페이스 주파수와 클락신호 주파수가 1.001(=60/59.84)에 의해 나누어져 있다.
게다가, 본 발명은 단지 비데오 신호에 대한 기록/재생 시스템에적용될 수 있다.
상술한 바와 같이, 본 발명은 다음과 같은 효과들을 제공한다.
인트라 프레임 압축과 인코딩과정이 사용될 때에, 필드편집과정이 수행될 수 있다.
화상들이, 프레임의 필드들내에서 크게 변화하더라도, 인트라 필드 압추과 인코딩과정이 상황에 맞게끔 선택되므로, 화상들은 효과적으로 기록될 수 있다.
필드편집과정에 대한 신호경로에서는, 재생된 화상이 편집되지 않은 사전판독 편집과정이 수행될 수 있다.
첨부된 도면들을 참조하녀, 특정한 양호한 본 발명을 서술했으므로, 본 발명이 상기 특정한 실시예에만 한정되어 있는 것이 아니며, 여러 가지의 변화들과 수정들은, 첨부된 청구항들에서 정의된 본 발명의 청구항의 범위와 정신으로부터 벗어나지 않는 상태에서,종래의 기술자둘에 의해 이루어질 수 있다는 것을 알 수 있다.

Claims (7)

  1. 디지탈 비데오신호를 기록매체에 기록하고, 디지탈 비데오신호를 기록매체로부터 재생시키는 디지탈 비데오신호 기록/재생장치에 있어서,
    입력 디지탈 비데오신호에 대해 압축과정을 수행하는 제1 인코더와,
    상기 제1 인코더로부터 수신된 압축된 신호에 대해 에러정정 인코딩과정을 수행하는 제2 인코더와,
    상기 제2 인코더의 출력신호를 기록매체에 기록하는 기록수단과,
    기록매체로부터 신호를 재생시키는 재생수단과,
    상기 재생수단으로부터 수신된 신호에 대해서, 에러정정 디코딩과정을 수행하는 제2 디코더와,
    상기 제2 디코더의 출력신호에 대해서, 비압축(decompressing) 과정을 수행하는 제1 디코더와,
    상기 제1 인코더의 이전 단(preceding stage)에 배치되어 있으며, 상기 제1 디코더에 의해 비압축되고, 재생된 디지탈 비데오신호와, 각 필드의 끝 부분에 있는 입력 디지탈 비데오신호 사이에서 스위칭하는 스위칭 수단으로 구성되어 있는 디지탈 비데오신호 기록/재생장치.
  2. 제1 항에 있어서, 상기 재생수단은 상기 기록수단이 신호를 기록하기 전에, 기록매체로부터 신호를 재생하며, 상기 재생수단에 의해 기록매체로부터 재생된 신호는, 상기 기록수단이, 입력 디지탈 비데오신호의 필드변화와 동기가 되어 기록매체에 신호를 기록하는 시간 주기만큼 상기 기록수단에 의해 기록된 신호보다 먼저 배치되어 있는 디지탈 비데오신호 기록/재생장치.
  3. 제1 항에 있어서, 상기 제1 인코더는 입력 디지탈 비데오신호의 화상의 움직임이 클 때에, 인트라 필드 압축과정을 압축과정으로서 수행하며, 상기 제1 인코더는 입력 디지탈 비데오신호의 화상의 움직임이 작을 때에, 인트라 프레임 압축과정을 압축과정으로서 수행하는 디지탈 비데오신호 기록/재생장치.
  4. 제1 항에 있어서, 상기 제1 인코더는 상기 스위칭 수단의 출력신호에 대응하는 압축과 인코딩 모드를 판별하는 모드판별회로를 가지고 있으며, 인트라 필드 압축과정 또는 인트라 프레임 압축과정은 모드판별회로의 출력신호에 대응하여 수행되는 디지탈 비데오신호 기록/재생장치.
  5. 제4 항에 있어서, 상기 모드판별회로는 필드들내의 픽셀 값들의 합과 차이와,각 필드들의 화상들과의 상관관계를 판단하며, 최종값과 소정의 임계값을 비교하며, 비교된 결과에 대응하여, 화상들의 움직임이 큰 지 또는 작은지를 판단하며, 인트라 필드 압축과정 또는 인트라 프레임 압축과정중에서 한 과정을 선택하고, 선택된 압축과정을 나타내는 정보를 동기블록의 ID내에 기록성분으로서 배치시키는 디지탈 비데오신호 기록/재생장치.
  6. 제1 항에 있어서, 상기 제1 디코더의 다음 단에 배치되어 있으며, 상기 제1 디코더의 출력신호내에 있는 에러들을 컨실하는 컨실수단을 추가로 포함하고 있으며, 상기 스위칭 수단은 상기 컨실수단의 출력신호와 입력 디지탈 비데오신호 사이에서 스위칭하는 디지탈 비데오신호 기록/재생장치.
  7. 디지탈 비데오신호를 기록매체에 기록하고, 디지탈 비데오신호를 기록매체로부터 재생시키는 디지탈 비데오신호 기록/재생 방법에 있어서,
    입력 디지탈 비데오신호를 압축하는 단계와,
    압축된 신호를 에러정정 코드를 가지고 인코딩하는 단계와,
    에러정정 코드에 의해 인코드된 신호를 기록매체에 기록하는 단계와,
    기록매체로부터 신호를 재생시키는 단계와,
    에러정정 코드에 의해 인코드된 재생신호를 디코딩하는 단계와,
    디코드된 신호를 비압축(decompressing)하는 단계와,
    비압축되고, 재생된 디지탈 비데오신호와, 각 필드의 끝 부분에 있는 입력 디지탈 비데오신호 사이에서 스위칭하는 단계로 구성되어 있는 디지탈 비데오신호 기록/재생 방법.
KR1019980010661A 1997-03-28 1998-03-27 디지털비디오신호기록/재생장치및방법 KR100578258B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9078503A JPH10276396A (ja) 1997-03-28 1997-03-28 ディジタルビデオ信号記録再生装置およびその方法
JP97-078503 1997-03-28

Publications (2)

Publication Number Publication Date
KR19980080749A true KR19980080749A (ko) 1998-11-25
KR100578258B1 KR100578258B1 (ko) 2006-10-11

Family

ID=13663768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980010661A KR100578258B1 (ko) 1997-03-28 1998-03-27 디지털비디오신호기록/재생장치및방법

Country Status (5)

Country Link
US (1) US6393197B2 (ko)
EP (1) EP0868080B1 (ko)
JP (1) JPH10276396A (ko)
KR (1) KR100578258B1 (ko)
DE (1) DE69808688T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR9806729A (pt) * 1997-10-28 2000-02-29 Sony Corp Dispositivo e processo de gravação de dados, e, dispositivo e processo de edição de dados.
JP3569205B2 (ja) 2000-06-09 2004-09-22 シャープ株式会社 記録再生装置
KR100667806B1 (ko) * 2005-07-07 2007-01-12 삼성전자주식회사 영상 부호화 및 복호화 방법 및 장치
KR20110073932A (ko) * 2009-12-24 2011-06-30 주식회사 하이닉스반도체 Ｅｃｃ 회로를 포함하는 반도체 스토리지 시스템 및 그 제어 방법
US10326674B2 (en) * 2013-08-27 2019-06-18 Purdue Research Foundation Compressing trace data

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0633560B1 (en) 1989-10-04 1998-01-07 Mitsubishi Denki Kabushiki Kaisha Magnetic recording and reproducing apparatus
JP2821223B2 (ja) * 1990-02-20 1998-11-05 キヤノン株式会社 再生装置
DE69332848T2 (de) 1992-01-29 2004-01-29 Mitsubishi Electric Corp Vorrichtung und Verfahren zum Aufzeichnen/Wiedergeben von Videoinformation
CA2098551C (en) 1992-06-17 2002-08-20 Osamu Matsumura Methods and systems for dubbing a digital video signal on a record medium
US5666461A (en) 1992-06-29 1997-09-09 Sony Corporation High efficiency encoding and decoding of picture signals and recording medium containing same
US5589994A (en) * 1992-08-21 1996-12-31 Mitsubishi Denki Kabushiki Kaisha Image recording method and apparatus with reduced error propagation
KR0170653B1 (ko) * 1994-01-27 1999-04-15 김광호 디지탈 비데오테이프레코더의 디코더
US5706386A (en) 1994-05-24 1998-01-06 Sony Corporation Image information recording method and apparatus, image information reproducing method and apparatus and editing method and system
JP3191583B2 (ja) 1994-12-12 2001-07-23 ソニー株式会社 情報復号化装置
US5802240A (en) 1995-04-28 1998-09-01 Sony Corporation Video editing apparatus
US5982982A (en) * 1995-07-13 1999-11-09 Matsushita Electric Industrial Co., Ltd. Video signal processing apparatus
JPH09120639A (ja) 1995-10-23 1997-05-06 Canon Inc 記録再生装置

Also Published As

Publication number Publication date
EP0868080A3 (en) 2000-05-31
US20010007610A1 (en) 2001-07-12
EP0868080B1 (en) 2002-10-16
DE69808688D1 (de) 2002-11-21
JPH10276396A (ja) 1998-10-13
KR100578258B1 (ko) 2006-10-11
US6393197B2 (en) 2002-05-21
DE69808688T2 (de) 2003-06-12
EP0868080A2 (en) 1998-09-30

Similar Documents

Publication Publication Date Title
EP1296521B1 (en) Apparatus and method for video information recording/reproducing
EP0533947B1 (en) Encoder and decoder
JP2909239B2 (ja) 高能率符号化記録再生装置
US5907660A (en) Digital video signal playback device with special playback data being in the form of a still image slice data
US5933567A (en) Method and apparatus for controlling the position of the heads of a digital video tape recorder during trick play operation and for recording digital data on a tape
US7688892B2 (en) High efficiency encoder and video information recording/reproducing apparatus
US5400186A (en) Apparatus and method for recording and reproducing digital signals by error-correcting-encoding of video and audio signals collectively
KR100578258B1 (ko) 디지털비디오신호기록/재생장치및방법
US6807366B1 (en) Data recording apparatus, data recording/reproducing apparatus, data recording method, and data recording/reproducing method
US6741793B1 (en) Data transmitting apparatus and method thereof, recording apparatus, and recording and reproducing apparatus
US6438316B1 (en) Recording/reproducing apparatus and method for including line numbers
US5848220A (en) High definition digital video recorder
US6507695B2 (en) Digital information signal recording apparatus for recording a digital information signal to a record medium and digital information signal reproducing apparatus for reproducing a digital information signal from a record medium
US6192182B1 (en) Digital information signal recording apparatus and method thereof
JPH06349009A (ja) ディジタルｖｔｒ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee