DE69739486D1 - HERSTELLUNGSVERFAHREN FÜR EINE HALBLEITERANORDNUNG MIT EINER SiC SCHICHT - Google Patents

HERSTELLUNGSVERFAHREN FÜR EINE HALBLEITERANORDNUNG MIT EINER SiC SCHICHT

Info

Publication number
DE69739486D1
DE69739486D1 DE69739486T DE69739486T DE69739486D1 DE 69739486 D1 DE69739486 D1 DE 69739486D1 DE 69739486 T DE69739486 T DE 69739486T DE 69739486 T DE69739486 T DE 69739486T DE 69739486 D1 DE69739486 D1 DE 69739486D1
Authority
DE
Germany
Prior art keywords
manufacturing
sic layer
semiconductor arrangement
semiconductor
arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69739486T
Other languages
English (en)
Inventor
Kurt Rottner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from SE9601174A external-priority patent/SE9601174D0/xx
Application filed by Cree Inc filed Critical Cree Inc
Application granted granted Critical
Publication of DE69739486D1 publication Critical patent/DE69739486D1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

DE69739486T 1996-03-27 1997-03-26 HERSTELLUNGSVERFAHREN FÜR EINE HALBLEITERANORDNUNG MIT EINER SiC SCHICHT Expired - Lifetime DE69739486D1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9601174A SE9601174D0 (sv) 1996-03-27 1996-03-27 A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
PCT/SE1997/000533 WO1997036318A2 (en) 1996-03-27 1997-03-26 A METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE HAVING A SEMICONDUCTOR LAYER OF SiC AND SUCH A DEVICE

Publications (1)

Publication Number Publication Date
DE69739486D1 true DE69739486D1 (de) 2009-08-20

Family

ID=20401966

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69739486T Expired - Lifetime DE69739486D1 (de) 1996-03-27 1997-03-26 HERSTELLUNGSVERFAHREN FÜR EINE HALBLEITERANORDNUNG MIT EINER SiC SCHICHT

Country Status (3)

Country Link
EP (1) EP0890184B1 (de)
JP (1) JP4629809B2 (de)
DE (1) DE69739486D1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107142A (en) * 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
WO2019166576A1 (en) * 2018-02-28 2019-09-06 Abb Schweiz Ag Method for p-type doping of silicon carbide by al/be co-implantation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3458779A (en) * 1967-11-24 1969-07-29 Gen Electric Sic p-n junction electroluminescent diode with a donor concentration diminishing from the junction to one surface and an acceptor concentration increasing in the same region
GB1303660A (de) * 1969-11-12 1973-01-17
GB1397305A (en) * 1972-06-22 1975-06-11 Valter Maslokevets I V Semiconductor light source
GB2056168A (en) * 1979-08-01 1981-03-11 Gen Instrument Corp Method of fabricating P-N junction with high breakdown voltage
JPH01128521A (ja) * 1987-11-13 1989-05-22 Fuji Electric Co Ltd イオン注入方法
JPH05129602A (ja) * 1991-11-01 1993-05-25 Sony Corp Ｍｉｓ型半導体装置の製造方法
US5322805A (en) * 1992-10-16 1994-06-21 Ncr Corporation Method for forming a bipolar emitter using doped SOG

Also Published As

Publication number Publication date
EP0890184B1 (de) 2009-07-08
EP0890184A2 (de) 1999-01-13
JP2000507396A (ja) 2000-06-13
JP4629809B2 (ja) 2011-02-09

Similar Documents

Publication Publication Date Title
DE69524665D1 (de) Verfahren zur Herstellung einer porösen dielektrischen Schicht für eine Halbleiteranordnung
DE69609313D1 (de) Halbleiterfeldeffektanordnung mit einer sige schicht
DE69508816D1 (de) Substrat für integrierte Bauelemente mit einer Dünnschicht und Herstellungsverfahren
DE69534709D1 (de) Herstellungsverfahren einer Halbleiteranordnung
DE69914830D1 (de) Verwendung einer Zusammensetzung zum Abfasen von Halbleiterscheiben
DE69939895D1 (de) Herstellungsverfahren für ein halbleiterbauelement
DE69011203D1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung durch Abdecken einer leitenden Schicht mit einer Nitridschicht.
DE59700843D1 (de) Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
DE69837124D1 (de) Abscheidungsverfahren von einer mit Halogen dotierten Si02-Schicht
DE69841235D1 (de) Verfahren zur Herstellung einer oberflächenemittierenden Halbleitervorrichtung
DE60037996D1 (de) Herstellungsverfahren für eine III-V Nitridschicht und für ein Substrat
DE3689371D1 (de) Verfahren zur Herstellung einer Halbleiteranordnung einschliesslich der Formierung einer vielschichtigen Interkonnektionsschicht.
DE69527344D1 (de) Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
DE69216752D1 (de) Verfahren zur Herstellung einer Halbleiter-Scheibe
DE59409218D1 (de) Solarzelle aus einer neuartigen Siliziumhalbleiterscheibe und Verfahren zur Herstellung der Siliziumhalbleiterscheibe
DE69125047D1 (de) Halbleiteranordnung mit einer isolierenden Schicht
DE69939842D1 (de) Herstellungsverfahren einer halbleiterscheibe
DE69806678D1 (de) Halbleiterbauelement mit einer lichtundurchlässigen Schicht
DE69410137D1 (de) Verfahren zur Herstellung einer chalkopyrit-Halbleiterschicht
DE69723801D1 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE59800920D1 (de) Verfahren zur Herstellung einer Halbleiterscheibe
DE69016283D1 (de) Substrat mit einer supraleitenden Schicht.
DE69932135D1 (de) Herstellungsverfahren einer Halbleiteranordnung
DE3578618D1 (de) Verfahren zur herstellung von halbleiteranordnungen mit einer ueberlagerten schicht aus polykristallinem silizium.
DE69632175D1 (de) Herstellungsverfahren einer epitaktischen Schicht mit minimaler Selbstdotierung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition