DE69731208T2 - Verfahren zur herstellung einer integrierten schal tungsanordnung - Google Patents

Verfahren zur herstellung einer integrierten schal tungsanordnung Download PDF

Info

Publication number
DE69731208T2
DE69731208T2 DE69731208T DE69731208T DE69731208T2 DE 69731208 T2 DE69731208 T2 DE 69731208T2 DE 69731208 T DE69731208 T DE 69731208T DE 69731208 T DE69731208 T DE 69731208T DE 69731208 T2 DE69731208 T2 DE 69731208T2
Authority
DE
Germany
Prior art keywords
elements
liquid
alignment
electrical
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69731208T
Other languages
English (en)
Other versions
DE69731208D1 (de
Inventor
Gordon Charles SMITH
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cavendish Kinetics Ltd
Original Assignee
Cavendish Kinetics Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cavendish Kinetics Ltd filed Critical Cavendish Kinetics Ltd
Application granted granted Critical
Publication of DE69731208D1 publication Critical patent/DE69731208D1/de
Publication of DE69731208T2 publication Critical patent/DE69731208T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95146—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium by surface tension
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Schaltungsanordnung wie beispielsweise einer Halbleiterspeicheranordnung, sowie das daraus resultierende Produkt.
  • In den letzten Jahren wurden große Fortschritte im Bereich der Herstellung von integrierten Schaltkreisen und Halbleiterspeicherbausteinen gemacht, die zu der breiten Verfügbarkeit von Bausteinen von sich ständig erhöhender Kapazität und sich ständig reduzierenden Kosten geführt hat. Es gibt jedoch erhebliche Probleme in Verbindung mit der Herstellung von solchen Bausteinen. Aktuell verfügbare Halbleiterbausteine können beispielsweise eine Größenordnung von 100 × 106 Einzelelementen beinhalten. Die Steuerung solcher Bausteine erfordert, dass jedes dieser Elemente funktioniert. In jedem Element mit Sub-Mikrometer-Abmessungen ist die Wahrscheinlichkeit, das ein Herstellungsfehler auftritt, erheblich. Ein Defekt, nicht gewollte Staubpartikel oder fehljustierte Bereiche, können zur Herstellung eines wertlosen Bausteins führen. Dies bedeutet, dass mit fallender Einzelelementgröße und mit steigender Anzahl der Elemente die Ausbeute des Herstellungsprozesses entweder exponential fällt oder es exponentielle Verbesserungen bei der Kontrolle des Herstellungsprozesses geben muss. Dies hat zu einem erheblichen Ansteigen der Kosten einer Herstellungseinrichtung für Halbleiterspeicherbausteine geführt.
  • Ein weiterer Nachteil bei den Prozessen, die für die Herstellung von aktuellen integrierten Schaltungsanordnungen verwendet werden, besteht darin, dass diese Bausteine aus Elementen gebildet werden, die auf einem einzigen Substrat und in einer einzigen Ebene gebildet werden. Dies bedeutet, dass es nicht möglich ist, mehr als ein paar Lagen von Einzelelementen zu stapeln, und dass die Abmessungen des Bausteins in der einzigen Ebene erhöht werden müssen, wenn die Gesamtbausteinkapazität erhöht werden soll.
  • US-A-4990,462 offenbart eine Technik zum Integrieren von nichtkompatiblen IC-Bausteinen.
  • US-A-5355577 offenbart ein Verfahren zum schnellen Zusammensetzen von diskreten mikroelektronischen oder mechanischen Bausteinen in einer präzisen Anordnung.
  • „Field-induced layering of colloidal crystals" von Trau, Saville und Aksay (Sience, Vol. 272, Mai 1996, Seiten 706 bis 709) offenbart ein elektrohydrodynamisches Verfahren, das die präzise Anordnung von zwei- oder dreidimensionalen Kolloidkristallen auf Elektrodenoberflächen offenbart.
  • Die vorliegende Erfindung gemäß Anspruch 1 versucht, eine Lösung für die obigen Probleme zur Verfügung zu stellen.
  • Gemäß der vorliegenden Erfindung ist ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung auf mehreren physikalisch getrennten, elektrischen Einzelelementen zur Verfügung gestellt, mit folgenden Schritten:
    Herstellen von einer Mehrzahl von elektrischen Elementen;
    Überprüfen der Betriebsfähigkeit von jedem der Elemente und Aussondern von nicht betriebsfähigen Elementen;
    Aufbewahren der betriebsfähigen Elemente in einer Flüssigkeit;
    Ausrichten der aufbewahrten Elemente, so dass jedes Element zumindest zu einem weiteren Element benachbart ist, wobei das Ausrichten die zwei Schritte umfasst:
    Anordnen der Elemente in einem dreidimensionalen Gitter, in dem die Elemente durch Anwendung einer kolloidchemischen Technik gestapelt sind, und gerichtete Ausrichtung der Elemente; und
    Bearbeiten der Anordnung der Elemente, um Verbindungen zwischen ihnen herzustellen und dadurch eine einheitliche integrierte Schaltung zu erzeugen.
  • Das Bearbeiten kann das Trocknen der Anordnung der Elemente umfassen, um die enthaltende Flüssigkeit zu entfernen. Der Schritt des Bearbeitens kann dann das Erhitzen und das anschließende Abkühlen der Elemente umfassen, um elektrische Kontakte, die darauf gebildet sind, zu schmelzen, um sie mit den elektrischen Kontakten zu benachbarten Elementen in Verbindung zu bringen. Eine Alternative besteht darin, die angeordneten Elemente in einer chemischen Galvanisierlösung einzubringen, um das Metallvolumen zu erhöhen, bis sie miteinander oder mit einem strukturierten Substrat in Kontakt kommen. Eine weitere Alternative besteht darin, eine Oberflächenbeschichtung zu entfernen, die auf den Elementen aufgebracht ist, um einen direkten elektrischen Kontakt zu ermöglichen. In einer bevorzugten Ausführungsform ist jedes der Elemente mit einer Breite von weniger als 1 μm für die dreidimensionale Anordnung ausgebildet, obwohl in einer zweidimensionalen Anordnung größere Elemente verwendet werden können.
  • Die Elemente können aus Halbleitermaterial gebildet sein und Speicherelemente sein, die am Ende ein Halbleiterbauelement bilden.
  • Die Elemente können in einer einzigen Ebene oder in einer Stapelanordnung ausgerichtet sein. Die gerichtete Ausrichtung kann durch die Anwendung von magnetischen oder elektrostatischen Kräften durchgeführt werden. Jedes der mehreren Elemente kann so gebildet sein, dass es eine symmetrische Form aufweist, um eine einfache Anordnung zu gewährleisten. Dies kann es notwendig machen, dass jedes Element einige redundante Merkmale aufweist. Die Elemente können so geformt sein, dass sie nur in einer Orientierung eng zusammengepackt werden können.
  • Die Flüssigkeit kann eine deionisierte Lösung sein. Die Gitteranordnung kann durchgeführt werden, indem die Konzentration der Elemente, die sich in der Flüssigkeit befinden, erhöht wird, bis sich die Elemente in einer periodischen kristallähnlichen Struktur anordnen, die eine Struktur mit hoher Entropie sein kann. Dabei kann es sein, dass die Elemente beschichtet werden müssen, um die Van-der-Waals-Kräfte zu überwinden und die Beschichtung kann die Elemente mit geladenen Oberflächen versehen.
  • Die Elemente können so gebildet sein, dass sie polarisiert sind, um die gegenseitige Anziehungskraft zu gewährleisten oder so, dass sie durch ein externes magnetisches oder elektrisches Feld angezogen werden, so dass die gerichtete Ausrichtung durchgeführt werden kann. Alternativ können die Elemente nach dem Herstellen so beschichtet sein, dass sie elektrisch oder magnetisch polarisiert sind, um die gerichtete Ausrichtung zu unterstützen.
  • Die Elemente können angeordnet sein, um unterschiedliche Anziehungskräfte auf verschiedenen Flächen jedes Elementes aufzuweisen, um eine spontane Ausrichtung der Elemente zu erreichen, wenn das Verhältnis der Elementkonzentration zur Flüssigkeit sich erhöht.
  • Der Schritt des Ausrichtens kann die Anwendung von stehendem Licht oder Klangwellen auf die Flüssigkeit umfassen, wobei die Periodendauer solcher Wellen im wesentlichen die gleiche ist wie die Abstände des Elementgitters, das gebildet werden soll. Er kann auch das Aufschwemmen der Elemente auf die Oberfläche einer Flüssigkeit und das Ziehen eines Substrats durch die Oberfläche der Flüssigkeit umfassen, um die Elemente auf die Oberfläche des Substrats zu ziehen. Das Ausrichten der Elemente auf einem Substrat kann durch Anwenden einer stehenden periodischen mechanischen Vibration auf das Substrat unterstützt werden.
  • Die Kontakte zwischen den Elementen können elektrische Kontakte sein, jedoch kann Information an die Elemente übertragen und von den Elementen empfangen werden, indem elektromagnetische Strahlung verwendet wird. Lagen von angeordneten Elementen können miteinander verbunden werden, wobei die Elemente auf einem Substrat ausgerichtet sind, wobei das Substrat leitfähige Säulen aufweisen kann, um die getrennten Schichten der Elemente zu verbinden.
  • Ein Beispiel der vorliegenden Erfindung wird nun mit Bezug auf die beigefügten Zeichnungen näher erläutert, in denen:
  • 1 eine schematische Ansicht von Elementen zeigt, die gemäß des Verfahrens der Erfindung ausgerichtet sind;
  • 2 eine schematische Draufsicht auf einen Speicherbaustein zeigt, der gemäß der vorliegenden Erfindung ausgebildet ist;
  • 3 ein schematisches Diagramm für ein beispielhaftes Verfahren für die Gitterausrichtung zeigt, das in der Erfindung angewendet wird;
  • 4 ein schematisches Diagramm zeigt, das darstellt wie Elemente, die in der Erfindung verwendet werden, auf einem Wafer gebildet werden können;
  • 5 ein schematisches Diagramm zeigt, das einen beispielhaften Produktions- und Testprozess zum Herstellen der Elemente, die in der Erfindung verwendet werden, darstellt;
  • 6A und 6B schematische Diagramme sind, die eine Vorrichtung und einen Prozess zum Ausrichten von Elementen, die in der Erfindung verwendet werden, in einer Flüssigkeit darstellen;
  • 7 ein schematisches Diagramm ist, das ein zweites beispielhaftes Ausrichtungsverfahren, das in der Erfindung verwendet wird, zeigt; und
  • 8 ein schematisches Diagramm ist, das ein drittes beispielhaftes Ausrichtungsverfahren, das in der Erfindung verwendet wird, zeigt.
  • Mit Bezug auf 1 soll in einem ersten Verfahrensstand eines Beispiels des Verfahrens der Erfindung mehrere Einzelelemente 1 hergestellt werden (in diesem Beispiel Halbleiterspeicherelemente), die mit Hilfe herkömmlicher Herstellungstechniken gebildet sind. Im Falle von Halbleiterelementen kann dies das Bilden von Elementen auf einer Opferschicht umfassen, die dann weggeätzt wird. Bei diesen Beispielen stellt jedes Element einen einzelnen Halbleiterbaustein dar, obwohl jedes mehr als ein Halbleiterbaustein darstellen kann. Jedes der Halbleiterelemente wird in einem oder mehreren Verbindungsleiterbahnen 2 gebildet, die zu leitfähigen Bereichen 3 auf der Oberfläche jedes Speicherelements 1 führen. Diese Leiterbahnen 2 und Bereiche 3 sind in diesem Beispiel aus einem Metall gebildet und mit einem Isolator beschichtet (nicht gezeigt), wobei die Bereiche 3 aus einem bei niedriger Temperatur schmelzenden Lot gebildet sind. Der Isolator verhindert die Metall-zu-Metall-Anziehung während der späteren Ausrichtung, die unten beschrieben ist.
  • Sind die Einzelelemente 1 einmal hergestellt, werden sie getestet, während sie sich noch auf ihren Ursprungswafer 10 (4) befinden, um ihre Betriebsfähigkeit zu bestätigen, und werden anschließend heruntergeätzt (5) und in eine Flüssigkeit gegeben, wie beispielsweise in eine deionisierte Lösung.
  • 5 zeigt wie die Elemente 1, die in der Erfindung verwendet werden, hergestellt, getestet und von ihrem Ursprungswafer 10 herabgelöst werden können. In einer ersten Stufe wird eine Opferschicht 11 unter einem aktiven Bereich 12 auf dem Wafer 10 gebildet. Die Elemente 1 werden dann auf der obersten Schicht des Wafers 10 definiert und getestet. Ein Fotolack 13 wird dann aufgebracht und über den fehlerhaften Elementen 14 freigelegt. Die fehlerhaften Elemente 14 werden dann weggeätzt. Ein weiteres Ätzen entfernt die Bereiche der aktiven Region 12 bis zur Opferschicht 11. Die Opferschicht 11 wird dann weggeätzt, um die Einzelelemente 1 von dem Wafer 10 zu lösen. Tensidlösungen können verwendet werden, um zu verhindern, dass sich die Elemente während des Ablösens gegenseitig anziehen, und die Flüssigkeit, in denen sie aufbewahrt werden, ist deionisiert.
  • Wenn alle funktionsfähigen Elemente in die Flüssigkeit eingebracht worden sind, wird das Ausrichten der Einzelelemente 1 in einem Gitter durchgeführt, um die Einzelelemente einander benachbart in einer Anordnung, wie sie in 1 dargestellt ist, zu positionieren. Mehrere Gitterausrichtungstechniken sind möglich.
  • In einem ersten Beispiel des Gitterausrichtungsverfahrens wird, nachdem die Elemente in die Flüssigkeit eingebracht worden sind, die Elementkonzentration erhöht und/oder die Ionenkonzentration reduziert, bis sie ein Kristallgitter mit hoher Entropie bilden.
  • Die Lösung kann in einer gesättigten Lösung vorgenommen werden, indem die Konzentration so erhöht wird, dass es für eine natürliche Kristallorientierung ausreichend wäre, jedoch wird diese Lösung so behandelt wird, um eine solche Orientierung zu verhindern. Die Kristallisierung kann dann initiiert werden, indem ein strukturiertes Substrat eingebracht wird. Ein Verfahren zum Ausrichten, das diese Technik verwendet, ist in „Colloids, in Suspense", Seite 27 bis 30, Physics world 1996 und „Physical Review Letters" (1986), Vol. 57, Seite 1733 bis 1736 offenbart. Diese Gitterausrichtungsverfahren sind insbesondere geeignet zur Verwendung bei der Bildung von dreidimensionalen Bauelementen.
  • Wie oben erwähnt, kann ein Keimling vorgesehen sein, auf dem die Kristallisation auftritt. Der Keimling kann ein strukturierter Chip mit Verbindungen sein, der die Basis eines Speicherendproduktes bildet und eine periodische Struktur aufweist, die die gleiche ist, wie das resultierende, periodische Anordnen der ausgerichteten Elemente.
  • Die Kristallisation auf dreidimensionalen Gittern kann durch die Verwendung einer stehenden Lichtwelle verbessert werden, die durch Überlagerung einer hinlaufenden und zurücklaufenden Laserlichtwelle einer wohl definierten Phase und Wellenlänge erzeugt wird. Dies in 6 dargestellt, wobei die Laserlichtwelle 20 mit einem halbdurchlässigen Spiegel 21 versehen ist, der den Lichtstrahl aufspaltet und ihn zu Spiegel 22 und dadurch auf beide Seiten eines Vorratsbehälters 23 leitet. Die Elemente 1 in der Flüssigkeit sind innerhalb des Vorratsbehälters 23 und eine stehende Lichtquelle 24 wird in dem Vorratsbehälter erzeugt. Wenn dies in drei rechtwinkligen Richtungen durchgeführt wird, wird ein periodisch moduliertes oszillierendes elektrisches Feld erzeugt, das eine dreidimensionale kubische Gittersymmetrie aufweist. Durch Einstellen der Wellenlänge, so dass sie zu der Gitterperiode vergleichbar ist, werden die Elemente weiter ausgerichtet.
  • In einem zweiten Beispiel werden die elektrohydrodynamischen Eigenschaften der Elemente 1 ausgenutzt. In diesem zweiten Beispiel, das in 3 gezeigt ist, ist ein Substrat 4, das die Verbindungsbasis des herzustellenden Bauelements bildet, zur Verfügung gestellt. Flüssigkeit, die eine niedrige Elementkonzentration enthält, wird dann über die Oberfläche des Substrats 4 geleitet, und die Elemente 1 ordnen sich selbst unter Einwirkung eines elektrischen Feldes darauf an. Diese Technik ist insbesondere nützlich bei der Bildung von zweidimensionalen Bauelementen und ermöglicht den Aufbau von verschiedenen Schichten, wobei die Eigenschaften jeder Schicht durch die Art der Flüssigkeit und die zur Verfügung gestellte Elementkonzentration bestimmt wird. Ein Verfahren des Ausrichtens, das diese Technik verwendet, wird in „Field Induced Layering of Colloidal Crystals", Seiten 706 bis 709, Science, Volume 272, Mai 1996, erörtert.
  • Das Substrat 4 kann eine Isolationsschicht oder Isolationsschichten 30 (7) aufweisen, die mit Löchern bis zu einer leitenden Schicht 31 strukturiert ist. Wenn ein elektrisches Feld zwischen der leitenden Schicht 31 und einer leitenden Schicht 32 auf der Oberfläche der Isolationsschicht 30 angelegt wird, werden die Elemente 1 in die Löcher in der Isolationsschicht 31 durch hydrodynamische Kräfte gezogen. Mehrere Schichten von Isolationsmaterial 30 können von einander durch alternierende Schichten von Metall 33 vorgesehen sein, die in dem Endprodukt Adresselektroden für die ausgerichteten Elemente sein können. Mit mehreren Isolationsschichten 30, können mehrere Elemente 1 in die Löcher gezogen werden, um geordnete Stapel von Elementen 1 zu bilden. Die Löcher und Elemente 1 können so geformt sein, dass die Elemente 1 sich nur mit einer bestimmten Ausrichtung in den Löchern bewegen können.
  • Die weitere Technik ist in 8 gezeigt. Bei dieser Technik werden die Elemente 1 mit einer hydrophobischen und einer hydrophilen Schicht beschichtet. Die Elemente 1 können dann auf die Oberfläche einer Flüssigkeit, wie z. B. Wasser, geschwemmt werden. Ein beweglicher Balken 40 kann dann auf der Oberfläche des Wassers vorgesehen sein, um die Elementkonzentration zu steuern. Ein Substrat 41 kann dann durch die Oberfläche der Flüssigkeit gezogen werden, während der Balken 40 gegen sie bewegt wird, um eine konstante Elementkonzentration auf der Oberfläche der Flüssigkeit zu halten und dem Substrat zu ermöglichen, die Elemente heranzuziehen, um eine Feldanordnung auszubilden. Dieser Schritt kann wiederholt werden, um nachfolgende Schichten hinzuzufügen. Ein weiterer Prozessschritt kann erforderlich sein, um die getrennten Schichten mit einander zu verbinden. Alternativ kann das Substrat leitfähige Säulen aufweisen, die verwendet werden können, um die nachfolgenden Schichten zu verbinden. Das Substrat kann auch hydrophobische und hydrophile Schichten aufweisen, um die Bereiche zu definieren, von denen die Elemente angezogen werden.
  • Bevor oder nachdem die Gitteranordnung durch eines der obigen Verfahren durchgeführt worden ist, ist die gerichtete Ausrichtung der einzelnen Elemente 1 erforderlich. Es gibt mehrere Techniken, die angewendet werden können, um diese gerichtete Ausrichtung durchzuführen.
  • In einem ersten Beispiel eines Verfahrens zur gerichteten Ausrichtung kann jedes der Elemente mit magnetischem Material, das auf einer Oberfläche aufgebracht wird, versehen sein, wodurch sie gegenseitig angezogen werden, wobei geeignete Oberflächen sich gegenseitig anziehen, um die korrekte Ausrichtung zu erreichen. Das magnetische Material kann mit Hilfe einer herkömmlichen Metallisierungstechnik oder einem vergleichbarem Prozess aufgebracht werden.
  • In einem zweiten Beispiel kann jedes der Elemente 1 mit einem Bereich ausgebildet werden, der elektrisch oder magnetisch polarisiert ist, der verwendet wird, um die Elemente 1 durch Anwenden eines externen elektrischen oder magnetischen Ausrichtungsfeldes auszurichten.
  • Die Element-zu-Element-Abstoßung wird durch Kolloidchemie so gesteuert, dass sie größer ist als die Element-zu-Element-Anziehung aufgrund von elektrostatischen oder magnetischen Bipol-zu-Bipol-Anziehungskräften.
  • In einem dritten Beispiel kann die Ausrichtung durchgeführt werden, indem jedes der Elemente 1 mit Beschichtungen von verschiedenen Materialien auf verschiedenen Oberflächen der Einzelelemente 1 versehen werden. Jedes der Materialien hat verschiedene Hafteigenschaften und bildet Oberflächen mit verschiedenen van-der-Waals-Kräften. Diese verschiedenen Eigenschaften erzeugen künstliche Bindungen, die zur Ausrichtung der Elemente 1 in einer bestimmten Richtung führen, wenn die Temperatur der Gitteranordnung, die Ionenkonzentration, die Elementkonzentration oder die Bewegung verändert wird.
  • In jedem der obigen Beispiele gibt es eine Möglichkeit von Effekten, die sich in der Anordnung ausbilden, die zu einem nicht brauchbaren Produkt führen. Defekte können reduziert werden, indem der Prozess bei einer geringen Gravitation (d. h. bei der Herstellung im Erdorbit) durchgeführt wird, oder bei Scher-Kräften, die den Kristall in einem Beschleunigungsbereich mit hohen Scher-Kräften schmelzen würden, während der Beschleunigungsbereich mit niedrigen Sheer-Kräften kristallin verbleibt. Mit Hilfe dieser Technik kann erreicht werden, dass die Kristallisationsgrenze sich mit einer kontrollierten Geschwindigkeit und Richtung bewegt. Dies vermeidet Unordnung in der Anordnung. Die Verwendung einer stehenden Lichtwelle oder alternativ einer stehenden Schallwelle ist in dieser Stufe möglich, um die Kristallstruktur zu verbessern.
  • Eine weitere Ausrichtungstechnik, die verwendet werden kann ist es, die Lösung der Elemente zwischen einer Glasplatte und einem strukturierten Substrat unter Druck zu setzen. Der Abstand zwischen der Glasplatte und dem Substrat wird verwendet, um die Kristallgitterstruktur von einem dreieckigen Gitter zu einem quadratischen Gitter (siehe Pawel Contemporary Physics, 1983, Volume 24, Section 6) zu bringen.
  • Wenn der Verfahrensschritt der gerichteten Ausrichtung mit Hilfe eines der obigen Beispiele beendet ist, werden die ausgerichteten Elemente auf eine Temperatur erwärmt, bei der die leitenden Bereiche 3 schmelzen und aufgrund von Oberflächenspannungseffekten mit benachbarten leitenden Regionen 3 in Kontakt kommen. Die Elemente werden dann abgekühlt, um es den leitfähigen Regionen 3 zu ermöglichen, sich auszubilden und geeignete elektrische Verbindungen miteinander zu bilden, wie in 2 dargestellt ist.
  • In einer weiteren Ausführungsform kann das Gitter in einer chemischen Galvanisierlösung eingebracht sein, die das Volumen der Metallbereiche erhöht, so dass sie miteinander einen ausreichenden elektrischen Kontakt herstellen.
  • Alternativ können die Elemente 1 mit anderen als gerichteten elektrischen Kontakten adressiert werden. Die Information kann mit Hilfe von elektromagnetischer Strahlung an sie übertragen und von ihnen empfangen werden. Im Falle eines Speicherelementes kann der Zustand des Elementes durch Strahlen von Licht einer vorgegebenen Frequenz auf das Element detektiert werden und weiterhin detektiert werden, ob das Licht absorbiert wird. In einem anderen Fall, kann die Messung auf der Sekundäremission von Licht basieren, die eine unterschiedliche Frequenz aufweist. In einem weiteren Beispiel kann jedes Element einen Schaltkreis umfassen, der in der Lage ist, seine eigene Adresse zu speichern, so dass der gesamte Kristall bestrahlt wird und nur das adressierte Element antwortet. In einer weiteren Alternative kann das Licht auf ein bestimmtes Element fokussiert werden, was zwei Lichtstrahlen erfordern kann. Bei dieser Ausführungsform kann die gemeinsame Amplitude nur für ein Element, das durch zwei Strahlen getroffen wird, größer als ein Schwellwert sein. Wenn zwei Lichtstrahlen verwendet werden, ist es möglich, Lichtstrahlen mit verschiedenen Lichtfrequenzen zu verwenden, wobei das Licht nur dann aktiviert wird, wenn Licht dieser zwei Frequenzen beim Auftreffen zusammenwirkt. Es ist selbstverständlich, dass dies auf drei Lichtstrahlen erweitert werden kann, wobei jeder Lichtstrahl auf nur eine Ebene fokussiert wird, wobei der Schnittpunkt der drei Lichtstrahlen das Element auswählt.

Claims (21)

  1. Verfahren zum Herstellen einer integrierten Schaltung aus einer Mehrzahl von physikalisch voneinander getrennten individuellen elektrischen Elementen (1) mit folgenden, aufeinander folgenden Schritten: a) Herstellen von einer Mehrzahl von elektrischen Elementen (1); b) Überprüfen der Betriebssfähigkeit von jedem der Elemente (1) und Aussondern von nicht betriebsfähigen Elementen (14); c) Aufbewahren der betriebsfähigen Elemente in einer Flüssigkeit; d) Ausrichten der aufbewahrten Elemente, so dass jedes Element zu mindestens einem weiteren Element benachbart ist, wobei das Ausrichten die zwei Schritte umfasst: Anordnen der Elemente (1) in einem dreidimensionalen Gitter, in dem die Elemente durch Anwendung einer kolloid-chemischen Technik gestapelt sind und gerichtete Ausrichtung der Elemente (1); und e) Bearbeiten der Anordnung der Elemente (1) um Verbindungen zwischen ihnen herzustellen und dadurch eine einzelne integrierte Schaltung zu erzeugen.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Bearbeitens das Erhitzen und anschließendes Abkühlen der Elemente (1) umfasst, um elektrische Kontakte (3), die darauf gebildet sind, zu schmelzen, um sie mit den elektrischen Kontakten (3) von benachbarten Elementen (1) in Verbindung zu bringen.
  3. Verfahren nach Anspruch 1, wobei der Schritt des Bearbeitens das Galvanisieren der Elemente (1) umfasst, um zwischen ihnen Verbindungen zu bilden.
  4. Verfahren nach Anspruch 1, wobei der Schritt e) des Bearbeitens das Trocken der Anordnung der Elemente (1) umfasst, um anhaftende Flüssigkeit zu entfernen.
  5. Verfahren nach Anspruch 1, wobei der Schritt e) des Bearbeitens das Entfernen einer Oberflächenbeschichtung, die auf den Elementen (1) aufgebracht ist, umfasst, um einen direkten elektrischen Kontakt zu ermöglichen.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei jedes der Elemente (1) im Wesentlichen würfelförmig ist, und mit einer Breite von weniger als 1 μm gebildet ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei die Elemente (1) aus einen Halbleitermaterial gebildet sind.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Elemente (1) Speicherelemente sind.
  9. Verfahren nach Anspruch 1, wobei die gerichtete Ausrichtung durch die Anwendung von magnetischen oder elektrostatischen Kräften durchgeführt wird.
  10. Verfahren nach einem der vorangehenden Ansprüche, wobei jedes der Mehrzahl der Elemente (1) so gebildet ist, dass sie eine symmetrische Form aufweisen.
  11. Verfahren nach einem der vorangehenden Ansprüche, wobei die Flüssigkeit eine deionisierte Flüssigkeit ist.
  12. Verfahren nach einem der vorangehenden Ansprüche, wobei die Gitterausrichtung durch Erhöhen des Verhältnisses zwischen der Elementkonzentration und der Flüssigkeit durchgeführt wird.
  13. Verfahren nach Anspruch 12, wobei die Elemente (1) beschichtet sind, um die Van Der Wals Kräfte zu überwinden.
  14. Verfahren nach einem der vorangehenden Ansprüche, wobei die Elemente (1) so gebildet sind, dass sie polarisiert sind, um ihre wechselseitige Anziehungskraft zu erhöhen.
  15. Verfahren nach einem der vorangehenden Ansprüche, wobei die Elemente (1) mit verschiedenen Anziehungskräften auf unterschiedlichen Flächen jedes Elementes (1) versehen sind, um eine spontane Ausrichtung der Elemente (1) zu bewirken, wenn das Verhältnis der Elementkonzentration zur Flüssigkeit erhöht wird.
  16. Verfahren nach einem der vorangehenden Ansprüche, das weiterhin den Schritt des Beschichtens der Elemente (1) umfasst, so dass sie elektrisch oder magnetisch polarisiert werden.
  17. Verfahren nach einem der vorangehenden Ansprüche, wobei der Schritt des Ausrichtens einen Schritt des Anwendens von stehenden Licht- (24) oder Schallwellen auf die Flüssigkeit umfasst, wobei die Licht- (24) oder Schallwellen eine Periode aufweisen, die im Wesentlichen dem Abstand des Elementgitters, das gebildet werden soll, entspricht.
  18. Verfahren nach einem der vorangehenden Ansprüche, wobei die Elemente (1) so geformt sind, dass sie in einer Ausrichtung eng zueinander gepackt werden.
  19. Verfahren nach einem der vorangehenden Ansprüche, wobei die Verbindungen (3) zwischen den Elementen (1) elektrische Verbindungen sind.
  20. Verfahren nach einem der vorangehenden Ansprüche, wobei das Verfahren den weiteren Schritt des Verbindens der Schichten von angeordneten Elementen (1) umfasst.
  21. Verfahren nach einem der vorangehenden Ansprüche, wobei die Elemente (1) auf einem Substrat (4) ausgerichtet werden, das auf seiner Oberfläche leitfähige Säulen aufweist, wobei die Säulen verwendet werden, um verschiedene Schichten von Elementen (1) zu verbinden.
DE69731208T 1996-08-06 1997-08-06 Verfahren zur herstellung einer integrierten schal tungsanordnung Expired - Lifetime DE69731208T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9616540.2A GB9616540D0 (en) 1996-08-06 1996-08-06 Integrated circuit device manufacture
GB9616540 1996-08-06
PCT/GB1997/002093 WO1998006132A1 (en) 1996-08-06 1997-08-06 Integrated circuit device manufacture

Publications (2)

Publication Number Publication Date
DE69731208D1 DE69731208D1 (de) 2004-11-18
DE69731208T2 true DE69731208T2 (de) 2005-02-17

Family

ID=10798120

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69731208T Expired - Lifetime DE69731208T2 (de) 1996-08-06 1997-08-06 Verfahren zur herstellung einer integrierten schal tungsanordnung

Country Status (9)

Country Link
US (1) US6300149B1 (de)
EP (1) EP0917733B1 (de)
JP (1) JP2000516394A (de)
AT (1) ATE279786T1 (de)
AU (1) AU3778397A (de)
CA (1) CA2261864C (de)
DE (1) DE69731208T2 (de)
GB (1) GB9616540D0 (de)
WO (1) WO1998006132A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214566B1 (en) * 2000-06-16 2007-05-08 Micron Technology, Inc. Semiconductor device package and method
US6825049B2 (en) * 2002-01-24 2004-11-30 Massachusetts Institute Of Technology Method and system for field assisted statistical assembly of wafers
US20060014322A1 (en) * 2002-07-11 2006-01-19 Craig Gordon S Methods and apparatuses relating to block configurations and fluidic self-assembly processes
US6710436B1 (en) * 2002-12-12 2004-03-23 Sun Microsystems, Inc. Method and apparatus for electrostatically aligning integrated circuits
DE10334388B3 (de) * 2003-07-28 2004-10-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Auftragen von Material auf einen Bereich eines elektrischen Bauteils
DE102004044179B4 (de) * 2004-06-30 2010-04-22 Osram Opto Semiconductors Gmbh Verfahren zur Montage von Halbleiterchips
US7629026B2 (en) * 2004-09-03 2009-12-08 Eastman Kodak Company Thermally controlled fluidic self-assembly
US7701754B1 (en) 2006-09-05 2010-04-20 National Semiconductor Corporation Multi-state electromechanical memory cell
US8018009B2 (en) * 2007-12-07 2011-09-13 METAMEMS Corp. Forming large planar structures from substrates using edge Coulomb forces
US8531848B2 (en) * 2007-12-07 2013-09-10 METAMEMS Corp. Coulomb island and Faraday shield used to create adjustable Coulomb forces
US8008070B2 (en) * 2007-12-07 2011-08-30 METAMEMS Corp. Using coulomb forces to study charateristics of fluids and biological samples
US7863651B2 (en) * 2007-12-07 2011-01-04 METAMEMS Corp. Using multiple coulomb islands to reduce voltage stress
US7946174B2 (en) * 2007-12-07 2011-05-24 METAMEMS Corp. Decelerometer formed by levitating a substrate into equilibrium
US7965489B2 (en) * 2007-12-07 2011-06-21 METAMEMS Corp. Using coulomb forces to form 3-D reconfigurable antenna structures
US8159809B2 (en) * 2007-12-07 2012-04-17 METAMEMS Corp. Reconfigurable system that exchanges substrates using coulomb forces to optimize a parameter
US7812336B2 (en) * 2007-12-07 2010-10-12 METAMEMS Corp. Levitating substrate being charged by a non-volatile device and powered by a charged capacitor or bonding wire
US20090149038A1 (en) * 2007-12-07 2009-06-11 Metamems Llc Forming edge metallic contacts and using coulomb forces to improve ohmic contact
US7728427B2 (en) * 2007-12-07 2010-06-01 Lctank Llc Assembling stacked substrates that can form cylindrical inductors and adjustable transformers
US11251166B2 (en) * 2014-10-31 2022-02-15 eLux, Inc. Fluidic assembly emissive display using axial light emitting diodes (LEDs)
KR20230168816A (ko) * 2022-06-08 2023-12-15 삼성전자주식회사 마이크로 칩 및 이를 포함하는 디스플레이 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2656019C3 (de) 1976-12-10 1980-07-17 Brown, Boveri & Cie Ag, 6800 Mannheim Vorrichtung zum Ausrichten und Anlöten von Podesten bzw. Ronden bezüglich der bzw. an den lötfähigen ohmschen Kontakten) von Halbleiterbauelementen
US5038852A (en) * 1986-02-25 1991-08-13 Cetus Corporation Apparatus and method for performing automated amplification of nucleic acid sequences and assays using heating and cooling steps
US5333675C1 (en) * 1986-02-25 2001-05-01 Perkin Elmer Corp Apparatus and method for performing automated amplification of nucleic acid sequences and assays using heating and cooling steps
US5656493A (en) * 1985-03-28 1997-08-12 The Perkin-Elmer Corporation System for automated performance of the polymerase chain reaction
US4902624A (en) * 1987-11-23 1990-02-20 Eastman Kodak Company Temperature cycling cuvette
US4810653A (en) * 1987-11-23 1989-03-07 Eastman Kodak Company Cuvette with non-flexing thermally conductive wall
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
CA1329698C (en) * 1989-06-12 1994-05-24 Mark Joseph Devaney, Jr. Temperature control device
DE69030195T2 (de) 1989-07-07 1997-06-19 Irvine Sensors Corp Fabrikation einer elektronischen schaltungseinheit, welche gestapelte ic-lagen mit umleitungsleitungen enthält
US5098660A (en) * 1990-01-08 1992-03-24 Eastman Kodak Company Transfer apparatus for chemical reaction pack
FI915731A0 (fi) * 1991-12-05 1991-12-05 Derek Henry Potter Foerfarande och anordning foer reglering av temperaturen i ett flertal prov.
US5355577A (en) * 1992-06-23 1994-10-18 Cohn Michael B Method and apparatus for the assembly of microfabricated devices
US5414637A (en) 1992-06-24 1995-05-09 International Business Machines Corporation Intra-module spare routing for high density electronic packages
CA2115360A1 (en) * 1992-07-01 1994-01-20 Keiichi Katoh Heating/cooling apparatus made of ceramics
US5545291A (en) * 1993-12-17 1996-08-13 The Regents Of The University Of California Method for fabricating self-assembling microstructures
EP0662345B1 (de) * 1994-01-06 2000-05-31 Johnson & Johnson Clinical Diagnostics, Inc. Vorrichtung zum Erwärmen einer Flüssigkeitsführenden Kammer von einer Reaktionscuvette
AU698953B2 (en) * 1994-04-29 1998-11-12 Applied Biosystems, Llc System for real time detection of nucleic acid amplification products
US5639428A (en) * 1994-07-19 1997-06-17 Becton Dickinson And Company Method and apparatus for fully automated nucleic acid amplification, nucleic acid assay and immunoassay
US5589136A (en) * 1995-06-20 1996-12-31 Regents Of The University Of California Silicon-based sleeve devices for chemical reactions

Also Published As

Publication number Publication date
ATE279786T1 (de) 2004-10-15
CA2261864C (en) 2006-11-21
AU3778397A (en) 1998-02-25
WO1998006132A1 (en) 1998-02-12
US6300149B1 (en) 2001-10-09
EP0917733B1 (de) 2004-10-13
GB9616540D0 (en) 1996-09-25
EP0917733A1 (de) 1999-05-26
CA2261864A1 (en) 1998-02-12
DE69731208D1 (de) 2004-11-18
JP2000516394A (ja) 2000-12-05

Similar Documents

Publication Publication Date Title
DE69731208T2 (de) Verfahren zur herstellung einer integrierten schal tungsanordnung
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
EP1716595B1 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE60314969T2 (de) Hochleistungskontaktlöcher für vertikale Packung integrierter Schaltungen
DE69535276T2 (de) Herstellungsverfahren für eine thermoelektrische Anordnung
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102008045735B4 (de) Gestapelte Halbleiterchips
DE102014119230A1 (de) Vorstehende Kontakthöckerpads für Bond-auf-Leitungs-Prozessierung
DE102009029873A1 (de) Reparierbares Halbleiterbauelement und Verfahren
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE112020005737T5 (de) Verfahren zur Herstellung eines Funktionschips, der geeignet ist, mit Drahtelementen zusammengebaut zu werden
DE19757269A1 (de) Silicium-Auf-Isolator-Halbleitersubstrat und Herstellungsverfahren hierfür
DE102019123780A1 (de) Verfahren zum herstellen eines halbleiter-package und halbleiter-package
DE10153666A1 (de) Kontaktanordnung mit hoher Dichte
DE19924935C1 (de) Verfahren zur Herstellung von dreidimensionalen Schaltungen
DE102008053645A1 (de) Verfahren zum Herstellen von mehreren Halbleiter-Bauelementen
DE60320513T2 (de) Herstellungsverfahren für einen elektronischen Modul mit einem aktiven Bauteil auf einem Substrat
DE10209204B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE102004049654B3 (de) Halbleiterbauteil mit Kunststoffgehäuse und Verfahren zur Herstellung desselben
DE10355599B4 (de) Verfahren zur Durchführung einer lithographischen Belichtung mithilfe polarisierter elektromagnetischer Strahlung in einer lithographischen Belichtungseinrichtung
DE3931238C2 (de)
DE19904571C1 (de) Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind
DE102012212152A1 (de) Chip, der eine integrierte schaltung aufweist, herstellungsverfahren und verfahren zum lokalen leitfähigmachen einer kohlenstoffhaltigen schicht

Legal Events

Date Code Title Description
8364 No opposition during term of opposition