-
Die Erfindung bezieht sich auf das
-Gebiet der digitalen Signalverarbeitung, und insbesondere auf einen
Viterbi-Dekodierer,
der zum Beispiel zur Dekodierung von Mehrfach-Mode-Trellis-kodierten, hochauflösenden Fernseh-(HDTV)-Signalen geeignet
ist.
-
In Rundfunk- und Nachrichten-Anwendungen
wird eine Trellis-Kodierung verwendet, um die Signal-Rausch-Immunität zu verbessern.
Trellis-Kodierung wird in Verbindung mit anderen Verfahren verwendet, um
gegen bestimmte Rauschquellen zu schützen. Eines dieser Verfahren
ist die Daten-Verschachtelung,
die verwendet wird, um gegen Störstöße zu schützen, die
während
der Übertragung
auftreten können.
Bei diesem Verfahren werden Daten vor der Übertragung in einer vorgeschriebenen
Reihenfolge angeordnet (verschachtelt), und beim Empfang wird die
ursprüngliche
Reihenfolge wiederhergestellt (enrschachtelt). Diese Operation verteilt
oder zerstreut die Daten in der Zeit in einer vorbestimmten Reihenfolge,
so dass ein Datenverlust während
der Übertragung
nicht zu einem Verlust von aneinander angrenzenden Daten führt. Statt
dessen wird jeder Datenverlust verstreut und wird daher leichter
verdeckt oder korrigiert. Ein anderes Verfahren zur Erzielung einer
Immunität
gegen Störungen
ist eine Störungs-Sperrfilterung,
die verwendet werden kann, um ein Signal gegen datenabhängiges Übersprechen
und Gleichkanal-Störungen
zu schützen.
-
Trellis-Kodierungs-Erfordernisse
für hochauflösendes Fernsehen
in den Vereinigten Staaten sind dargelegt in den Abschnitten 4.2.4–4.2.6 (Anhang
D), 10.2.3.9, 10.2.3.10 und anderen Abschnitten der digitalen Fernseh-Norm
für HDTV-Übertragung vom 12. April 1995,
vorbereitet von dem United States Advanced Television Systems Committee
(ATSC) (nach folgend als HDTV-Norm bezeichnet). Die HDTV-Norm stellt
ein Trellis-Kodiersystem dar, das eine Verschachtelungs-Funktion verwendet,
die
12 parallele Trellis-Kodierer bei einem Sender und
12 parallele
Trellis-Dekodierer bei einem Empfänger für die Verarbeitung von
12 verschachtelten
Datenströmen
umfasst. Eine solche Anordnung ist auch in
EP 677 965 A offenbart. Das
Trellis-Kodiersystem der HDTV-Norm verwendet auch ein Störungs-Sperrfilter
bei einem Empfänger-Dekodierer,
um NTSC-Frequenzen zugeordnetes Übersprechen
und Gleichkanal-Störungen
zu dämpfen.
Das Sperrfilter, wie es in der HDTV-Norm spezifiziert ist, ist wahlweise
und kann dynamisch in Abhängigkeit
von den besonderen Daten angewendet werden, die dekodiert werden.
-
Die Verwendung eines verschachtelten
Codes oder von dynamisch auswahlbaren Filterfunktionen zusammen
mit Trellis-Dekodierung führt
zusätzliche
Trellis-Dekodierer, Bemessungs-Beschränkungen und Betriebsarten ein.
Diese zusätzlichen
Bemessungs-Beschränkungen
und Betriebsarten komplizieren die Ausbildung und die Ausführung der
Trellis-Dekodierungs-Funktion
beträchtlich,
z. B. für
HDTV-Empfänger-Anwendungen.
Insbesondere entstehen Komplikationen, wenn der Trellis-Dekodierer
ein nahtloses Umschalten zwischen mehreren Betriebsarten vorsehen
muss, was zum Beispiel beim Umschalten zwischen NTSC-gefilterten und
nicht gefilterten Eingangs-Daten oder beim Umschalten zwischen HDTV-Programm-Kanälen auftreten kann.
Außerdem
erfordern Kosten- und Hardware-Beschränkungen bei Verbraucher-HDTV-Empfängern eine wirksame
kostensparende Ausführung
des Trellis-Dekodierers. Eine solche kostensparende Lösung würde eine
wirksame Trellis-Dekodierer-Architektur erfordern, die in der Lage
ist, verschachtelte Datenströme
und mehrfache Betriebsarten anzupassen.
-
Es wird weiter Bezug auf den Aufsatz
von A. Morello genommen: „FLASH-TV:
A FLEXIBLE BIT-RATE TRANSMISSION SYS-TEM FOR DIGITAL HDTV OUTSIDE BROADCASTING
BY SATELLITE", Proceedings of
the global telecommunications conference GLOBECOM 1993, Houston,
Band 3, Seiten 1622–1627,
29. 11. 1993. Dieser Aufsatz offenbart einen HDTV-Kodierer mit variabler
Bit-Rate und Modem, der in der Lage ist, die Modulation und das
Kanal-Kodier-Schema gemäß Ausbreitungsbedingungen
zu modifizieren. Die Dekodiererseite umfasst einen einzigen Viterbi-Dekodierer,
dem ein konfigurierbarer Branch-Metrik-Prozessor zur Anpassung an
die Code-Rate vorangeht.
-
Gemäß den Prinzipien der vorliegenden
Erfindung beinhaltet ein Trellis-Dekodierer-System einen adaptiven
Trellis-Dekodierer, der nahtlos zwischen verschiedenen Signal-Formaten umschaltet.
Ein offenbartes System verwendet einen einzigen Dekodierungs-Trellis
mit einer vorbestimmten Zahl von Zuständen: Der Trellis-Dekodierer
verwendet ein Code-Sequenz-Feststellungs-System,
das in Verbindung mit einem beispielsweisen Viterbi-Dekodierungs-System
beschrieben wird, das Codes in verschachtelten Eingangs-Paket-Daten feststellt.
Das Code-Sequenz-Feststellungs-System vermindert auch die Verzögerung (Latenz)
zwischen kodierten Eingangsdaten und dekodierten Ausgangsdaten.
-
In einem System zur Verarbeitung
eines Trelliskodierten Video-Eingangssignals, das eine Mehrzahl von
Signal-Formaten aufweist, z. B. teilweises Ansprechen und normale
Formate, erzeugt eine Vorrichtung Branch-Metrik-Werte in Abhängigkeit
von dem Trellis-kodierten Video-Eingangssignal.
Ein Viterbi-Dekodierer dekodiert das Video- Eingangssignal, um einen dekodierten
Ausgang- als-Reaktion auf Branch-Metrik-Werte zu erzeugen, die einen
im wesentlichen replizierten Wert enthalten, der einem der Formate
zugeordnet ist.
-
Gemäß einem Merkmal der Erfindung
umfasst das kodierte Video-Eingangssignal Gruppen von verschachtelten,
Trelliskodierten Datenpaketen. Ein Vergleichs-Netzwerk liefert Entscheidungs-Daten
als Reaktion auf Branch-Metrik-Werte, die den Trellis-kodierten
Datenpaketen zugeordnet sind. Die Entscheidungs-Daten werden durch
Trellis-Zustand und durch Datenpaket organisiert und werden Trellis-Zustands-Übergängen zugeordnet. Ein Zurückverfolgungs-Netzwerk
liefert dekodierte Daten als Reaktion auf die organisierten Entscheidungs-Daten.
-
Kurze Beschreibung
der Zeichnungen
-
In den Zeichnungen stellen dar:
-
1 ein
Trellis-Dekodier-System gemäß der Erfindung
zum Dekodieren mehrerer verschahtelter Datenströme und zum Erzeugen einer nahtlosen
Umschaltung zwischen mehreren Betriebsarten;
-
2 einen
Trellis-Kodierer, einen Vor-Kodierer
und eine Symbol-Zuordnungsliste,
wie in der HDTV-Norm beschrieben;
-
3 eine
Kodierer-Zustandstabelle; die für
das Kodierer-System von 2 abgeleitet
wurde;
-
4 ein
Vier-Zustands-Trellis-Diagramm, das für Trellis-Dekodier-Daten abgeleitet
wurde, die nicht von einem NTSC-Gleichkanal-Sperrfilter vorgefiltert
worden sind;
-
5 ein
Acht-Zustands-Trellis-Diagramm, das für Trellis-Dekodier-Daten abgeleitet
wurde, die durch ein NTSC-Sperrfilter
vor-gefiltert worden sind;
-
6 ein
Blockschaltbild, das eine Branch-Metrik-Computer-Architektur
zeigt, die für
die Verwendung in dem Trellis-Dekodierer
von 1 geeignet ist;
-
7 ein
Diagramm, das eine Branch-Metrik-Recheneinheit-Architektur
zeigt, die für
die Verwendung in der Branch-Metrik-Computer-Architektur
von 6 geeignet ist;
-
8 ein
Diagramm, das eine Architektur einer individuellen Addition-Vergleich-Auswahl-(ACS)-Einheit
gemäß der Erfindung
zeigt, die für
die Verwendung in der ACS-Funktions-Architektur von 9 geeignet ist;
-
9 ein
Diagramm, das eine ACS-Funktions-Architektur
gemäß der Erfindung
zeigt, die für
die Verwendung in dem Trellis-Dekodierer
von 1 geeignet ist;
-
10 ein
Diagramm, das eine Zurückverfolgungs-Steuereinheit-Architektur
gemäß der Erfindung zeigt,
die für
die Verwendung in dem Trellis-Dekodierer von 1 geeignet ist;
-
11 ein
Diagramm, das eine Trellis-Demapper-Architektur
zeigt, die für
die Verwendung in dem Trellis-Dekodierer
von 1 geeignet ist;
-
12 einen
nahtlos umschaltbaren Trellis-Dekodierer,
der adaptiv mehrere verschachtelte Datenströme von entweder gefilterten
oder ungefilterten Daten in Verbindung mit einem HDTV-Empfänger-System dekodiert;
-
13 ein
Fließdiagramm
für einen
erfindungsgemäßen Prozess
zur Ausführung
einer Trellis-Zurückverfolgungs-Funktion, der bei
der Trellis-Dekodierung
von verschachtelten Daten verwendet wird;
-
14 ein
Fließdiagramm
für einen
erfindungsgemäßen Vorwärtsverfolgungs-Prozess, der bei
der Trellis- Dekodierung
von verschachtelten Daten verwendet wird;
-
15 einen
erfindungsgemäßen Trellis-Dekodier-Prozess,
der die Prozesse von 13 und 14 beinhaltet und die Rückwärtsverfolgungs-Steuerfunktion
von 10 ausführt.
-
1 zeigt
ein Video-Empfänger-System 24 mit
Trellis-Dekodierer gemäß der Erfindung,
um mehrere verschachtelte Datenströme zu dekodieren, z. B. Daten,
die gemäß der HDTV-Norm
kodiert sind. Das System dekodiert adaptiv Datenströme, die
in eine Mehrzahl von Formaten vor-verarbeitet sind (z. B. ein normales 8-Pegel-Format
und ein Teil-Ansprech-l5-Pegel-Format),
und die auch in eine von einer Mehrzahl von Betriebsarten vor-verarbeitet
sind (gefilterte oder nicht gefilterte Betriebsarten). Das System
sieht auch eine nahtlose Viterbi-Dekodierer-Umschaltung zwischen
den gefilterten und den nicht gefilterten Daten-Betriebsarten vor.
Außerdem
verwendet der Dekodierer 24 in 1 eine einzige adaptive Trellis-Dekodierer-Funktion
anstatt einer Mehrzahl von parallelen Trellis-Dekodierern, wie es
die HDTV-Norm vorsieht.
-
Obwohl das offenbarte System in Verbindung
mit einem HDTV-Empfänger-System
beschrieben wird, ist dies nur ein Beispiel. Das offenbarte System
kann in anderen Arten von Kommunikations-Systemen verwendet werden.
Das System kann auch in anderen Betriebsarten verwendet werden,
die andere Arten von Vor-Verarbeitungs-Betriebsarten und Funktionen,
andere Arten von Filter-Funktionen und verschiedene Daten- Verschachtelungs-Verfahren
sowie andere Wege zur Verbesserung der Signal-Rausch-Immunität beinhalten.
-
Als Überblick werden in 1 Trellis-kodierte Eingangsdaten
DATA1 von einem Demodulator (nicht dargestellt) in eine Synchronisations-Steuereinheit 10 eingegeben.
DATA1 sind in der Form einer binäten
Datensequenz von Datensymbolen, wie bekannt, wobei jedes Symbol
durch einen zugeordneten digitalen Wert dargestellt wird. Die Gruppe
von Symbolen wird in einer komplexen Ebene als eine Gruppe von Punkten
dargestellt, die als Signal-Konstellation bezeichnet wird, wie bekannt.
Die Einheit 10 stellt Feld- und Segment-Synchronisations-Signale innerhalb DATA1
fest. Ein Datenfeld umfasst eine Mehrzahl von Segmenten, von denen jedes
eine Mehrzahl von Datenpaketen enthält. Diese Synchronisations-Signale
werden durch die HDTV-Norm in den Abschnitten 10.2.3.9–10.2.3.13
und in den Abschnitten 4.2.6–4.2.7
(Annex D) definiert. Die Einheit 10 verwendet diese festgestellten
Synchronisations-Signale, um DATA1 neu auszurichten, und um neu
ausgerichtete Ausgangsdaten dem Branch-Metrik-Computer (BMC) 30 und
der Verzögerungs-Einheit 70 zuzuführen. Die
Synchronisations-Steuereinheit 10 erzeugt auch Register-Rückstell-
und Register-Auslöse-Signale
R/E, die dazu verwendet werden, den Dekodierer von 1 zum Beispiel beim Einschalten, bei
Auftreten eines asynchronen Zustands oder als Reaktion auf einen
anderen Eingang, wie eine globale System-Rückstellung, zurückzustellen
und zu synchronisieren. Die Einheit 10 erzeugt auch die
R/E-Signale als
Reaktion auf ein asynchrones Signal von dem Synchronisations-Monitor 80,
was später
erläutert
wird. Außerdem
wird ein Eingangssignal CONF verwendet, um die System-Elemente von 1 so zu konfigurieren, dass
sie entweder gefilterte oder nicht gefilterte Daten dekodieren.
-
Das CONF-Signal zeigt an, ob DATA1
durch ein NTSC-Gleichkanal-Sperrfilter
vor-gefiltert worden sind oder nicht. Das CONF-Signal kann durch
einen Steuer-Prozessor (zur Vereinfachung der Schaltung nicht dargestellt)
erzeugt werden, der mit den Elementen von 1 kommuniziert, um die Gesamt-System-Funktionen zu
steuern, oder es kann zum Beispiel als diskretes Signal von einer
Quelle erzeugt werden, die das Vorhandensein eines Filters anzeigt.
Die Verwendung des Sperrfilters wird näher in Verbindung mit 12 erläutert.
-
Der Brauch-Metrik-Computer 30 berechnet
eine Gruppe von Werten (Metrics) für jedes empfangene Datensymbol.
Die Metrics stellen die Nähe
eines empfangenen Symbols zu den anderen Punkten in der Gruppe fest,
die die Symbol-Konstellation
umfassen. Die berechneten Metrics werden zu einem Code-Sequenz-Feststellungs-System 40 ausgegeben,
das den bekannten Viterbi-Dekodierungs-Algorithmus verwendet. Das
Code-Sequenz-Feststellungs-System wird in Verbindung mit einem beispielsweisen
Viterbi-Dekodierungs-System beschrieben, das unter Verwendung der
Addition-Vergleich-Auswahl-(ACS)-Einheit 43 und
der Zurückverfolgungs-Steuereinheit 47 ausgeführt wird.
Die ACS-Einheit 43 führt
eine Reihe von sich wiederholenden Addition-Vergleich-Auswahl-Operationen
unter Verwendung der Metrics aus der Einheit 30 aus, um eine
Sequenz von Entscheidungs-Bits an die Zurückverfolgungs-Steuereinheit 47 und
die Einheit 30 zu liefern. Der Entscheidungs-Bit-Ausgang
von der ACS-Einheit 43 zeigt
das Ergebnis der Addition-Vergleich-Auswahl-Operationen auf die Metrics
von der Einheit 30 an. Die Zurückverfolgungs-Einheit 47 verwendet
die Entscheidungs-Bits von der Einheit 43, um für die empfangenen
Datensymbole die entsprechende wahrscheinlichste Sequenz von Bits
zu bestimmen, die von dem Kodierer kodiert worden wären. Außerdem wird
ein Eingangs-Entscheidungs-Bit von der Einheit 43 in gefilterter
Betriebsart dazu verwendet, zwischen Branch-Metrik-Berechnungs-Signalwegen
innerhalb der Architektur der Einheit 30 zu wählen. Der
Synchronisations-Monitor 80 bestimmt,
ob der neu ausgerichtete Datenausgang von der Einheit 10 richtig
durch Ermittlung von Metrik-Werten
aus einer der Addition-Vergleich-Auswahl-Berechnungs-Einheiten innerhalb der
ACS-Einheit 43 synchronisiert worden ist. Der Monitor 80 erzeugt
ein asynchrones Signal für
die Verwendung durch die Einheit 10 und anderer Empfänger-Elemente
auf der Basis dieser Metrik-Wert-Ermittlung.
-
Die Rückverfolgungs-Einheit 47 gibt
eine Sequenz von Trellis-dekodierten Entscheidungs-Bits an den Trellis-Demapper 60 und
den Neu-Kodierer 50 aus. Die Einheit 50 kodiert
die Sequenz von Bits von der Einheit 47 neu, um eine neu
kodierte Bit-Sequenz an den Demapper 60 zu liefern. Zusätzlich werden
neu ausgerichtete Daten von der Einheit 10, verzögert durch
die Einheit 70, dem Trellis-Demapper 60 zugeführt. Der
Trellis-Demapper 60 verwendet die Eingangsdaten von den
Einheiten 47, 50 und 70 sowohl zur Identifizierung
des übertragenen
Datensymbols als auch zur Wiedergewinnung der entsprechenden ursprünglichen
kodierten Daten. Die resultierenden wiedergewonnenen ursprünglichen
Daten von dem Demappter 60 werden durch den Assembler 90 in
Daten-Bytes zusammengefügt
und je nach Bedarf an andere Empfänger-Elemente ausgegeben.
-
Die genaue Operation des Trellis-Dekodierers 24 in 1 wird nachfolgend beschrieben.
In dieser Hinsicht wird bemerkt, dass Viterbi-Dekodierung, Branch-Metrik- Berechnung und Trellis-Kodierung
bekannt sind und beispielsweise allgemein in dem Referenz-Text Digital
Communication, Lee and Messerschnidt (Kluwer Academic Press, Boston,
MA, USA, 1988) beschrieben sind.
-
Das DATA1-Eingangssignal zum Trellis-Dekodierer 24 wird
gemäß der HDTV-Norm
(Abschnitt 4.2.5 von Annex D und anderen Abschnitten) unter Verwendung
der in 2 dargestellten
Kodier-Funktion kodiert. 2 zeigt,
dass die beiden Eingangs-Daten-Bits X1 und X2 als drei Bits Z2,
Z1 und ZO kodiert werden. Jedes 3-Bit-Wort entspricht einem der
acht Symbole von R. Zu diesem Zweck wird X2 durch den Vor-Kodierer 102 verarbeitet,
der den Filter-Komponenten Addierer 100 und das Register 105 umfasst,
um – wie
bekannt – das kodierte
Bit Z2 zu erzeugen. X1 wird – wie
bekannt – als
zwei Bits Z1 und ZO durch den Trellis-Kodierer 103 kodiert,
der die Addierschaltung 115 und die Register 110 und 120 umfasst.
Die Ausgangs-Datenworte von der Kodierer-Funktion von 2 werden in eine Sequenz von Datenworten
oder Symbolen R aus dezimalen Werten aufgelistet, wie in der Zuordnungs–Liste 125 in 2 angegeben ist. Die Operation
des Kodierers von 2 wird
durch die beigefügte
Zustands-Übergangs-Tabelle
von 3 veranschaulicht.
-
Der Daten-Ausgang R von dem Kodierer
von 2 stellt eine Symbol-Konstellation
dar, die acht Punkte oder Pegel in vier Nebengruppen umfasst. Die
Nebengruppen-Werte sind: Nebengruppe A = (A–, A+) = (–7, +1); Nebengruppe B = (B–, B+) =
(–5, +3);
Nebengruppe C = (C–,
C+) = (–3,
+5); und Nebengruppe D = (D–, D+)
= (–1,
+7). Diese Auflistung ist willkürlich.
Andere Auflistungen, z. B. die in dem HDTV-Norm-Abschnitt 5.1 erwähnte 16-Pegel-Auflistung
für Kabelbetrieb
kann ebenfalls verwendet werden. Die in dieser Wei se kodierten Daten
werden auf einen Träger
moduliert und zu einem HDTV-Empfänger übertragen.
-
Bei einem HDTV-Empfänger gemäß 12 werden Rest-Seitenband-(VSB)-modulierte
kodierte Daten der Eingangs-Prozessor-
und Demodulator-Einheit 750 zugeführt, was noch später erläutert wird.
Die demodulierten Daten werden vor der Trellis-Dekodierung durch
einen Vor-Prozessor 27 vorverarbeitet, der ein NTSC-Gleichkanal-Stör-Sperrfilter 22 und
einen MUX 28 umfasst. Im Vor-Prozessor 27 von 12 werden entweder demodulierte
Daten von der Einheit 750 oder demodulierte Daten von der
Einheit 750, die durch ein NTSC-Sperrfilter 22 gefiltert worden
sind, durch den MUX 28 in Abhängigkeit von dem CONF-Signal
ausgewählt.
Die ausgewählten
Daten von dem MUX 28 werden durch den Trellis-Dekodierer 24 dekodiert.
Daten, die nicht durch die Einheit 22 vor der Trellis-Dekodierung
vor-gefiltert worden sind, haben ein Daten-Format, das acht kodierte
Pegel enthält,
ferner modifiziert durch Rauschen oder Störungen, die in dem Kommunikations-Prozess
auftreten, wie bekannt. Daten, die jedoch durch die Einheit 22 vor
der Trellis-Dekodierung vor-gefiltert worden sind, haben ein Daten-Format,
das fünfzehn
kodierte Pegel enthält,
auch modifiziert durch Rauschen oder Störungen, die in dem Kommunikations-Prozess
auftreten, wie bekannt.
-
Wenn in der gefilterten Betriebsart
das Sperrfilter 22 verwendet wird, ist ein Acht-Zustands-Trellis-Dekodierer
erforderlich, und in der nicht gefilterten Betriebsart, wenn das
Filter 22 nicht verwendet wird, ist ein Vier-Zustands-Trellis-Dekodierer
erforderlich, wie bekannt. Das Trellis-Dekodierer-System 24 (1) beinhaltet vorteilhafterweise
eine einzige Acht-Zustands-Trellis-Architektur und schaltet nahtlos
zwischen den Betriebsarten. Der Dekodierer 24 sorgt für ein nahtloses
Umschalten sowohl bei den wahlweisen Filter-Betriebsarten als auch
bei Daten-Unterbrechungen,
die beispielsweise von Programm-Änderungen
und anderen Arten von Übergängen herrühren. Der
Trellisdekodierte und Intra-Segment-Symbol-entschachtelte Daten-Ausgang von dem Dekodierer 24 wird
der Einheit 760 zugeführt.
Die Symbol-entschachtelten Daten von dem Dekodierer 24 werden
dann weiter durch den Ausgangs-Prozessor 760 verarbeitet,
bevor sie zu anderen HDTV-Empfänger-Elementen
zur Verarbeitung und Anzeige geleitet werden, was später erläutert wird.
-
Die Fähigkeit der nahtlosen Umschaltung
des Trellis-Dekodierers 24 rührt sowohl
von der Architektur des Dekodierers als auch von der Bemessung der
einzelnen Dekodierer-Elemente her. Ein Schlüsselmerkmal der Architektur
des Dekodierers 24 besteht darin, dass er eine einzige
Acht-Zustands-ACS-Einheit
(Einheit 43) für
sowohl gefilterte als auch nicht gefilterte Daten-Eingangs-Betriebsarten
aufweist. Dies erlaubt dem Viterbi-Dekodierer 40 eine transparente
Dekodierung von gefilterten oder ungefilterten Daten, unabhängig von
dem Zustand des Konfigurations-Signals CONF. Die Erfinder haben
erkannt, dass eine Acht-Zustands-ACS-Einheit verwendet werden kann, um die
Vier-Zustands-ACS-Architektur
nachzuahmen, die für
die nicht gefilterte Betriebsart erforderlich ist. Dies rührt daher,
dass die BMC-Einheit 30 parallele äquivalente
Berechnungen ausführt,
um replizierte Branch-Metrik-Werte an die ACS-Einheit 43 in
der nicht gefilterten Betriebsart zu liefern. Der offenbarte ACS-Aufbau
wetteifert nicht nur mit der gewünschten
Vier-Zustands-ACS-Architektur, wenn sie bei den replizierten Eingangs-Werten
vorgesehen wird, sondern er versetzt die ACS-Einheit 43 auch
in die Lage, in derselben Weise in der gefilterten und nicht gefilterten
Betriebsart zu arbeiten. Ein anderes Merkmal des Dekodierers 24 besteht
darin, dass er eine adaptive Architektur beinhaltet, die auf das
Eingangs-Konfigurations-Signal CONF anspricht. Das CONF-Signal zeigt an,
ob die Eingangsdaten des Dekodierers 24 durch das NTSC-Sperrfilter
gefiltert sind oder nicht. Diese Merkmale erlauben dem Dekodierer 24 nahtlos
zwischen den gefilterten und ungefilterten Betriebsarten zu arbeiten,
die mit der wahlweisen Verwendung des NTSC-Filters verbunden sind.
-
Die Steuereinheit 10 stellt
die mit der HDTV-Norm kompatiblen Feld- und Segment-Synchronisations-Signale
in Eingangs-DATA1 fest. Die Feld- und Segment-Synchronisations-Signale sind nicht
Trellis-kodiert oder vor-kodiert. Daher können die Synchronisations-Signale
unter Verwendung bekannter Verfahren festgestellt werden, die in
den HDTV-Norm-Abschnitten
10.2.3.9 und 10.3.2–10.3.3.3
beschrieben sind. Diese Synchronisations-Signale werden innerhalb
der Einheit 10 dazu verwendet, die in DATA1 enthaltenen
Daten zu puffern und neu auszurichten und neu ausgerichtete, von
den Synchronisations-Informationen befreite Ausgangs-Datensegmente an
die BMC-Einheit 30 und die Verzögerungs-Einheit 70 zu liefern. Die
Daten werden durch sequentielle Speicherung der Daten in Puffer-Registern
oder einem äquivalenten
Speicher neu ausgerichtet, worauf die Daten von den Registern unter
Fortlassung der Nicht-Daten-Synchronisations-Pakete
ausgegeben werden. Die Nicht-Daten-Pakete können entweder vor oder nach
der Speicherung entfernt werden. Der kodierte neu ausgerichtete
Datenausgang von der Einheit 10 ist in der Form von aufeinanderfolgenden Segmenten.
Jedes Segment enthält
aufeinanderfolgende se quentielle Pakete der 12 verschachtelten–Datenströme (SP1-SP12). Jedes Paket
enthält
ein kodiertes Datensymbol gemäß Definition
in der HDTV-Norm. Weder die aufeinanderfolgenden Segmente noch die
aufeinanderfolgenden Pakete enthalten dazwischen liegende Synchronisations-Intervalle.
Es können
alternative Daten-Neuausrichtungs-Verfahren verwendet werden. Beispielsweise
kann anstelle der Feststellung und Entfernung der Synchronisations-Intervalle
der Dekodierer 24 die Synchronisations-Intervalle feststellen
und die Funktionen des Dekodierers 24 unwirksam machen
oder in einem bekannten Zustand halten, indem Rückstell- und Auslöse-Signale für das Register
für die
Dauer der Synchronisations-Intervalle verwendet werden.
-
Die Steuereinheit 10 erzeugt
auch Rückstell/Ruslöse-Signale R/E, die
zum Rückstellen
und Synchronisieren des Dekodierers 24 verwendet werden.
Die R/E-Signale werden sowohl beim Einschalten als auch als Reaktion
auf ein Signal von dem Synchronisations-Monitor 80 erzeugt,
das einen asynchronen Daten-Zustand anzeigt. Die R/E-Signale können auch
als Reaktion auf ein externes Eingangssignal erzeugt werden, z.
B. ein globales System-Rückstell-
oder Programmänderungs-Anzeige-Signal.
Die Architektur des Dekodierers 24 erlaubt die Neu-Synchronisierung
der Trellis-Dekodier-Operation
als Reaktion auf die R/E-Signale. Die Fähigkeit zur Neu-Synchronisierung
versetzt die einzige Trellis-Dekodierungs-Funktion
des Dekodierers 24 in die Lage, eine nahtlose Umschaltung
sowohl bei den wahlweisen Filter-Betriebsarten
als auch bei Datenunterbrechungen zu bewirken, d. h. das Umschalten
ist für
einen Betrachter einwandfrei.
-
Die Steuereinheit 10 stellt
auch die gefilterte Daten-Betriebsart
unter Verwendung des CONF-Signals fest und beinhaltet bei dieser
Betriebsart die weitere Funktion, eine von dem NTSC-Sperrfilter
verursachte Datenbeschädigung
zu korrigieren. Die Datenbeschädigung
tritt in den Vier-Symbol-Paketen
auf, die zwölf
Symbol-Intervalle nach dem Segment-Synchronisations-Signal auftreten.
Bei der gefilterten Daten-Betriebsart subtrahiert das Gleichkanal-Sperrfilter ein kodiertes
Datensymbol des vorhergehenden Datensegments von einem zusammen
angeordneten (d. h. dasselbe relative Symbol-Paket) kodierten Datensymbol
des gegenwärtigen Datensegments.
Diese Operation erzeugt Teil-Ansprech-Eingangs-Daten
(HDTV-Norm-Abschnitte 10.2.3.8 und 10.2.3.9). Wenn jedoch ein Synchronisations-Intervall
(vier Symbole in Dauer) vier Symbol-Paketen um zwölf Symbol-Intervalle vorausgeht,
wird die Subtraktion verworfen. Dies erfolgt, weil Synchronisations-Werte und
nicht zusammen angeordnete Symbol-Werte von diesen vier Symbol-Paketen
subtrahiert werden. Daher identifiziert die Einheit 10 in
der gefilterten Daten-Betriebsart die vier Symbol-Pakete, die zwölf Symbole
nach dem Segment-Synchronisations-Intervall auftreten. Außerdem addiert
die Einheit 10 die gespeicherten Synchronisations-Werte,
die in dem Sperrfilter subtrahiert wurden, zurück und subtrahiert die gespeicherten
richtigen Symbol-Paket-Daten (die vier zusammen angeordneten Symbol-Pakete,
die dem Segment-Synchronisations-Signal vorangehen). Auf diese Weise
liefert die Einheit 10 einen korrigierten Teil-Ansprech-neu-ausgerichteten-Daten-Ausgang
zu den Einheiten 30 und 70 in der gefilterten
Daten-Betriebsart.
Ein gleiches Verfahren zur Korrektur der Teil-Ansprech-Daten wird im Abschnitt 10.2.3.9
und 10.12 der HDTV-Norm vorgeschlagen.
-
Der Branch-Metrik-Computer 30 berechnet
Werte (Metrics) für
jedes kodierte verschachtelte neu ausgerichtete Symbol, das von
der Einheit 10 empfangen wird. Die berechneten Metrics
werden durch die Einheit 40 Viterbidekodiert, die die Addition-Vergleich-Auswahl-(ACS)-Einheit 43 und
die Rückverfolgungs-Steuereinheit 47 enthält. 6 zeigt die Architektur
der Branch-Metrik-Computer-(BMC)-Einheit 30 von 1. 7 zeigt die Architektur einer einzelnen
BMC-Einheit von 6 und
ist repräsentativ
für alle
Einheiten BMU1–BMU8
(Einheiten 600–635).
Die den S-Eingängen
der Einheiten BMU1–BMU8
von 6 zugeführten Eingangs-Daten
enthalten die verschachtelten Symbol-Daten von der Einheit 10 und
Eingänge
von der ACS-Einheit 43 (1).
Die Symbol-Daten und ACS-Eingänge
(ACSI) sind in 7 getrennt
als Eingänge
zu den Einheiten 700 bzw. 730 identifiziert.
-
Die BMC-Einheit von 7 verarbeitet sequentiell die kodierte
verschachtelte Symbol-Sequenz von der Einheit 10. In einem
nicht gefilterten Daten-Betrieb, wie von dem CONF-Signal ausgewählt, werden
Eingangs-Symbol-Daten von einem ersten verschachtelten Symbol in
den Daten von der Einheit 10 unverändert von der Addierstufe 700 durchgelassen.
In dieser Betriebsart gibt der Multiplexer (mux) 705 einen
Null-Wert zur Addierstufe 700 aus. Ein erster und zweiter
Abstands-Rechner 710 bzw. 715 berechnen den euklidischen geometrischen
Abstand des kodierten Eingangs-Symbols von ersten und zweiten Nebengruppen
und erzeugen zwei entsprechende Metrik-Wert-Ausgänge, Brauch-Metrik-DATA1 und
Branch-Metrik-DATA2. Die Tabelle I definiert die Nebengruppen-Berechnung,
die von dem Abstands-Rechner jeder BMU-Einheit ausgeführt wird, z. B. für BMU1 wird
die Nähe
zu den Nebengruppen A bzw. C berechnet. Auch liefern die ersten und
zweiten Abstands-Rechner 710 und 715 jeweils über Register 740 und 735 Ausgangs-Bits
C und D. Die Bits C und D zeigen an, welchem der beiden Werte innerhalb
der ersten und zweiten Nebengruppe das Eingangs-Symbol am nächsten ist.
Die Register 740 und 735 umfassen jeweils seriell
verbundene individuelle Ein-Bit-Register, durch die die Bits C bzw.
D zyklisch geschoben werden. Auf diese Weise werden Ausgangs-Bits
C und D für jedes
der zwölf
verschachtelten Symbole von der Einheit 10 (1) sequentiell von den Registern 740 und 735 ausgegeben.
Der Abstands-Rechner ist üblicherweise
mit Nachschlage-Tabellen ausgerüstet,
aber er kann auch mit anderen Verfahren ausgeführt werden, z. B. durch Berechnen
von Abständen
mit Subtraktions-, Absolut-Wert-
und Vergleichs-Operationen.
-
Tabelle
I
Nebengruppen-Definition
-
In der Betriebsart mit gefilterten
Daten werden Eingangs-Symbol-Daten eines ersten verschachtelten Symbols
in den Daten von der Einheit 10 durch die Addierschaltung 700 entweder
mit dem Nebengruppen-Wert W+ oder dem Nebengruppen-Wert W- von der
Einheit 720 über
Multiplexer 725 und 705 summiert. Die summierten
Daten werden durch die Abstands-Rechner 710 und 715 verarbeitet,
wie zuvor erläutert
wurde. Die Nebengruppen-Werte W+ und W- gehören zu einer der vier zuvor
definierten Nebengruppen-A–D.
Der besondere W+ und W- Nebengruppen-Wert, der in einer individuellen
BMU-Einheit verwendet wird, wird aus den vier definierten Nebengruppen
für diese
besondere BMU-Einheit, wie in Tabelle I definiert, ausgewählt. Die W+
und W- Nebengruppe wird gewählt,
um die modifizierten Eingangs-Symbol-Daten von der Einheit 10 in Symbol-Daten
wiederherzustellen, die von den Entfernungs-Rechnern 710 und 715 verarbeitet
werden können.
Diese Operation ist in der gefilterten Betriebsart erforderlich,
da die Kombination von Verschachtelung und Gleichkanal-Sperrfilterung
Teil-Ansprech-Eingangsdaten erzeugt, wie zuvor erwähnt, und
nicht die normalen Symbol-Daten, die in der nicht gefilterten Betriebsart
erzeugt werden (HDTV-Norm-Abschnitte
10.2.3.8 und 10.2.3.9). MUX 730 bestimmt über MUX 725,
ob in der Addierstufe 700 W+ oder W- mit den modifizierten
Eingangs-Daten auf der Basis des Zustands des ACSI-Eingangs-Entscheidungs-Bits
von der ACS-Einheit 43 und dem Zustand der Bit-Eingangssignale
A und B summiert wird. Das ACSI-Eingangs-Entscheidungs-Bit von der Einheit 43 bestimmt,
ob Eingang A oder Eingang B zwischen den W+ und W-Werten auswählt, die
von der Addierstufe 700 summiert werden. Wenn beispielsweise
ACSI = 1, wird Eingang B durch MUX 730 ausgewählt, und
wenn B = 1, wird W+ vom MUX 725 ausgewählt, um in der Addierstufe 700 über MUX 730 addiert
zu werden. Die A- und B-Eingangs-Zusammenschaltungen sind in 6 dargestellt, z. B. sind
A und B für
die Einheit BMU4 durch BMU5 bzw. BMU6 vorgesehen (6). Die restliche Operation der BMC-Einheit
von 7 in der gefilterten
Be triebsart ist dieselbe wie die Operation; die für die nicht
gefilterte Betriebsart beschrieben wurde.
-
Die BMC-Einheit 30 von 1 verarbeitet in gleicher
Weise sequentiell die verbleibenden verschachtelten Symbole eines
neu ausgerichteten Datensegments aus der Einheit 10. Nach
vollständiger
Verarbeitung eines neu ausgerichteten Datensegments wiederholt die
BMC-Einheit 30 den beschriebenen Prozess beginnend mit
dem ersten verschachtelten Datensymbol-Paket des nächsten neu
ausgerichteten Datensegments von der Einheit 10.
-
Die Zusammenschaltung der individuellen
identischen BMU-Einheiten (BMU1–BMU8)
ist in der Gesamt-BMC-Architektur
in 6 dargestellt. Verschachtelte
Symbol-Daten von
der Einheit 10 werden in die S-Eingänge der Einheiten BMU1–BMU8 eingegeben
und von jeder dieser miteinander verbundenen Einheiten verarbeitet,
wie für
die beispielsweise Einheit von 7 beschrieben.
Die resultierenden Branch-Metrik-DATA1- und Branch-Metrik-DATA2-Ausgänge an den
Anschlüssen
V0 und V1 der Einheiten BMU1-BMU8 werden
der ACS-Einheit 43 (1)
zugeführt.
Die ACS-Einheit 43 in 1 führt eine Reihe von wiederholenden
Addition-Vergleich-Auswahl-Operationen unter Verwendung der Branch-Metrik-DRTA1-
und der Branch-Metrik-DATA2-Ausgänge
von jeder der BMU-Einheiten der Einheit 30 aus.
-
9 zeigt
die Zusammenschaltungen zwischen den einzelnen ACS-Einheiten, die
die Gesamt-ACS-Architektur der Einheit 43 in 1 bilden. In 9 wird eine einzige Acht-Zustand-ACS-Architektur sowohl
für gefilterte
als ungefilterte Daten-Eingangs-Betriebsarten verwendet. Die ACS-Architektur von 9 führt die gefilterte Betriebsart
des Acht-Zustands-Übergangs-Diagramms
von 5 aus. Jeder ACS-Einheit (Einheiten 900–935)
ist ein Trellis-Zustand (000...111) zugeordnet. Das Vier-Zustands-Übergangs-Diagramm von 4 zeigt die äquivalenten
Trellis-Zustand-Übergänge für die ungefilterte
Betriebsart. Die Neuordnung der Zustände, die in dem Zustands-Übergangs-Diagramm
von 5 dargestellt ist,
klärt weiter
die Zusammenschaltungen, die in 9 dargestellt
sind.
-
8 zeigt
die Architektur einer individuellen ACS-Einheit, die repräsentativ für jede der ACS-Einheiten (Einheiten 900–935)
in 9 ist. Die ACS-Architektur
in 9 verarbeitet sequentiell
die Branch-Metrik-Daten für
die individuell verschachtelten Daten-Symbole von der Einheit 30 (1). Addierstufen 805 und 810 in 8 summieren die Eingangs-Weg-Metrik-DATA1
und die Eingangs-Weg-Metrik-DATA2,
die von anderen ACS-Einheiten mit den Branch-Metrik-DATA1- und den Branch-Metrik-DATA2-Ausgängen für ein verschachteltes
Daten-Symbol von der BMU-Einheit 30 (1) erhalten werden. Die beiden resultierenden
Datensummen von den Einheiten 805 und 810 werden
durch die Einheit 815 verglichen. Ein einziger Entscheidungs-Bit-Ausgang,
der anzeigt, welche der beiden Summen die kleinere ist, wird von
der Einheit 815 zum Register 18 und zum MUX 820 ausgegeben.
MUX 820 wählt
die kleinere Summe aus den Ausgängen
der Einheiten 805 und 810 aus. Diese ausgewählte Summe
erscheint als Ausgangs-Weg-Metrik-Daten am Ausgang des Registers 825.
-
Das Register 800 umfasst
zwölf seriell
verbundene individuelle Ein-Bit-Register, durch die der Entscheidungs-Bit-Ausgang von der
Einheit 850 zyklisch geschoben wird. Der Entscheidungs-Bit-Ausgang,
der als der ACSI-Ausgang zur Einheit 30 (1) vorgesehen ist, folgt einer Verzögerung von
zwölf Zyklen
durch das Register 800. Der Entscheidungs-Bit-Ausgang, der
der Rückverfolgungs-Steuereinheit 47 (1) zugeführt wird, folgt einer Verzögerung von
einem einzigen Zyklus durch das Register 800. Auf diese
Weise wird jeder einzelne Entscheidungs-Bit-Ausgang, der jedem der
zwölf verschachtelten
Symbole zugeordnet ist, sequentiell vom Register 800 ausgegeben.
In gleicher Weise umfasst das Register 825 seriell verbundene
individuelle Register, durch die die Ausgangs-Weg-Metrik-Daten von
der Einheit 820 zyklisch geschoben werden. Auf diese Weise
werden die jedem der zwölf
verschachtelten Symbole zugeordneten Ausgangs-Weg-Metrik-Daten sequentiell
vom Register 825 ausgegeben. Die Bit-Breite der seriell
miteinander verbundenen Register innerhalb der Einheit 825 wird
gemäß den Verarbeitungs-Auflösungs-Erfordernissen
der ACS-Einheit ausgewählt.
-
Die Ausgangs-Weg-Metrik-Daten vom
Register 825 werden zwei weiteren ACS-Einheiten gemäß dem Zusammenschaltungs-Diagramm von 9 zugeführt. Beispielsweise werden
die Ausgangs-Weg-Metrik-Daten von der ACS-Einheit 900 in 9 an die Eingangs-Weg-Metrik-DATAl,
V2, Eingänge
der ACS-Einheiten 910 und 915 geliefert.
In gleicher Weise werden die Eingangs-Weg-Metrik-DATA1 und die Eingangs-Weg-Metrik-DATA2, die den Addierstufen 805 und 810 in 8 zugeführt werden, von zwei anderen
ACS-Einheiten gemäß dem Zusammenschaltungs-Diagramm
von 9 geliefert. Zum
Beispiel werden die Eingangs-Weg-Metrik-DATA1, V2, Eingang der ACS-Einheit 900,
von der ACS-Einheit 905 geliefert, und die Eingangs-Weg-Metrik-DATA2,
V3, Eingang der ACS-Einheit 900 werden von der RCS-Einheit 925 geliefert.
Die Sequenz der Entscheidungs-Bits, die das Ergebnis der Sequenz
der Addition-Vergleich-Auswahl-Operationen auf die Metrics von der
Einheit 30 (1)
anzeigen, werden vom Register 800 in
-
8 nach
einer Verzögerung
von einem einzigen Zyklus an die Rückverfolgungs-Steuereinheit 47 ausgegeben,
und nach einer Verzögerung
von zwölf
Zyklen an die Einheit 30 (1).
Jede der acht ACS-Einheiten liefert eine Sequenz von Entscheidungs-Bits
an die Einheiten 47 und 30. Acht Entscheidungs-Bits
werden zyklisch parallel von der Einheit 43 an die Einheiten 47 und 30 für jedes
der verschachtelten Symbol-Pakete ausgegeben, die von der Einheit 10 geliefert
werden. Die BMC-Einheit 30 und die ACS-Einheit 43 (1) sind zusammengeschaltet,
wie in Tabelle II angegeben. Die Einheiten 30 und 43 sind
in 6 bzw. 9 dargestellt.
-
Tabelle
II
| AUSGANG | VERBUNDEN MIT EINGANG |
| BMU1–V0 | V0–ACS
Einheit 905 |
| BMU1–V1 | V0–ACS
Einheit 900 |
| BMU2–V0 | V0–ACS
Einheit 915 |
| BMU2–V1 | V0–ACS
Einheit 910 |
| BMU3–V0 | V1–ACS
Einheit 915 |
| BMU3–V1 | V1–ACS
Einheit 910 |
| BMU4–V0 | V1–ACS
Einheit 905 |
| BMU4–V1 | V1–ACS
Einheit 900 |
| BMU5–V0 | V0–ACS
Einheit 925 |
| BMU5–V1 | V0-ACS Einheit 920 |
| BMU6–V0 | V0–ACS
Einheit 935 |
| BMU6–V1 | V0–ACS
Einheit 930 |
| BMU7–V0 | V1–ACS
Einheit 935 |
| BMU7–V1 | V1–ACS
Einheit 930 |
| BMU8–V0 | V1–ACS
Einheit 925 |
| BMU8–V1 | V1–ACS
Einheit 920 |
| ACSI Einheit 900 | BMU2–ACSI |
| ACSI Einheit 905 | BMU1–ACSI |
| ACSI Einheit 910 | BMU6–ACSI |
| ACSI Einheit 915 | BMU5–ACSI |
| ACSI Einheit 920 | BMU3–ACSI |
| ACSI Einheit 925 | BMU4–ACSI |
| ACSI Einheit 930 | BMU7–ACSI |
| ACSI Einheit 935 | BMU8–ACSI |
-
Bei der ungefilterten Betriebsart
gibt es ein Maximum von vier deutlichen Branch-Metrik-Werten für ein gegebenes empfandenes
ungefiltertes Symbol. Auch bei dieser Betriebsart führt die
BMC-Einheit 30 sechzehn parallele Berechnungen aus, um
sechzehn Branch-Metrik-Werte an die ACS-Einheit 43 zu liefern,
und eine einzelne Berechnung wird viermal repliziert. Daher enthalten
die sechzehn Werte, die an die Einheit 43 geliefert werden,
Replikationen der vier deutlichen Branch-Metrik-Werte. Die Replikation
der Branch-Metrik-Werte, die
in die Einheit 43 eingegeben werden, ermöglicht der
Architektur der ACS-Einheit 43 (9) den Vier-Zustands-ACS-Trellis von 4 zu emulieren. Es sei bemerkt,
dass in der Praxis Branch-Metrik-Werte weitgehend, wenn auch nicht
vollkommen, von der BMC-Einheit 30 aufgrund von System-Rauschen
repliziert werden.
-
In der gefilterten Betriebsart erzeugt
die BMC-Einheit 30 (1)
ein Maximum von fünfzehn
deutlichen Branch-Metrik-Werten
für jedes
Eingangssignal und arbeitet gemäß dem Acht-Zustands-ACS-Trellis
von 5. Die Verwendung
einer einzelnen Acht-Zustands-ACS-Architektur wie in 9 dargestellt, für sowohl gefilterte
als auch ungefilterte Eingangs-Betriebsarten erleichtert den nahtlosen
und transparenten Übergang des
Trellis-Dekodierers 24 zwischen den Betriebsarten.
-
Das Bit höchster Wertigkeit (MSB) der
Ausgangs-Weg-Metrik-Daten
vom Register 825 (8)
von einer der ACS-Einheiten
(Einheiten 900–935 von 9) wird auch dem Synchronisations-Monitor 80 (1) zugeführt. Der Synchronisations-Monitor 80 zählt die
Zahl der Inversionen in dem MSB vom Register 825, die in einem
programmierten Zeitintervall auftreten, und vergleicht den Zählwert mit
einem programmierten Schwellwert. Der programmierte Wert kann von
einem Steuerprozessor (nicht dargestellt) erzeugt werden oder in
der Einheit 80 gespeichert sein. Wenn der Zählwert den
Schwellwert überschreitet,
wird ein Asynchron-Anzeigesignal
erzeugt und der Synchronisations-Steuereinheit 10 (1) zugeführt. Bei Empfang eines asynchronen Signals
von der Einheit 80 erzeugt die Einheit 10 ein
Rückstellsignal
für die
Einheit 80, um den Synchronisations-Monitor zurückzustellen,
um die Feststellung eines anderen asynchronen Zustands zu erlauben.
Der Monitor 80 kann alternativ so ausgebildet werden, dass
er auf verschiedene Parameter anspricht.
-
Die Architektur der ACS-Einheit 43 liefert
Entscheidungs-Bit-Daten an die Rückverfolgungs-Einheit 47 (1), die sowohl durch verschachteltes
Datensymbol als auch durch ACS-Einheit-Trellis-Zustand organisiert
sind. Die Rückverfolgungs-Einheit 47 empfängt zyklisch
acht Entscheidungs-Bits
parallel (B1–B8,
ein 8-Bit-Wort) von den entsprechenden acht ACS-Einheiten der Einheit 43 für jedes
der von der Einheit 10 gelieferten kodierten, verschachtelten
Symbole. Ein 8-Bit-Wort wird zyklisch pro verschachteltes Symbol
empfangen. Die empfangenen Entscheidungs-Worte stellen acht Sequenzen
von Entscheidungs-Bits aus den entsprechenden acht ACS-Einheiten
der Einheit 43 dar. Die Einheit 47 verarbeitet
sequentiell jedes Entscheidungs-Wort von der Einheit 43,
das einem individuellen verschachtelten Datensymbol zugeordnet ist.
Die Entscheidungs-Worte werden von der Einheit 47 benutzt,
um die wahrscheinlichste Sequenz von Z1 Bits zu erzeugen, die die
verschachtelte Symbol-Sequenz
darstellen, die zuvor beim Sender kodiert wurde. Jedes Entscheidungs-Bit
identifiziert, welcher der beiden Zustands-Übergangs-Wege zu einem ACS-Einheit-Zustand führen.
-
10 zeigt
die Architektur der Rüekverfolgungs-Steuereinheit 47 (1). Die Operation der Rückverfolgungs-Einmheit 47 wird
für Entscheidungs-Worte
beschrieben, die einer Sequenz von kodierten verschachtelten Symbolen
zugeordnet sind, die von der ACS-Einheit 43 ausgegeben
werden. Die Rückverfolgungs-Architektur
von 10 führt den
Trellis-Dekodierungs-Prozess aus, der in 15 dargestellt ist. Beim Schritt 443
in 15 im Anschluss an
den Start beim Schritt 440 werden Entscheidungs-Worte zyklisch in Form
von acht Entscheidungs-Bit-Sequenzen von der ACS-Einheit 43 (1) eingegeben. Die eingegebenen Entscheidungs-Worte
werden einer Vorwärts-Verfolgungs-Einheit 160 (10) zugeführt und
beim Schritt 445 im Pufferspeicher 140 (10) auch gespeichert und verzögert. Beim
Schritt 450 leitet die Rückverfolgungs-Auswahl-Einheit 145 von 10 acht Trellis-dekodierte
Bit-Sequenzen aus den Entscheidungs-Bit-Sequenzen ab, die in der
Einheit 140 gespeichert sind. Diese Trellis-dekodierten
Bit-Sequenzen sind Kandidaten für
die wahrscheinlichste kodierte Z1-Bit-Sequenz, die den kodierten
verschachtelten Datensymbolen entspricht.
-
Beim Schritt 450 in 15 leitet die Einheit 145 (10) die als Kandidaten dekodierten
Z1-Bit-Sequenzen durch Bestimmung von Zustands-Übergangs-Trellis-Wegen in einem
Rückverfolgungs-Prozess
ab. Bei diesem Prozess wird ein anfänglicher vorhergehender Trellis-Zustand
für den
gegenwärtigen
Zustand von einer der acht Entscheidungs-Bit-Eingangs-Sequenzen identifiziert. Dieser
anfängliche
Zustand wird durch Verwendung eines Entscheidungs-Bits von der ACS-Einheit 43 (1) in der Eingangs-Sequenz
als Indikator eines vorangehenden Übergangs-Weges identifiziert.
Aus diesem anfänglichen
vorhergehenden Zustand werden andere vorhergehende Zustände identifiziert,
indem das Trellis- Zustands-Übergangs-Diagramm
in umgekehrter Richtung unter der Verwendung von Entscheidungs-Bits
von der ACS-Einheit 43 durchquert wird, bis eine Sequenz
von vorhergehenden Zuständen
identifiziert worden ist. Aus dieser Sequenz von vorhergehenden
Zuständen
wird eine entsprechende Sequenz von Trellis-dekodierten Bits bestimmt.
Diese Schritte werden für
jede der verbleibenden Sequenzen von im Puffer 140 (10) gespeicherten Entscheidungs-Bits
wiederholt. Die Theorie hinter dem Rückverfolgungs-Prozess ist bekannt
und wird mit anderen unterschiedlichen Rückverfolgungs-Verfahren in Architectural
Tradeoffs for Survivor Sequence Memory Management in Viterbi Decoders
von G. Feygin et al. beschrieben, veröffentlicht in den I. E. E.
E. Transactions on Communications, Bd. 41, Nr. 3, März 1993.
-
Der beschriebene Rückverfolgungs-Prozess
wird bis zu einer vorbestimmten Tiefe T, der Rückverfolgungs-Tiefe ausgeführt, um
eine vorbestimmte Zahl von vorangehenden Zuständen zu identifizieren. Gemäß bekannter
Theorie wird das Rückverfolgungs-Intervall
T in der Praxis als ausreichendes Intervall einer Zurückverfolgung
angesehen, um einen gemischten oder konvergierten Zustand (Lee und
Messerschmidt, Abschnitt 7.4.3.) zu identifizieren. Der gemischte
Zustand ist der Zustand, der wahrscheinlich im Anschluss an eine Rückverfolgung
von irgendeinem anfänglichen
vorhergehenden Trellis-Zustand erreicht wird. Der gemischte Zustand
identifiziert die Daten-Sequenz, die mit der größten Wahrscheinlichkeit die
wahren kodierten Z1-Daten sind. Daher zeigt der gemischte Zustand
die Trellis-dekodierte Daten-Sequenz
an, die von den Kandidaten-Sequenzen ausgegeben werden soll. Der
Rückverfolgungs-Prozess
wird bei dem Ausführungsbeispiel
in zwei Stufen für
Rückverfolgungs-Intervalle durchgeführt, die
als Epochen bezeichnet werden, die gleich T/2 sind. Die Auswahl
solcher Epochen oder Unter-Zurückverfolgungs-Intervalle
ist willkürlich
und von einem System-Entwickler auswählbar.
-
Um den Kandidaten für die dekodierten
Trellis-Sequenzen
zu identifizieren, wird die Rückverfolgung bei
zusammen angeordneten, verschachtelten Symbolpaketen von aufeinanderfolgenden
neu-ausgerichteten Daten-Segmenten ausgeführt. Die Flickverfolgung bei
einem der zwölf
verschachtelten Symbol-Pakete beispielsweise bei Paket 7 (SP7)
wird ausgeführt,
um vorangehende Zustände
für Symbol-Daten
in den entsprechenden früheren,
hier dem siebenten (SP7), verschachtelten Symbol-Paketen zu identifizieren.
-
Obwohl die Rückverfolgung bei einem einzelnen
Trellis-Weg bekannt
ist, dehnt das offenbarte System vorteilhafterweise den Rückverfolgungs-Prozess
aus, um die Rückverfolgung
für verschachtelte
Daten und für eine
Vielzahl von Kandidaten für
Entscheidungs-Bit-Sequenzen zu umfassen. Dieser ausgedehnte Rückverfolgungs-Prozess
wird bei einer Epoche auf Epoche-Basis unter Verwendung des Verfahrens
von 13 ausgeführt, das
von der Einheit 145 in 10 verwendet
wird. Bein Schritt 645 von 13 im
Anschluss an den Start beim Schritt 640 werden die internen Speicher-Register innerhalb
der Rückverfolgungs-Auswahl-Einheit 145 bei
einer Epoche-Daten-Grenze als Reaktion auf Steuersignale von der
Steuereinheit 165 (10)
initialisiert. Ein Entscheidungs-Worz für ein verschachteltes Symbol-Paket,
z. B. SPI, wird zyklisch beim Schritt 650 aus dem Puffer 140 (10) eingegeben. Ein vorangehender
Zustand wird aus dem gegenwärtigen
Zustand beim Schritt 650 durch Anwendung des zuvor beschriebenen
Rückverfolgungs-Prozesses
unter Verwendung eines Entscheidungs-Bits, z. B. B1, des Entschei dungs-Wort-Eingangs
beim Schritt 650 identifiziert. Ein Schlüssel-Merkmal des Prozesses
besteht darin, dass der vorangehende Zustand für Symbol-Daten von zusammen
angeordneten verschachtelten Paketen von aufeinanderfolgenden Daten-Segmenten identifiziert wird.
Beispielsweise wird für
das siebente verschachtelte Symbol-Paket (SP7) eines Daten-Segments ein entsprechendes
siebtes verschachteltes Symbol-Paket-Entscheidungs-Bit
verwendet, um einen vorangehenden Zustand zu identifizieren. Beim
Schritt 655 wird ein Trellis-dekodiertes Bit, das dem identifizierten
vorangehenden Zustand des verschachtelten Symbols entspüricht, im
Speicher 150 durch die Einheit 145 (10) gespeichert.
-
Der Schritt 660 wiederholt den Schritt
655 für
jedes der verbleibenden Entscheidungs-Bits (B2–B8 bei diesem Beispiel) des
Eingangs-Entscheidungs-Wortes, bis acht Trellis-dekodierte Bits
für das
verschachtelte Symbol im Speicher 150 (10) gespeichert worden sind. Beim Schritt
665 werden die Schritte 650 bis 660 für jedes der verbleibenden zwölf verschachtelten
Symbole (SP2–SP12
bei diesem Beispiel) eines neu-ausgerichteten Daten-Segments wiederholt.
In gleicher Weise werden die Schritte 650 bis 665 beim Schritt 670 für die Anzahl
der neu-ausgerichteten Daten-Segmente wiederholt, die ein Epochen-Intervall
umfassen. Beim Schritt 675 werden die resultierenden acht Kandidaten
für Trellis-dekodierte
Bit-Sequenzen für
die verschachtelten Eingangs-Symbole von der Einheit 145 dem
Speicher 150 in 10 zugeführt. Diese
Iteration des Rückverfolgungs-Prozesses
für ein
Epochen-Intervall endet beim Schritt 680 in 13 und vollendet den Schritt 450 des
umfassenden Prozesses von 15.
-
Bei den Schritten 460 und 465 in 15 identifiziert die Vorwärtsverfolgungs-Einheit 160 (10) die Trellisdekodierte
Bit-Sequenz in den acht Kandidaten-Sequenzen, die am wahrscheinlichsten
der Sequenz entspricht, die kodiert und zum Empfänger übertragen wurde. Beim Schritt
470 wird die resultierende identifizierte, Trellis-dekodierte Sequenz
nach einer Verzögerung
von dem Speicher 150 an den Trellis-Demapper 60 und
den Neu-Kodierer 50 (1) über MUX 155 als
Reaktion auf ein Auswahlsignal von der Verfolgungs-Einheit 160 geliefert.
-
Bei dem Schritten 460 und 465 in 15 identifiziert die Verfolgungs-Einheit 160 den
gemischten Zustand und die Trellis-dekodierte Bit-Sequenz, die am
wahrscheinlichsten der übertragenen
verschachtelten Symbol-Paket-Sequenz entspricht. Die Verfolgungs-Einheit 160 identifiziert
die Trellis-dekodierte Bit-Sequenz auf einer Epoche-auf-Epoche-Basis unter Verwendung
des in 14 dargestellten
Vorwärtsverfolgungs-Prozesses.
Das Vorwärtsverfolgungs-Verfahren ist ein
kostensparendes Verfahren zur Verminderung der Daten-Dekodierungs-Verzögerung (Latenz).
-
Beim Schritt 460 von 15 wird der Vorwärtsverfolgungs-Prozess von 14 für ein Epoche-Intervall von
Eingangsdaten ausgeführt,
um zwei Zeiger, den Zeiger 1 und den Zeiger 2,
für jede
der acht Daten-Sequenzen zu aktualisieren. Diese Zeiger dienen zur
Identifizierung der Trellisdekodierten Bit-Sequenz.
-
Beim Schritt 843 von 14, der dem Start beim Schritt 840 folgt,
werden die acht Zeiger-2-Indikatoren mit entsprechenden Zeiger-1-Indikator-Werten
aktualisiert. Diese Zeiger werden in der Einheit 160 gespeichert.
Beim Schritt 845 werden interne Speicher-Register innerhalb der
Einheit 160 bei einer Epoche-Daten-Grenze in Abhängigkeit
von Steuersignalen von der Steuereinheit 165 (10) initialisiert. Die Steuereinheit 165 erzeugt
Steuersignale als Reaktion auf die R/E-Eingangs-Signale von der
Einheit 10 (1)
zum Synchronisieren der beiden Verfolgungs-Einheiten 145 und 160,
um die Verfolgung bei einer Epoche-Begrenzung zu beginnen. Ein nicht-verzögertes Entscheidungs-Wort
für ein
verschachteltes Symbol-Paket, z. B. SP1, wird zyklisch beim Schritt
850 von der ACS-Einheit 43 (1)
eingegeben.
-
Beim Schritt 855 wird ein Drei-Stufen-Verfahen
verwendet, um einen der acht getrennten Zeiger-1-Indikatoren zu
aktualisieren, die den acht Daten-Sequenzen der Eingangs-Entscheidungs-Worte
zugeordnet sind. Ein Entscheidungs-Bit, z. B. B1, des nicht-verzögerten Eingangs-Wortes
dient zur Identifizierung eines vorangehenden Zustandes aus dem
gegenwärtigen
Zustand durch Anwendung des zuvor beschriebenen Rückverfolgungs-Prozesses.
Der vorangehende Zustand wird für
Symbol-Paket-Daten eines zusammen angeordneten verschachtelten Symbol-Pakets
(SP1 in dem Beispiel) eines vorangehenden Daten-Segments identifiziert,
wie für
den Rückverfolgungs-Prozess
der Einheit 145 beschrieben. Der identifizierte vorangehende
Zustand wird dazu verwendet, einen der acht getrennten Zeiger-1-Indikatoren
auszuwählen,
die den acht Daten-Sequenzen der Eingangs-Entscheidungs-Worte zugeordnet
sind. Der von dem ausgewählten
Zeiger 1 angezeigte Zustand des verschachtelten Symbols
(SP1 beim dem Beispiel) wird in dem Zeiger-1-Indikator gespeichert,
der der Entscheidungs-Bit-Sequenz (der Sequenz für B1 in dem Beispiel) zugeordnet
ist, wobei irgendein vorhandener Inhalt von Zeiger 1 überschrieben
wird.
-
Der Schritt 860 wiederholt den Schritt
855 für
jedes der verbleibenden Entscheidungs-Bits des Eingangs-Entscheidungs-Wortes
(Bits B2–B8
bei dem Beispiel), bis getrennte Zeiger-1-Indikatoren für jede der acht
Daten-Sequenzen
in der Einheit 160 für
das verschachtelte Symbol (SP1) gespeichert sind. Beim Schritt 865
werden die Schritte 850 bis 860 für die verbleibenden verschachtelten
Symbole (Symbole SP2–SP12
bei dem Beispiel) eines neuausgerichteten Zwölf-Symbol-Daten-Segments wiederholt.
In gleicher Weise wiederholt der Schritt 870 die Schritte 850 bis
865, bis die Zahl der neu-ausgerichteten Daten-Segmente, die ein Epochen-Intervall
(T/2) umfassen, verarbeitet worden sind. Diese Iteration des Vorwärtsverfolgungs-Prozesses
endet beim Schritt 880 in 14 und
voll- endet den Schritt 460 des umfassenden Prozesses von 15.
-
Beim Schritt 465 in 15 werden die aktualisierten Zeiger,
Zeiger 1 und Zeiger 2, dazu verwendet, den gemischten
Zustand zu identifizieren. Nach einem Zurückverfolgungs-Intervall T zeigen
Zeiger 1 und Zeiger 2 bei Betrieb im stationären Zustend
für eine
bestimmte Daten-Sequenz den vorangehenden Zustand an, der eine Epoche
vorher auftritt. Der Zeiger 1 ist der Zeiger für die gegenwärtige Epoche
und der Zeiger 2 ist der Zeiger für die unmittelbar frühere Epoche.
Gemeinsam zeigen Zeiger 1 und Zeiger 2 ein Zurückverfolgungs-Intervall
T zurück
zu einem konvergierten oder gemischten vorhergehenden Zustand. Zeiger 1 und
Zeiger 2 sollten für
alle acht Daten-Sequenzen bei Fehlen eines Fehlers denselben gemischten
Zustand anzeigen und damit dieselbe Daten-Sequenz für die Freigabe
vom Speicher 150 identifizieren. Einer der Zeiger-1-Indikatoren
für die
acht Da ten-Sequenzen wird ausgewählt
und zur Identifizierung eines der acht Zeiger-2-Indikatoren verwendet.
Umgekehrt wird dieser identifizierte Zeiger-2-Indikator zur Identifizierung
des gemischten Zustands verwendet. Daher wird einer der acht Zeiger-1-Indikatoren
in Verbindung mit einem der acht Zeiger-2-Indikatoren für die Identifizierung
verwendet. Es ist jedoch auch möglich,
von den Zeigern den Durchschnitt zu bilden oder eine Wahl aufgrund
einer Majorität
oder einer anderen Basis zu treffen, um das Vertrauen in die Auswahl
des gemischten Zustands zu verbessern.
-
Der beim Schritt 465 bestimmte gemischte
Zustand wird im Schritt 470 zur Anzeige verwendet, welcher der acht
Kandidaten der Trellis-dekodierten Bit-Sequenzen von dem Speicher 150 über den
MUX 155 (10)
freigegeben werden soll. Die ausgewählte dekodierte Daten-Sequenz
besteht aus den Daten, die am wahrscheinlichsten der übertragenen
kodierten verschachtelten Symbol-Sequenz entsprechen.
-
Die resultierende identifizierte
Trellis-dekodierte Sequenz, die auf eine Verzögerung folgt, wird vom Speicher 150 zum
Trellis-Demapper 60 und zum Neu-Kodierer 50 (1) über MUX 155 (10) als Reaktion auf ein
Auswahlsigna1 von der Verfolgungs-Einheit 160 freigegeben.
Die freigegebene Trellis-dekodierte Sequenz, die von dem MUX 155 zum
Trellis-Demapper 60 und zum Neu-Kodierer 50 (1) ausgegeben wird, reproduziert
die ursprüngliche
Sequenz von X1 Bits der verschachtelten Symbole, die von dem Kodierer
von 2 kodiert wurde.
Es sei bemerkt, dass die X1-Bit-Sequenz
gleich der Z1-Bit-Sequenz ist, die in 2 dargestellt
ist. Die Schritte des Prozesses von 15 werden
so lange wiederholt, bis Eingangs-Entscheidungs-Daten ver fügbar sind.
Andernfalls endet der Prozess beim Schritt 480.
-
Die Einheit 50 (1) kodiert die verschachtelte
Z1-Bit-Sequenz von
Einheit 47 (und MUX 155 von 10) neu, um eine neu-kodierte Z0-Bit-Sequenz
dem Demapper 60 zuzuführen.
Die verwendete Neu-Kodierungs-Funktion zur Erzeugung von Z0 aus
Z1 dupliziert die äquivalente
Funktion, die in dem Kodierer vor der Übertragung ausgeführt worden
ist, wie in 2 dargestellt.
Außerdem
werden neuausgerichtete verschachtelte Symbol-Daten von der Einheit 10,
verzögert
und synchronisiert mit dem Ausgang der Einheit 47 durch
die Einheit 70, dem Trellis-Demapper 60 zugeführt.
-
11 zeigt
die Architektur des Trellis-Demappers 60 (1). Der Trellis-Demapper 60 verarbeitet sequentiell
die synchronisierten verschachtelten Daten-Sequenzen von den Einheiten 47, 50 und 70 (1). Bei der Betriebsart
mit nicht-gefilterten Daten, wie von dem Signal CONF ausgewählt, werden
verzögerte
Eingangs-Symbol-Daten eines ersten verschachtelten Symbols aus der
Einheit 70 von der Addierstufe 950 der Demapper-Einheit
von 11 unverändert durchgelassen.
Bei dieser Betriebsart gibt der MUX 955 einen 0-Wert aus.
-
Neu-kodierte Eingangs-Daten Z1 und
Z0 von den Einheiten 50 und 70 für das erste
verschachtelte Symbol definieren eindeutig eine der vier zuvor beschriebenen
Nebengruppen, wie in der Symbol-Zuordnungs-Tabelle 125 in 2 angegeben. Z. B. definiert
Z1 = 1, Z0 = 0 den Nebengruppen-Punkt
C (–3,
+5). Die Funktion der Nachschlage-Tabelle 960 von 11 vergleicht den Eingangs-Symbol-Ausgang
von der Addierstufe 950 mit jedem der beiden Konstellations-Punkte
in der von den Eingängen
Z1 und ZO definierten Nebengruppe. Der Konstellations-Punkt, der
dem empfangenen verzögerten
Symbol-Punkt am nächsten
ist, wird bestimmt, und der Z2-Wert
dieses Konstellations-Punktes wird dem Nach-Kodierer 977 als
dekodierter Z2-Wert für
das erste verschachtelte Symbol zugeführt. Der Nach-Kodierer 977 verwendet
die Addierstufe 980 und das Register 975 zur Erzeugung
der inversen Funktion des Vor-Kodierers 102 von 2, und um den Z2-Wert zu dekodieren,
um ein X2-Bit für
das erste verschachtelte Symbol zu erhalten. Der Demapper 60 wiederholt
diesen Prozess für
jedes verschachtelte Symbol-Paket, das von der Einheit 70 empfangen
wird, wobei synchronisierte zugeordnete Symbol-Daten von den Einheiten 47 und 50 verwendet
werden. Auf diese Weise wird eine Sequenz von X2-Bits für die verschachtelten Symbole
von der Einheit 70 (1),
die den verschachtelten Symbolen entsprechen, die in den Dekodierer 24 eingegeben
werden, sequentiell von der Addierstufe 980 ausgegeben.
-
Bei der Betriebsart mit gefilterten
Daten werden modifizierte und verzögerte Symbol-Paket-Daten für das erste
verschachtelte Symbol von der Einheit 70 (1) von der Addierstufe 950 in 11 mit einem der acht Konstellations-Punkt-(Symbol)-werten
von der Einheit 985 über
Multiplexer 955 und 970 summiert. Die summierten
Daten werden durch die Nachschlage-Tabelle 960 – wie zuvor
erläutert – verarbeitet.
Der von der Einheit 985 ausgewählte Konstellations-Punkt-Wert
dient zur Wiederherstellung des Symbol-Daten-Eingangs zur Addierstufe 950 in
Symbol-Daten, die von der Einheit 960 verarbeitet werden
können.
Diese Operation ist in der gefilterten Betriebsart erforderlich,
wie zuvor erläutert
wurde, weil die Kombination von Verschachtelung und Sperrfilterung
Teil-Ansprech-Eingangsdaten erzeugt (HDTV-Norm, Abschnitt 10.2.3.9).
MUX 970 wählt über MUX 955 den Konstellations-Punkt (A–... D+)
auf der Basis des Zustands, der vom Register 965 verzögerten Z0-
und Z1-Daten und des Zustandes des vom Register 965 verzögerten Z2-Ausgangs von der
Funktion 960. Sonst ist die gefilterte Betriebsart des
Demappers 60 die gleiche wie die, die für die nicht-gefilterte Betriebsart
beschrieben wurde.
-
Der Demapper 60 (1) führt die resultierenden wiedergewonnenen
X2-Daten zusammen mit den synchronisierten X1-Daten dem Assembler 90 zu.
Ein X1-Bit und ein X2-Bit entsprechend jedem verschachtelten Daten-Symbol,
das in dem Dekodierer 24 eingegeben wird, werden sequentiell
durch die Einheit 60 dem Assembler 90 zugeführt. Jedes
X1-, X2-Bit-Paar
bildet die Trellis-dekodierten Daten für ein Symbol-Paket. Der Assembler 90 fügt die vier
X1-, X2-Bit-Paare für
zusammen angeordnete verschachtelte Pakete von aufeinanderfolgenden
Daten-Segmenten in ein 8-Bit-Byte zusammen. Die Einheit 90 fügt die Daten-Bytes
auf diese Weise für
jedes der zwölf
verschachtelten Symbol-Pakete zusammen. Die Einheit 90 gibt
die Bytes auf einer Byte-für-Byte-Basis
für jeden
der zwölf
verschachtelten Symbol-Paket-Ströme
aus. Auf diese Weise erzeugt die Einheit 90 intra-Segment-Symbol-entschachtelte
Ausgangs-Daten für
die Verwendung durch verbleibende Empfänger-Elemente.
-
Bei einem beispielsweisen HDTV-Empfängersystem,
das teilweise in 12 dargestellt
ist, werden kodierte Daten von einem Prozessor und Demodulator 750 verarbeitet
und demoduliert. Die Einheit 750 enthält einen Eingangskanal-Tuner, HF-Verstärker, eine
ZF-(Zwischenfrequenz)-Verstärker- und
Mischstufe zur Abwärts-Umwandlung
des modu fierten Signals in ein niedrigeres Frequenzband, das für die weitere
Verarbeitung geeignet ist. Der Eingangs-Prozessor 750 enthält auch
ein automatisches Verstärkungs-Regelungs-Netzwerk, einen
Analog/Digital-Wandler sowie Timing- und Träger-Wiedergewinnungs-Netzwerke.
Das empfangene Signal wird durch das Träger-Wiedergewinnungs-Netzwerk
innerhalb der Einheit 750 zum Basisband demoduliert. Das Träger-Wiedergewinnungs-Netzwerk
kann Entzerrer-, Rotator-Doppelbegrenzer-
und Phasenfehler-Feststellungs-Netzwerke sowie eine Phasen-Steuereinheit
zum Steuern der Entzerrerund Rotator-Operation, wie bekannt, verwenden.
-
Entweder die demodulierten Daten
oder die von dem NTSC-Sperrfilter 22 verarbeiteten demodulierten Daten
werden gemäß der Erfindung
von dem MUX 28 als Reaktion auf das CONF-Signal ausgewählt und
von dem Dekodierer 24 dekodiert. Trellis-dekodierter und
intra-Segment-Symbol-entschachtelter
Datenausgang vom Dekodierer 24 wird der Einheit 760 zugeführt. Symbol-entschachtelte
Daten von dem Dekodierer 24 werden konvolutional inter-Segmententschachtelt
und gemäß Reed-Solomon
durch den Ausgang-Prozessor 760 dekodiert,
bevor sie anderen HDTV-Empfänger-Elementen für weitere
Verarbeitung und Anzeige zugeführt werden.
Der mit der Trellis-Kodierung verbundene Intra-Segment-Entschachtelungs-Prozess ist
ausgeprägt und
unterscheidet sich von dem Inter-Segment-Entschachtelungs-Prozess (HDTV-Norm,
Abschnitte 10.2.3.9 und 10.2.3.10). Diese in Verbindung mit den
Einheiten 750 und 760 diskutierten Funktionen
werden beispielsweise unter anderem in dem zuvor erwähnten Text
von Lee und Messerschmidt beschrieben.
-
Die in Verbindung mit 1 bis 15 beschriebenen Architekturen sind nicht
ausschließlich.
Es können andere
Architekturen gemäß den Prinzipien
der Erfindung abgeleitet werden, um dieselben Gegenstände zu erreichen.
Beispielsweise kann entweder ein einzelner Trellis-Dekodierer verwendet
werden, um N Pakete von Eingangsdaten zu dekodieren, oder es kann
mehr als ein Trellis-Dekodierer verwendet werden (z. B. weniger als
N), je nach den Erfordernissen eines bestimmten Systems. Außerdem kann
die Architektur mit unterschiedlichen Zahlen von Trellis-Übergangs-Zuständen ausgeführt werden.
Die Prinzipien der Erfindung sind nicht auf die beschriebene Architektur
mit acht Zuständen
beschränkt.
Ferner können
die Funktionen der Elemente der verschiedenen Architekturen insgesamt
oder teilweise innerhalb der programmierten Instruktionen eines
Mikroprozessors ausgeführt
werden.
