DE69719943T2 - Verfahren und Anordnung zum Gebrauch von EDO-Speichern in einem für FPM-Speichervorrichtungen entworfenen Speichersystem - Google Patents

Verfahren und Anordnung zum Gebrauch von EDO-Speichern in einem für FPM-Speichervorrichtungen entworfenen Speichersystem

Info

Publication number
DE69719943T2
DE69719943T2 DE69719943T DE69719943T DE69719943T2 DE 69719943 T2 DE69719943 T2 DE 69719943T2 DE 69719943 T DE69719943 T DE 69719943T DE 69719943 T DE69719943 T DE 69719943T DE 69719943 T2 DE69719943 T2 DE 69719943T2
Authority
DE
Germany
Prior art keywords
memory
enable input
cas
output enable
column address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69719943T
Other languages
German (de)
English (en)
Other versions
DE69719943D1 (de
Inventor
Noonan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Compaq Computer Corp
Original Assignee
Compaq Computer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compaq Computer Corp filed Critical Compaq Computer Corp
Publication of DE69719943D1 publication Critical patent/DE69719943D1/de
Application granted granted Critical
Publication of DE69719943T2 publication Critical patent/DE69719943T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G11C7/1024—Extended data output [EDO] mode, i.e. keeping output buffer enabled during an extended period of time

Landscapes

  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
DE69719943T 1996-12-31 1997-12-31 Verfahren und Anordnung zum Gebrauch von EDO-Speichern in einem für FPM-Speichervorrichtungen entworfenen Speichersystem Expired - Fee Related DE69719943T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/775,315 US6034919A (en) 1996-12-31 1996-12-31 Method and apparatus for using extended-data output memory devices in a system designed for fast page mode memory devices

Publications (2)

Publication Number Publication Date
DE69719943D1 DE69719943D1 (de) 2003-04-24
DE69719943T2 true DE69719943T2 (de) 2003-09-04

Family

ID=25104027

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69719943T Expired - Fee Related DE69719943T2 (de) 1996-12-31 1997-12-31 Verfahren und Anordnung zum Gebrauch von EDO-Speichern in einem für FPM-Speichervorrichtungen entworfenen Speichersystem

Country Status (4)

Country Link
US (1) US6034919A (https=)
EP (1) EP0851425B1 (https=)
JP (1) JP3930629B2 (https=)
DE (1) DE69719943T2 (https=)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7617356B2 (en) * 2002-12-31 2009-11-10 Intel Corporation Refresh port for a dynamic memory
TWI263899B (en) * 2004-05-07 2006-10-11 Via Tech Inc Expandable optical disk recording and playing system and main board thereof
CN102955497A (zh) * 2011-08-18 2013-03-06 鸿富锦精密工业（深圳）有限公司 安装有固态硬盘的主板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349566A (en) * 1993-05-19 1994-09-20 Micron Semiconductor, Inc. Memory device with pulse circuit for timing data output, and method for outputting data
US5457659A (en) * 1994-07-19 1995-10-10 Micron Technology, Inc. Programmable dynamic random access memory (DRAM)
JP3160477B2 (ja) * 1994-09-30 2001-04-25 株式会社東芝 半導体メモリ及びそれに用いられるパルス信号発生回路
US5490114A (en) * 1994-12-22 1996-02-06 International Business Machines Corporation High performance extended data out
US5526320A (en) * 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US5682354A (en) * 1995-11-06 1997-10-28 Micron Technology, Inc. CAS recognition in burst extended data out DRAM
US6804760B2 (en) * 1994-12-23 2004-10-12 Micron Technology, Inc. Method for determining a type of memory present in a system
US5721859A (en) * 1994-12-23 1998-02-24 Micron Technology, Inc. Counter control circuit in a burst memory
JPH08297965A (ja) * 1995-04-27 1996-11-12 Mitsubishi Electric Corp 半導体集積回路装置
US5546344A (en) * 1995-06-06 1996-08-13 Cirrus Logic, Inc. Extended data output DRAM interface
US5555209A (en) * 1995-08-02 1996-09-10 Simple Technology, Inc. Circuit for latching data signals from DRAM memory
KR0167687B1 (ko) * 1995-09-11 1999-02-01 김광호 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
US5644549A (en) * 1996-03-21 1997-07-01 Act Corporation Apparatus for accessing an extended data output dynamic random access memory

Also Published As

Publication number Publication date
DE69719943D1 (de) 2003-04-24
JPH10228412A (ja) 1998-08-25
US6034919A (en) 2000-03-07
EP0851425A3 (en) 1998-12-30
EP0851425B1 (en) 2003-03-19
EP0851425A2 (en) 1998-07-01
JP3930629B2 (ja) 2007-06-13

Similar Documents

Publication Publication Date Title
DE69626485T2 (de) Schnittstellenbildung zwischen Direktspeicherzugriffsvorrichtung und einem nicht-ISA-Bus
DE3586352T2 (de) Busarbiter fuer datenverarbeitungssystem mit einem ein-/ausgabekanal.
DE69322310T2 (de) Busarchitektur für integrierten Daten/- und Videospeicher
DE69131948T2 (de) Adressaktivierungsanordnung und Verfahren für Speichermodule
DE60308183T2 (de) Pufferanordnung für speicher
DE3881414T2 (de) Datenverarbeitungssystem mit einer steckbaren optionellen Karte.
DE69905689T2 (de) Verfahren und System zum Einstecken unter Spannung von Anpassungskarten in einer Buserweiterungsumgebung
DE69634229T2 (de) System und verfahren für die erweiterung eines computers
DE3685876T2 (de) Meister-sklave-mikroprozessorsystem mit einem virtuellen speicher.
DE69222528T2 (de) Verteilte multiprozessor-initialisierung und selbstprüfungssystem
US6389494B1 (en) System for interfacing a data storage system to a host utilizing a plurality of busses for carrying end-user data and a separate bus for carrying interface state data
DE68923403T2 (de) Verfahren und Anordnung zur Adressierung eines Seitenmodus-Speichers in einem Computersystem.
DE69722117T2 (de) Einheitliche Speicherarchitektur mit dynamischer Grafikspeicherzuordnung
DE3850901T2 (de) Datenverarbeitungsanordnung mit Mitteln zur angrenzenden Adressierung eines Speichers.
DE69228582T2 (de) Vorrichtung zur Vermeidung von Prozessorblockierungen in einem Multiprozessorsystem
DE3853759T2 (de) Datenprozessor mit zwei Betriebsmoden.
DE19847642C2 (de) PCI-PCI-Brücke
DE112007000862T5 (de) Multiplexieren einer Parallelbus-Schnittstelle und einer Flash Memory-Schnittstelle
DE10147592A1 (de) System und Verfahren zum Vorsehen geichzeitiger Zeilen- und Spaltenbefehle
DE69930307T2 (de) Datenspeichersystem
DE3885985T2 (de) Speichersteueranordnung für ein Daten verarbeitendes System.
DE69129654T2 (de) Personalcomputer mit Erweiterungsmöglichkeit des lokalen Speichers
DE69601311T2 (de) Wecksystem für pcmcia karte
DE69423077T2 (de) Steuerungsvorrichtungen für nichtflüchtige Speicheranordnungen
DE69814005T2 (de) Verfahren und Vorrichtung zum sicheren Datenrundsenden über einen PCI-bus

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee