DE69631619T2

DE69631619T2 - Syndrome Rechnungsschaltung

Info

Publication number: DE69631619T2
Application number: DE69631619T
Authority: DE
Inventors: Mario Diaz Nava; Joseph Bulone
Original assignee: STMicroelectronics SA
Current assignee: STMicroelectronics SA
Priority date: 1995-06-22
Filing date: 1996-06-18
Publication date: 2004-12-23
Anticipated expiration: 2016-06-19
Also published as: FR2735889A1; US6138264A; EP0750400A1; DE69631619D1; FR2735889B1; EP0750400B1

Description

Die vorliegende Erfindung betrifft eine Schaltung zur Syndromberechnung, die insbesondere die Detektion bzw. den Nachweis der Anfänge von Datenpaketen, denen jeweils Köpfe bzw. Vorsätze vorausgehen, gestattet.
In den ATM-(,Asynchronous Transfer Mode', ,Asynchronübertragungsmode')Netzen werden die Daten in Paketen zu 53 Oktetts, die als Zellen bezeichnet werden, übertragen. Eine Zelle besteht aus einem Vorsatz oder Kopf von 5 Oktetts, der insbesondere die Bestimmung der Daten anzeigt, und aus einer ,Fracht' bzw. Ladung oder ,Charge' von 48 Oktetts.
1 veranschaulicht einen derartigen Vorsatzkopf. Dieses Kopfteil umfasst vier erste Oktetts A1 bis A4, gefolgt von einem Oktett HEC (,Header Error Control'), das zur Detektion bzw. zum Nachweis und zur eventuellen Korrektur der Fehler in den ersten vier Oktetts des Kopfteils bestimmt ist. Das Kopfteil dient insbesondere zur Bestimmung der Lage bzw. Stellung der Zellen in einem kontinuierlichen Datenstrom. Zur senderseitigen Bildung des Oktetts HEC beginnt man mit der Bildung des Polynoms:
b₁x³¹ + b₂x³⁰ + ... + b₃₁x + b₃₂,
worin b₁ bis b₃₂ die Bits der Oktetts A1 bis A4 sind. Dieses Polynom wird mit dem Polynom x⁸ multipliziert und sodann durch ein sogenanntes Generatorpolynom vom Grad 8 dividiert. Der Rest dieser Division ist ein Polynom vom Grad 7, dessen Koeffizienten b₃₃ bis b₄₀ die Bits des Oktetts HEC sind.
Empfangsseitig bilden die Koeffizienten b₁ bis b₄₀ ein Polynom vom Grad 39, das durch das Generatorpolynom geteilt wird. Der als Syndrom bezeichnete Rest dieser Division beträgt Null, wenn die Übertragung ohne Fehler erfolgt ist. Je nach dem von Null verschiedenen Betrag des Syndroms detektiert man einen Doppelfehler oder korrigiert man einen einfachen Fehler.
Das Dokument EP 0 448 074 A2 beschreibt eine Schaltung zur Synchronisation von durch ein ATM-Kommunikationssystem übertragenen ATM-Zellen. Die Synchronisationsschaltung führt eine CRC-Operation (,cyclic redundancy check') an der die empfangenen ATM-Zellen bildenden Kette von Eingangs-Bits aus. Die CRC-Berechnung liefert Ergebnisse Cn + 1, Cn, die durch 1-Bit-Verschiebungen im Rechnungsgang erhalten werden.
2 zeigt ein Beispiel einer als Schieberegister mit linearer Gegenkopplung oder LFSR (,Linear Feedback Shift Register') bezeichneten herkömmlichen Schaltung, die zur Berechnung der Syndrome dient. Diese LFSR-Schaltung ist in Abhängigkeit von dem Generatorpolynom aufgebaut, das in diesem Beispiel lautet
x⁸ + x² + x + 1.
Dieses Polynom ist das allgemein in den ATM-Netzen für die Berechnung des Oktetts HEC verwendete Polynom.
Die LFSR-Schaltung umfasst 8 Kipp- bzw. Flip-Flop-Stufen S1 bis S8, die jeweils den Koeffizienten S1 bis S8 des Syndroms entsprechen und als in Schleife geschaltetes Schieberegister ausgebildet sind. Somit erhält jede Kippstufe die Ausgangsgröße der vorhergehenden Kippstufe und die erste Kippstufe S1 erhält die Ausgangsgröße der letzten Kippstufe S8 zugeführt.
Außerdem geht der Kippstufe S1 eine Addiervorrichtung 10 voraus, welcher die Ausgangsgröße der Kippstufe S8 und die zu analysierenden aufeinanderfolgenden Bits b₁ bis b₄₀ zugeführt werden. Den Kippstufen S2 und S3 sind entsprechende Addiervorrichtungen 11 und 12 vorgeschaltet, deren jede jeweils die Ausgangsgröße der vorhergehenden Kippstufe und die Ausgangsgröße der Kippstufe S8 zugeführt erhält. Die Addiervorrichtungen 10 bis 12 sind praktisch Exklusiv-ODER-Gatter.
Anfänglich sind die Kippstufen S1 bis S8 auf Null gestellt. Sie werden sodann bei jedem Eintreffen eines Bits b des zu analysierenden Kopfes betätigt. Nach dem Eintreffen des vierzigsten Bits b₄₀ enthalten die Kippstufen S1 bis S8 die Koeffizienten des Syndroms. Nachdem das Syndrom ausgewertet wurde, werden die Kippstufen auf Null rückgestellt und sodann zur Berechnung des Syndroms eines neuen Kopfvorsatzes erneut betätigt.
In den Asynchronnetzen, wie beispielsweise den ATM-Netzen, müssen die Empfangsschaltungen bezüglich der Daten synchronisiert werden. Hierfür kann man sich der Nullbetragseigenschaft des Syndroms für die Köpfe bzw. Vorsätze bedienen. Eine LFSR-Schaltung wird dann jeweils nach jedem Paket von 40 Bits auf Null gestellt, um das folgende Paket von 40 Bits zu analysieren. Wenn die Kopfteile mit den 40-Bit-Paketen ausgerichtet sind bzw. mit ihnen zusammenfallen, findet man schließlich ein Syndrom mit Betrag Null, wenn ein Kopfteil analysiert wird.
Jedoch ist es wenig wahrscheinlich, dass die Kopfteile mit den analysierten 40-Bit-Paketen ausgerichtet sind. Somit muss man, wenn am Ende einer Zellen-Länge kein Syndrom Null gefunden wurde, die Analyse durch Bit-Sprünge entlang dem Datenfluss verschieben (nach der Analyse des letzten Pakets der Zellen- Länge wartet man ein oder mehrere Bit (s) ab, bevor die Analyse wieder aufgenommen wird). Mit dieser Vorgangsweise erhält man eine Ausrichtung der analysierten Pakete mit den Kopfteilen nach höchstens 40 Zellen. Man riskiert daher einen Verlust von 40 Zellen zu Beginn einer Übertragung.
Zur Vermeidung dieses Nachteils kann man 40 LFSR-Schaltungen vorsehen, die jede jeweils ein Paket von 40 Bits analysiert, das jeweils um ein Bit relativ bezüglich dem durch die vorhergehende Schaltung analysierten Paket verschoben ist. Diese Lösung ist kostspielig hinsichtlich des Oberflächenbedarfs und des Leistungsverbrauchs.
Außerdem ist eine LFSR-Schaltung, in den derzeit laufenden Technologien (CMOS), nicht in der Lage, Bits zu verarbeiten, die mit den derzeit für die ATM-Netze erforderlichen Übertragungsgeschwindigkeiten eintreffen, d. h. Übertragungsgeschwindigkeiten, die 622 Megabits je Sekunde erreichen können.
Ein Ziel der vorliegenden Erfindung ist die Schaffung einer Schaltung zur Syndromberechnung, welche die Durchführung einer Detektion des Zellenanfangs in besonders einfacher Weise und unter Vermeidung des Verlusts einer großen Anzahl von Zellen gestattet.
Ein anderes Ziel der vorliegenden Erfindung ist die Schaffung einer derartigen Schaltung in einer geläufigen Technik, die gleichwohl bei den derzeitig gebräuchlichen Übertragungsgeschwindigkeiten in den ATM-Netzen funktionieren kann.
Diese Ziele werden erreicht, indem man eine Syndromberechnungsschaltung vorsieht, welche eine gleitende Berechnung an n Daten ausführt, wobei die Daten Wörter (Oktette) sind und n die Anzahl von Daten ist, die in einer Syndromberechnung in Betracht zu ziehen sind (beispielsweise 40). Unter gleitender Berechnung versteht man, dass ein neues Syndrom jeweils bei jedem Eintreffen eines Datums berechnet wird, wobei das Syndrom an den n zuletzt empfangenen Daten berechnet wird. Diese gleitende Berechnung wird in allgemeiner Form erhalten, indem man in der Schaltung den Effekt unterdrückt, der durch das (i – n)te empfangene Datum im Zeitpunkt, in dem das i-te Datum empfangen wird, hervorgerufen wird.
Die Verarbeitungsgeschwindigkeit wächst, wenn die verarbeiteten Daten Wörter oder Oktetts sind, die aus einer seriell/parallel-Umwandlung des Bit-Stroms herrühren. Tatsächlich vermag ein seriell/parallel-Wandler bei besonders hohen Geschwindigkeiten zu arbeiten, insbesondere den Geschwindigkeiten, wie sie für die ATM-Netze erforderlich sind, und die Syndromberechnungsschaltung braucht dann nur bei der durch die Größe der Wörter geteilten Übertragungsgeschwindigkeit zu arbeiten.
Die vorliegende Erfindung betrifft näherhin eine Schaltung zur Syndromberechnung an Paketen von n Daten zu p Bits, mit einem Syndromregister, dem die Summe zugeführt wird aus jeweils jedem empfangenen Datum und dem Inhalt des Syndromregisters, modifiziert durch eine erste Zwischenverbindungsmatrix entsprechend der p-ten Potenz eines Polynomgenerators. Jedes empfangene Datum definiert ein neues Paket von n Daten und die erwähnte Summe umfasst das dem neuen Paket vorhergehende Datum, modifiziert durch eine zweite Zwischenverbindungsmatrix entsprechend der n-ten Potenz der ersten Matrix. Die Daten sind Wörter, deren p Bits die Komponenten von durch die Matrizen verarbeiteten Vektoren darstellen.
Gemäß einer Ausführungsform der vorliegenden Erfindung wird das dem neuen Paket vorhergehende Datum von einem Schieberegister zu n Daten geliefert, das die Daten zugeführt erhält.
Diese sowie weitere Ziele, Gegenstände, Eigenschaften, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden, nicht-einschränkenden Beschreibung spezieller Ausführungsbeispiele im einzelnen auseinandergesetzt, anhand der beigefügten Zeichnungsfiguren. In diesen zeigen:
1 ein Kopfteil von in einem ATM-Netz übertragenen Zellen,
2 eine herkömmliche Schaltung zur Syndromberechnung an einem Bit-Strom,
3 eine Ausführungsform einer Schaltung zur Syndromberechnung an einem Strom von Wörtern, beispielsweise Oktetts, die aus einer seriell/parallel-Umwandlung eines Bit-Stroms herrühren,
4 eine Ausführungsform einer Schaltung zur gleitenden Syndromberechnung gemäß der vorliegenden Erfindung, zur Ausführung von Berechnungen an einem Strom von Wörtern,
5A eine von der vorliegenden Erfindung verschiedene Schaltung zur gleitenden Syndromberechnung, wobei Berechnungen an einem Bit-Strom ausgeführt werden,
5B ein spezielles Beispiel der Schaltung zur gleitenden Berechnung aus 5A, sowie
6 eine Ausführungsform der Erfindung einer Schaltung zur gleitenden Syndromberechnung an einem Strom von Wörtern, die für jedes Bit jedes Worts ein Syndrom liefert.
Stellt man die Arbeitsweise des Schieberegisters mit linearer Gegenkopplung aus 2 in Gleichungsform dar, erhält man die folgende Beziehung beim Eintreffen des zu analysierenden (i + 1)ten Bits b_i+1 S(i + 1) = b*i+1 + MS(i), (1)worin S(i) der Vektor ist, dessen Komponenten die Zustände S1 bis S8 der Kippstufen beim Eintreffen des Bits b_i ist, b*_i–1 der Vektor, dessen erste Komponente das Bit b_i+1 ist und dessen sieben restliche Komponenten Null sind, und M die folgende Matrix ist:
Diese Matrix M, die von dem jeweils verwendeten Generatorpolynom abhängt, drückt die Verbindungen der Eingänge der Kippstufen mit den Ausgängen der Kippstufen aus. Jeder Eingang entspricht einer Zeile und jede Spalte entspricht einem Ausgang. Wenn eine Zeile mehrere ,1' enthält, so bedeutet das, dass dem der Zeile entsprechenden Eingang die Summe der den Spalten, welche die ,1' enthalten, entsprechenden Ausgänge zugeführt wird, wobei diese Summe tatsächlich eine Exklusiv-ODER-Operation ist.
Durch achtmalige Anwendung der Beziehung (1), d. h. bis zum Eintreffen des Bits b_i+8 wobei jedoch das Ergebnis als Funktion des Zustands S(i) der Kippstufen ausgedrückt wird, erhält man die Beziehung: S(i + 8) = Bi/8 + M8S(i), (2)worin B_i/8 der Vektor mit den Komponenten b_i+1 bis b_i+8 ist und worin M⁸ die achte Potenz der Matrix M ist. Diese Matrix M⁸ lässt sich ausdrücken durch:
3 zeigt eine Ausführungsform einer Syndromberechnungsschaltung, welche den Betrieb an einem Strom von Wörtern, Oktetts in diesem Beispiel, gestattet. Diese Schaltung beruht auf der oben erhaltenen Beziehung (2). Die Kippstufen S1 bis S8 stellen ein Syndromregister dar. Die Ausgänge der Kippstufen S1 bis S8 sind mit den Eingängen der Kippstufen über eine Zwischenverbindungsmatrix entsprechend der Matrix M⁸ verbunden. Zur körperlichen Realisierung dieser Verbindungen gemäß dieser Matrix wendet man die oben für die Matrix M definierte Regel an. Dem Register 51 bis S8 ist eine Addiervorrichtung 14 vorgeschaltet, die in Parallelbetrieb die Summe des Ausgangs der Matrix M⁸ und jedes von einem seriell/parallel-Wandler 16 des Stroms von Bits b gelieferten Oktetts B bildet. Der Addierer 14 ist nichts anderes als eine Gruppe von Gattern, welche bitweise, d. h. Bit für Bit, ein exklusiv-ODER ausüben.
Mit dieser Konfiguration wird der Inhalt der Kippstufen S1 bis S8 bei jedem Eintreffen eines Oktetts B, d. h. mit einem acht fach kleineren Takt als dem Eintreffen der Bits b, modifiziert. Beim Eintreffen des vierzigsten Bits verarbeitet die Schaltung das fünfte Oktett und liefert das Syndrom, das die Schaltung von 2 geliefert hätte.
Wie in der Schaltung von 2 wird das Register S1–S8 der 3 nach jedem Paket von Bits auf Null gestellt, zur Berechnung des Syndroms an dem folgenden Bit-Paket. Somit muss man, wenn die Bit-Pakete nicht bezüglich den Köpfen, deren Syndrome man berechnen will, ausgerichtet sind, eine Ausrichtung der Pakete auf den Köpfen vornehmen.
Die vorliegende Erfindung schlägt einen Aufbau einer Schaltung für gleitende Berechnung des Syndroms vor, welche diese Ausrichtphase begrenzt, ja unterdrückt.
4 zeigt eine Ausführungsform einer derartigen Schaltung zur gleitenden Syndromberechnung, in Anpassung zur Berechnung der Syndrome an Paketen von n Wörtern, beispielsweise Paketen von 5 Oktetts B. Das Prinzip dieser Schaltung besteht darin, in dem Register S1–S8 jeweils bei jedem Eintreffen eines ein neues Paket definierenden Worts die durch das Wort, das dem neuen Paket vorhergeht, hervorgerufene Wirkung zu annullieren. So werden in rekursiver Weise die Wirkungen sämtlicher Wörter, welche dem neuen Paket vorhergehen, annulliert, was denselben Effekt wie eine Null-Rückstellung des Registers S1–S8 zu Beginn des neuen Pakets hat.
Nimmt man an, dass die Schaltung gerade sechs Oktetts B₀ bis B₅ entsprechend einem Paket plus einem Oktett zugeführt erhalten hat, und formt man die Beziehung (2) so um, dass sie den Zustand S(48) des Registers S1–S8 in Abhängigkeit von den Oktetts B₀ bis B₅ ausdrückt, so erhält man: S(48) = B5 + M8B4 + M16B3 + M29B2 + M32B1 + M40B0. (3)
Da das Syndrom für die letzten vierzig Bits, oder die 5 letzten Oktetts B₁ bis B₅, zu berechnen ist, ist der letzte Term M⁴⁰B₀ zuviel.
Zur Erzielung einer gleitenden Syndromberechnung reicht es aus, den letzten Term bei jedem Eintreffen eines neuen Oktetts zu unterdrücken. Hierzu gelangen, wie dies in 4 veranschaulicht ist, die Oktetts B zu der Addiervorrichtung 14 direkt und über die Zwischenschaltung einer Verzögerungsschaltung 18 von 5 Oktetts gefolgt von einer Zwischenverbindungsmatrix M⁴⁰. Diese Matrix entspricht der vierzigsten Potenz der Matrix M. Sie wird ausgedrückt durch:
Diese Matrix definiert die Verbindungen der Eingänge der Kippstufen S1 bis S8 mit den Bits jedes durch die Verzögerungsschaltung 18 gelieferten Oktetts. Diese Verbindungen werden körperlich-materiell gemäß der in Verbindung mit der Matrix M beschriebenen Regel realisiert.
Wie dargestellt, liefert im Zeitpunkt des Eintreffens des Oktetts B₅ die Addiervorrichtung 14 den künftigen Zustand S(48) des Registers S1–S8, während dieses sich noch im Zustand S(40) befindet. Das Register S1–S8 geht mit dem Eintreffen eines Oktetts B₆ in den Zustand S(48) über.
Die Verzögerungsschaltung 18 ist beispielsweise ein Puffer-Speicher (FIFO) von 5 Wörtern zu 8 bits. Der Speicher 18 stellt keinen Verlust an Oberfläche dar, da der Speicher erforderlich ist, um jeweils jedes Kopfteil bei seiner Verarbeitung zur Detektion und zur Fehlerkorrektur zu speichern. Die Zwischenverbindungsmatrix M⁴⁰ weist eine Mehrheit von Nullen auf und ist daher wenig komplex.
Die Schaltung von 4 führt eine gleitende Syndromberechnung Oktett um Oktett an 5 Oktetts aus. Wenn die an der Schaltung eintreffenden Oktetts mit den Oktetts der Kopfteile ausgerichtet sind, wird das Kopfteil nachgewiesen bzw. detektiert, sobald sein fünftes Oktett, nämlich HEC, der Schaltung zugeführt wird. Wenn die der Schaltung zugeführten Oktetts nicht mit denen der Kopfteile ausgerichtet sind, findet eine Detektion des Kopfteils spätestens bei der achten Zelle statt, wenn man einen Bit-Sprung bei jeder Zellen-Länge ausführt. So kann man bis zu 8 Zellen verlieren, bevor man ein Kopfteil detektiert, was wesentlich vorteilhafter bleibt gegenüber einer herkömmlichen Syndromberechnungsschaltung des Typs von 2, mit welcher man bis zu 40 Zellen verlieren kann.
Will man einen Verlust von Zellen vermeiden, kann man acht Schaltungen des Typs von 4 verwenden, deren jede Oktetts verarbeitet, die jeweils um ein Bit relativ bezüglich den durch die vorhergehende Schaltung verarbeiteten Oktetts verschoben sind. Diese Lösung ist auch vorteilhafter als eine Lösung mit Verwendung von 40 Schaltungen des Typs von 2. Eine noch vorteilhaftere Ausführungsform wird weiter unten in Verbindung mit 6 beschrieben.
Falls die Übertragungsgeschwindigkeit der Bits hinreichend niedrig ist, kann das oben erwähnte Prinzip ohne Rückgriff auf die Erfindung auf Bits statt auf Oktetts oder Wörter angewandt werden.
5A zeigt eine Ausführungsform einer derartigen Schaltung, welche die erfindungsgemäße Durchführung einer gleitenden Syndromberechnung Bit um Bit gestattet. Den Eingängen der Kippstufen S1 bis S8 werden die Ausgangsgrößen dieser Kippstufen unter Zwischenschaltung einer Zwischenverbindungsmatrix M und einer Addiervorrichtung 14' zugeführt. Jedes zu verarbeitende Bit b wird jeweils direkt der Addiervorrichtung 14' zugeführt. Gemäß der Erfindung werden die Bits b der Addiervorrichtung 14' auch unter Zwischenschaltung einer Verzögerungsschaltung 20 zu 40 Bits zugeführt, auf welche eine Zwischenverbindungsmatrix M⁴⁰ folgt. Die Matrix M⁴⁰ wird allein auf das Ausgangs-Bit der Verzögerungsschaltung 20 angewandt, das der ersten Komponente eines Vektors (b*) gleichgesetzt bzw. angeglichen wird, dessen sieben andere Komponenten Null sind.
Wie für den Zeitpunkt des Eintreffens des Bits b₄₁ dargestellt, liefert die Addiervorrichtung 14' den künftigen Zustand S(41) des Registers S1–S8, während dieses sich noch im Zustand S(40) befindet. Das Register S1–S8 geht dann beim Eintreffen eines Bits b₄₂ in den Zustand S(41) über.
5B zeigt in detaillierter Weise die Schaltung zur Syndromberechnung von 5A im Rahmen des Beispiels von 2. Die Matrix M verbindet die Kippstufen S1 bis S8 untereinander wie in 2, mit Hilfe derselben Exklusiv-ODER-Gatter 10, 11 und 12. Außerdem wird jedes durch die Schaltung 20 verzögerte Bit dem Gatter 11 und zwei zusätzlichen Exklusiv-ODER-Gattern 22 bzw. 23 zugeführt, welche den Kippstufen S6 bzw. S7 vor hergehen. Tatsächlich erhält man, wenn man die Matrix M⁴⁰ auf einen Vektor mit erster Komponente b₁ anwendet, wobei die anderen Komponenten Null sind, einen Vektor, dessen sämtliche Komponenten Null sind, mit Ausnahme der zweiten, sechsten und siebenten, die jeweils gleich b₁ sind.
Man erkennt, dass in 5B die Matrix M durch die Addiervorrichtungen 11 und 12 und durch die Verbindung des Ausgangs der Kippstufe S8 mit diesen Addiervorrichtungen und mit dem Eingang der Kippstufe S1 realisiert wird. Die Matrix M⁴⁰ wird durch die einzige Verbindung des verzögerten Bits b₁ zu den Addiervorrichtungen 11, 22 und 23 realisiert, wobei die Addiervorrichtung 14' den Addiervorrichtungen 10, 11, 22 und 23 entspricht.
6 zeigt eine Ausführungsform zur gleitenden Syndromberechnung Oktett um Oktett, die, um einen Verlust von höchstens acht Zellen während einer Ausrichtphase der empfangenen Oktetts mit den Kopfteilen zu vermeiden, ein Syndrom für jedes Bit jedes empfangenen Oktetts liefert.
Diese Schaltung umfasst den Aufbau von 4 zur Durchführung einer gleitenden Syndromberechnung Oktett für Oktett, zu der mehrere Schaltungsaufbauten ähnlicher Art wie die von 5A zugefügt wurden, die zur Durchführung der Syndromberechnungen Bit um Bit bestimmt sind. Eine Struktur zur Bit-um-Bit-Berechnung ist für jedes der sieben ersten Bits der verarbeiteten Oktetts vorgesehen.
Jedes j-te Bit (b₄₁ bis b₄₇) eines empfangenen Oktetts (B₅) wird einer Addiervorrichtung 14' zugeführt, die außerdem das von der Verzögerungsschaltung 18 gelieferte und durch eine Matrix M⁴⁰ verarbeitete j-te Bit b₁ (bis b₇) und die Ausgangsgröße der dem (j – 1)ten Bit zugeordneten Addiervorrichtung 14' nach Verarbeitung durch eine Matrix M zugeführt erhält. Die dem ersten Bit zugeordnete Matrix M erhält die Ausgangsgröße (S(40)) des Registers S1–S8 zugeführt.
Mit dieser Konfiguration liefern das Register S1–S8 und die sieben Addiervorrichtungen 14' 8 Syndrome S(40) bis S(47), die an 8 Paketen zu 40 Bits berechnet wurden, deren jedes um ein Bit relativ bezüglich dem vorhergehenden verschoben ist. Ist eines der Syndrome S(40) bis S(47) Null, so findet sich das gesuchte Kopfteil partiell in der Schaltung 18, wobei die fehlenden Bits des Kopfteils die ersten Bits des neuen empfangenen Oktetts B₅ sind. Der Rang des Syndroms Null zeigt die vorzunehmende Verschiebung in Anzahl Bits an, um die Ausrichtung mit den Kopfteilen zu realisieren. Falls beispielsweise das Syndrom S(42) Null ist, wird die Verzögerungsschaltung 18 ein Kopfteil enthalten, dem zwei Bits fehlen. Die stromaufwärts vorgenommene seriell/parallel-Umwandlung wird dann um zwei Bits vorverlegt, derart dass das nächste empfangene Kopfteil sich ganz in der Verzögerungsschaltung 18 befindet, während das in dem Register S1–S8 enthaltene Syndrom Null ist.
Der Schaltungsaufbau von 6 ist deutlich einfacher als der, den man bei einer achtfachen Wiederholung des Schaltungsaufbaus von 4 erhielte. Tatsächlich enthalten die Matrizen M⁸ und M⁴⁰ von 4, die beide Vektoren verarbeiten müssen, deren sämtliche Komponenten variabel sind, insgesamt 38 Exklusiv-ODER-Gatter, während die Addiervorrichtung 14, welche drei Vektoren zugeführt erhält, deren sämtliche Komponenten variabel sind, 16 Exklusiv-ODER-Gatter umfasst. Demgegenüber umfasst jede der die Bit-um-Bit-Berechnungen ausführenden Schaltungsaufbauten nur 5 Exklusiv-ODER-Gatter (vgl. 5B). Außerdem findet nur eine Verzögerungsschaltung 18 und ein einziges Register S1–S8 Verwendung.
Es sei darauf hingewiesen, dass jede der die Bit-um-Bit-Berechnungen von 6 ausführenden Schaltungen im Takt des Eintreffens der Oktetts und nicht im Takt des Eintreffens der Bits stromaufwärts des seriell/parallel-Wandlers arbeitet.
Die vorliegende Erfindung ist zahlreichen Abwandlungen und Modifikationen zugänglich, die sich für den Fachmann ergeben. Insbesondere kann der Fachmann die für die Realisierung der erfindungsgemäßen Schaltung erforderlichen Matrizen finden, in Abhängigkeit von dem speziellen verwendeten Generatorpolynom, der Zahl n von Bits, an denen das Syndrom berechnet wird, und der Zahl p von Bits jedes zu verarbeitenden Datums.

Claims

Schaltung zur Syndromberechnung an Paketen von n Daten zu je p Bits, mit einem Syndromregister (S1–S8), das von einer Summations- bzw. Addiervorrichtung (14) eine Summe zugeführt erhält aus: jeweils jedem empfangenen Datum, aus dem Inhalt des Syndromregisters, modifiziert durch eine Schaltung, welche eine erste Zwischenverbindungsmatrix (M⁸) darstellt, entsprechend der p^ten Potenz eines Generatorpolynoms, wobei jeweils jedes empfangene Datum ein neues Paket von n Daten definiert, sowie aus dem dem neuen Paket vorausgehenden Datum, modifiziert durch eine Schaltung, welche eine zweite Zwischenverbindungsmatrix (M⁴⁰) darstellt, entsprechend der n^ten Potenz der ersten Matrix, wobei die p-Bit-Daten Worte (B) sind, deren p Bits (b) die Komponenten von durch die Matrizen verarbeiteten Vektoren bilden.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass das dem neuen Paket vorhergehende Datum von einem die Daten empfangenden Schieberegister zu n Daten (18, 20) geliefert wird.