DE69623545T2

DE69623545T2 - Schaltung und Verfahren zur Erzeugung von Prüfsummen

Info

Publication number: DE69623545T2
Application number: DE69623545T
Authority: DE
Inventors: Gentry, Jr.
Original assignee: Sun Microsystems Inc
Current assignee: Sun Microsystems Inc
Priority date: 1995-07-07
Filing date: 1996-06-27
Publication date: 2003-05-22
Anticipated expiration: 2016-06-28
Also published as: JPH09134295A; JP3751689B2; EP0752654B1; US5663952A; DE69623545D1; EP0752654A2; EP0752654A3

Description

Hintergrund der Erfindung

Diese Erfindung betrifft eine Schaltung und ein Verfahren zum Bestimmen einer Prüfsumme für ein digitales Datenpaket. Die Schaltung und das Verfahren gemäß der vorliegenden Erfindung finden insbesondere beim Bestimmen einer Prüfsumme für ein digitales Datenpaket des Transmission Control Protocol (TCP) Anwendung. In der digitalen Telekommunikation werden Daten häufig in Datenströmen von Datensymbolen oder Signalen, sog. "Paketen" befördert. Um ein Verifizieren der empfangenen Daten zu ermöglichen, können die Pakete Codes enthalten, die von den übermittelten Daten abgeleitet werden. Ein derartiger Code ist eine Prüfsumme, die bei Transmission Control Protocol (TCP)-Paketen verwendet wird. Die Prüfsumme wird aus den Daten, die in dem Paket übertragen werden sollen, errechnet und zu dem Dateikopf des Pakets zusammen mit anderen Informationen wie Quell- und Zielangaben hinzugefügt, bevor die Übertragung des Pakets stattfindet. Wenn das Paket am Ziel empfangen wird, wird die Prüfsumme von dem Paketkopf abgerufen, und es wird eine neue Prüfsumme aus dem erhaltenen Datenpaket errechnet. Die abgerufene Prüfsumme und die neu berechnete Prüfsumme werden dann verglichen, wobei jede Abweichung darauf hinweist, dass das empfangene Paket nicht genau mit dem abgesandten Paket übereinstimmt.
Ein Weg, auf dem eine Prüfsumme für ein Paket, das übertragen werden soll, erzeugt werden kann, ist das Verwenden eines Wirtsrechners, von dem das Datenpaket ausgeht, um die Prüfsumme zu errechnen, bevor die Daten an die Telekommunikationsschnittstelle zum Übertragen weitergereicht werden. In diesem Fall wird eine Prüfsumme mittels eines Softwarealgorithmus zum Steuern eines Mehrzweckrechners erzeugt. Obwohl dieses System keine zusätzliche Hardware benötigt, um das Vorsehen einer Prüfsumme zu implementieren, und die Datenpakete zusammengesetzt werden können, bevor sie den Wirtsrechner verlassen, kann das Erzeugen von Prüfsummen den Wirtsrechner in unerwünschter Weise belasten und eine nicht optimale Ausnutzung der Rechenkapazität des Wirtsrechners bedeuten.
Da der Prüfsummenwert für ein Datenpaket nur bestimmt werden kann, nachdem alle Daten, die in dem Paket übermittelt werden sollen, zusammengestellt worden sind, kann das Erzeugen der Prüfsumme in der Telekommunikationsschnittstelle durchgeführt werden, welche den Wirtsrechner mit dem Telekommunikationsrietzwerk verbindet. Eine Mehrzweckrechnerschaltung mit Softwaresteuerung könnte zu diesem Zweck verwendet werden. Jedoch ist es im Allgemeinen wünschenswert, so viele der Telekommunikationsschnittstellenfunktionen wie möglich in einer einzigen integrierten Schaltung zur Verfügung zu stellen, in welchem Falle eine zweckbestimmte Prüfsummenerzeugungsschaltung in Hinblick auf die benötigte Siliziumfläche effizienter sein kann. Weil die Prüfsumme in der Telekommunikationsschnittstelle bestimmt wird, ist es außerdem notwendig, die Prüfsummen für die Pakete "im Flug" zu erzeugen, was ebenfalls eine schnelle und kompakte zweckbestimmte Summierungsschaltung nahelegt. Um eine 16-Bit-TCP-Prüfsumme zu errechnen, ist es notwendig, die 16-Bit-Einserkomplementsumme der TCP-Paketdaten heranzuziehen. Im Wesentlichen erfordert dies, alle 16-Bit-Daten zu summieren, wobei der Übertrag des 16-Bit-Ergebnisses in die Summe hinein addiert wird. Ein Weg, eine solche Summe zu erhalten, besteht darin, sequenziell alle der 16-Bit-Daten mittels eines Addierers zu addieren, der ein Ergebnis erzeugt, das größer als 16 Bit ist, und dann die signifikantesten Bits, die über die erwünschte 16-Bit-Summe hinausreichen (d. h. der kollektive Übertrag der 16-Bit-Additionen) während zweier Additionsdurchläufe in die 16-Bit-Prüfsumme zurückzuaddieren. Jedoch kann die Addiererschaltung, die notwendig ist, eine Prüfsumme auf diese Art zu erzeugen, zu komplex sein, insbesondere, wenn relativ große Pakete zu bearbeiten sind.
Die Komplexität des Erzeugens einer 16-Bit-TCP-Prüfsumme wird weiter vergrößert, wenn der Paketdateneingang 32 Bit breit ist, wenn man bedenkt, dass die Prüfsumme im Flug zu berechnen ist. In diesem Fall ist es notwendig, dass pro Taktzyklus 32-Bit-Eingangsdaten verarbeitet werden können, es sei denn, der Prüfsummengenarator ist in der Lage, doppelt so schnell zu arbeiten, wie die Daten hereinkommen. Daher wäre gemäß der Prüfsummenerzeugungsstrategie, die oben dargelegt ist, entweder eine einzige, sehr komplexe Addierschaltung mit 32-Bit Eingang und einem mehr als 32-Bit Ausgang notwendig, oder es wäre ein Paar von 16-Bit Eingangsaddierern mit gemeinsamen Übertragsausgängen (d. h. einem mehr als 16-Bit Summenausgang) notwendig, sowie zusätzliche Schaltungen und Summenzyklen, um ein 16-Bit-Prüfsummenergebnis zu erzeugen.
EP 0 473 102 betrifft ein Datenkommunikationssystem mit einem Prüfsummenberechnungsmittel, das zwischen einem Mehrzweckwirtsrechner und einer Netzwerkschnittstelle angeordnet ist. Das Prüfsummenberechnungsmittel umfasst eine Vielzahl von Teiladdierern, die Fletscher-Prüfsummenoperationen ausführen. Jeder der Teiladdierer ist aus acht Volladdierern zusammengesetzt, wobei jeder ein Bit breit ist, und die parallel arbeiten, um den betreffenden Teiladdierer zu bilden. Jeder Teiladdierer umfasst weiter ein acht Bit breites Teilsummenausgaberegister und ein acht Bit breites Teilübertragsausgaberegister. Jeder ein Bit breite Volladdierer hat drei Ausgaben zum Addieren dreier Bits einschließlich eines Übertragsbits.
Entsprechend ist es ein Ziel der Erfindung, das Erzeugen einer TCP-Prüfsumme in einer Schaltung mit einer minimalen Anzahl und minimaler Komplexität von Schaltungselementen sowie eine minimale Zahl von Taktzyklen zu ermöglichen. Es ist ein weiteres Ziel der Erfindung, eine Prüfsummengeneratorschaltung bereitzustellen, die in eine integrierte Telekommunikationsschnittstellenschaltung zum Erzeugen von Prüfsummenwerten für Datenpakete im Flug implementiert werden kann.
Es ist außerdem ein Ziel der Erfindung, ein Methode bereitzustellen, um Datenströme sequenziell zu verarbeiten, um eine Prüfsumme in einer minimalen Zahl von Verarbeitungszyklen zu erzeugen.

Zusammenfassung der Erfindung

Die vorliegende Erfindung ist durch die unabhängigen Ansprüche definiert. In einem weiteren Aspekt stellt die Erfindung einen Prüfsummengenerator zum Erzeugen einer N-Bit-Prüfsumme von Daten bereit, die einer ersten und zweiten N-Bit-Dateneingabe zugeführt werden. Der Prüfsummengenerator umfasst einen ersten und einen zweiten Addierer, wobei jeder zum Summieren zweier N-Operanden vorgesehen ist. Eine Ausgabe des ersten Addierers ist an eine erste Eingabe des ersten Addierers gekoppelt, um eine N-Bit-Summe zurückzuführen, und ein Übertragsausgang des ersten Addierers ist an einen Übertragseingang des ersten Addierers gekoppelt, um ein Übertragsbit zurückzuführen. Ein zweiter Eingang des ersten Addierers ist an den ersten N-Bit-Dateneingang gekoppelt, um Daten zu empfangen. Ein Ausgang des zweiten Addierers ist an seinem ersten Eingang des zweiten Addierers gekoppelt, um ein N-Bit-Summenergebnis zurück zu übertragen, und ein Übertragsausgang des zweiten Addierers ist an einen Übertragseingang des zweiten Addierers gekoppelt, um ein Übertragsbit rückzuführen. Ein zweiter Eingang des zweiten Addierers ist angekoppelt, um Daten von dem zweiten N-Bit-Dateneingang zu empfangen, aber er ist mit dem Ausgang des ersten Addierers und dem Übertragsausgang des ersten Addieres gebündelt. Durch das Rückführen der Addiererausgänge und der Übertragsausgänge zurück zu den Eingängen des entsprechenden Addierers können die Addierer die hereinkommenden N-Bitdaten summieren und gleichzeitig jegliche Übertragbits in die akkumulierte Summe halten. Wenn die hereinkommenden Daten alle summiert worden sind, können dann die Ausgänge der zwei Addierer mit jeglichen übriggebliebenen Übertragbits addiert werden, um eine endgültige Prüfsumme zu erzeugen, weil der Eingang des zweiten Addierers der Eingangsdaten, dem Summenausgang des anderen Addierers und dem Übertragsausgang des zweiten Addierers gebündelt ist. Jegliche Übertragsbits, die erzeugt werden, wenn die Teilsummen und Überträge der zwei Addierer zusammengefasst werden, werden in die endgültige Prüfsumme durch die Übertragsausgangsrückführverbindung gefaltet.
In einer Ausführung der Erfindung werden in den Rückführverbindungen von den Addierersummenausgängen Register bereitgestellt, um die Summenausgaben vorübergehend zu speichern. Diese Register können mit gebündelten Eingängen versehen werden, um den Registern zu erlauben, mit Null initialisiert zu werden, um das Erzeugen einer Prüfsumme zu starten, oder die Register können mit einem Teilprüfsummenwert geladen werden, der vorher gespeichert wurde, wenn die Prüfsummenerzeugung unterbrochen wurde, z. B. in der Mitte eines Datenpakets.
Die Erfindung stellt außerdem ein Verfahren zur Verfügung, um eine Prüfsumme aus einem Paar erster und zweiter Datenströme zu erzeugen. Das Verfahren beinhaltet das synchrone Summieren des ersten und zweiten Datenstroms in einer Serie von Summierungszyklen, wobei in jedem Summierungszyklus ein Übertragsausgangswert eines vorhergehenden Summierungszyklusses als Übergangseingangswert verwendet wird. Das Ergebnis ist eine erste und eine zweite Summe mit einem ersten und zweiten Übertragswert. Die erste und die zweite Summe werden addiert, zusammen mit dem ersten Übertragswert, so dass eine dritte Summe mit einem dritten Übertragswert erzeugt wird. Der zweite und der dritte Übertragswert werden zu der dritten Summe addiert, um eine vierte Summe und einen vierten Übertragswert zu erzeugen. Schließlich wird der vierte Übertragswert zu der vierten Summe addiert, um eine Prüfsumme für die Daten im ersten und zweiten Datenstrom zu erzeugen.
In der bevorzugten Ausführung der Erfindung ist die Prüfsumme, die erzeugt werden soll, eine 16-Bit-Einserkomplementsumme der Daten, die in einem TCP-Paket übertragen werden sollen. Das Datenpaket wird auf einem 32 Bit-Datenweg empfangen, der in die jeweils 16 am wenigsten signifikanten Bits der Daten und die 16 signifikantesten Datenbits des ersten und zweiten Datenstroms geteilt ist. Für jeden Summierungszyklus der Eingangspaketdaten wird das Übertragsausgangsbitsignal für den nächsten Zyklus in den Übertragseingang zurückgeführt. Nachdem alle Eingangsdaten addiert worden sind, werden nur weitere drei Verarbeitungszyklen benötigt, um die zwei 16-Bit-Summen zu addieren und alle Übertragsbits zum Bilden der endgültigen 16-Bit-Prüfsumme zusammenzufügen.
Das Summenergebnis und die Übertragsausgangsrückführstruktur und die Verbindung der Addierer in dem Prüfsummengenerator der vorliegenden Erfindung erlaubt es einer TCP-Prüfsummenschaltung mit minimaler Schaltungskomplexität implementiert zu werden, was besonders dort vorteilhaft ist, wo die Prüfsummenschaltung in einen Abschnitt einer integrierten Schaltung zu integrieren ist. Auch ist es aus der vorangehenden Zusammenfassung offensichtlich, dass der erfindungsgemäße Prüfsummengenerator und das Verfahren es einer TCP Prüfsumme ermöglichen, mit nur drei zusätzlichen Zyklen über die Anzahl der Zyklen erzeugt zu werden, die notwendig sind, um alle Paketdaten einzugeben. Die auf ein Minimum reduzierte Verarbeitungszeit ist insbesondere dann nützlich, wenn die Prüfsumme im Flug erzeugt werden soll, was z. B. bei einem Prüfsummengenerator in einer Kommunikationsschnittstellenschaltung notwendig sein kann.
Die Erfindung wird im Folgenden detaillierter an Hand eines Beispieles und in Bezugnahme auf die beigefügten Zeichnungen, die eine bevorzugte Ausführung der Erfindung illustrieren, beschrieben.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein einfaches Blockdiagramm einer Computerschnittstelle zu einem Telekommunikationsnetzwerk, das eine Anwendung des Prüfsummengenerators gemäß der bevorzugten Ausführung der Erfindung illustriert;
Fig. 2 ist ein vereinfachtes Blockschaltbild, das die grundlegende Struktur einer bevorzugten Ausführung der Prüfsummengeneratorschaltung illustriert; und
Fig. 3 ist ein Blockschaltbild einer bevorzugten Ausführungsform der Prüfsummengeneratorschaltung.

Detaillierte Beschreibung der bevorzugten Ausführung

Die vorliegende Erfindung betrifft ein Verfahren und eine Schaltung zum Erzeugen einer Prüfsumme für Datenpakete. Einige Abschnitte der folgenden Beschreibung sind mittels symbolischer Darstellungen der Operationen von Datenbits, die von einem Computer stammen, wiedergegeben. Diese Beschreibungen und Darstellung sind die Mittel, die von dem Fachmann auf dem Gebiet der Datenverarbeitung verwendet werden, und vermitteln in effektivster Weise die Substanz ihrer Arbeit an andere Fachleute. Die Operationen sind solche, die notwendig sind, physikalische Größen physikalisch zu verändern. Üblicherweise, aber nicht notwendigerweise, können diese Größen die Form elektrischer oder magnetischer Signale annehmen, die geeignet sind, gespeichert, übertragen, kombiniert, verglichen oder auf andere Weise verändert zu werden. Es hat sich mit der Zeit als praktisch erwiesen, im Wesentlichen aus Gründen allgemeiner Üblichkeit, diese Signale als Bits, Werte, Terme, Daten usw. zu bezeichnen. Sollte jedoch nicht vergessen werden, dass alle diese und ähnliche Begriffe mit geeigneten physikalischen Größen verbunden sind und lediglich bequeme Bezeichnungen für diese Größen darstellen.
Weiter werden die durchgeführten Veränderungen häufig mit solchen Begriffen wie Addieren bezeichnet, welche im Allgemeinen mit geistigen Operationen in Verbindung gebracht werden, die von menschlichen Bearbeitern ausgeführt werden. In den meisten Fällen ist in keiner der Operationen die hier beschrieben sind und Teil der vorliegenden Erfindung bilden, eine solche Fähigkeit eines menschlichen Bearbeiters notwendig oder wünschenswert; die Operationen sind Maschinenoperationen. In allen Fällen sollte der Unterschied zwischen den Verfahrensoperationen beim Bedienen einer Rechenmaschine und dem Verfahren der Berechnung selbst beachtet werden.
In Abb. 1 ist ein vereinfachtes funktionales Blockdiagramm des Wirtscomputers 10 dargestellt, der an einen Asynchronous Transfer Mode (ATM)-Knoten 60 eines Telekommunikationsnetzwerks mit Hilfe einer Netzwerkschnittstellenschaltung 20 angeschlossen ist. Die Schnittstellenschaltung 20 umfasst einen Übertragungsabschnitt 30, welcher Daten von dem Wirtscomputer 10 zum Übertragen an den ATM- Netzwerkknoten 60 empfängt, und einen Empfangsabschnitt 40, welcher Daten von dem ATM-Knoten 60 empfängt und die empfangenen Daten zu dem Wirtscomputer 10 weiterreicht. Daten, die an oder von dem Wirtsrechner 10 weitergereicht werden, können typischerweise die Form eines Transmission Control Protocol (TCP)-Pakets von mehreren Kilobyte haben, während Daten, die durch den ATM-Knoten 60 weitergereicht werden die Form einer ATM-Zelle von 53 Byte haben. Daher ist es eine der Aufgaben der Schnittstelle 20, ein TCP-Paket des Wirtsrechners 10 in Zellen zu segmentieren, die zu dem ATM-Knoten 60 weitergereicht werden, und Zellen, die von dem ATM-Knoten 60 empfangen werden, zu TCP-Paketen für den Wirtsrechner 10 wieder zusammenzufügen. Jedes TCP-Paket hat einen Kopfabschnitt mit einer 16- Bit-Prüfsumme, die das Einserkomplement der Einserkomplementsumme aller 16-Bit- Wörter in dem Kopf und den Text des Paketes ist, in das es eingeschlossen ist. Die bevorzugte Ausführung der vorliegenden Erfindung betrifft das Erzeugen der Prüfsumme aus den Paketdaten (einschließlich der Dateikopfinformation).
Der Übertragungsabschnitt 30 der Schnittstelle 20, die in Fig. 1 dargestellt ist, umfasst einen Übertragungspuffer 32, der eine Größe hat, die geeignet ist ein vollständiges TCP-Paket, das von dem Benutzrechner 10 weitergereicht worden ist, zu speichern. Eine Übertragungslademaschine (34) ist bereitgestellt, um ein Datenpaket von dem Wirtscomputer 10 in den Übertragungszwischenspeicher 32 zu laden, und eine Übertragungsentlademaschine 38 ist bereitgestellt, um die Paketdaten von dem Übertragungszwischenspeicher 32 zu entnehmen und die Paketdaten in ATM- Zellen zu segmentieren, die zu dem ATM-Knoten 60 weitergereicht werden. Ein Prüfsummengenerator 36 empfängt die Paketdaten auch von der Übertragungslademaschine 34 und erzeugt einen Prüfsummenwert von den Paketdaten, während sie in den Übertragungszwischenspeicher 32 geladen werden. Der erzeugte Prüsummenwert wird dann an einer geeigneten Stelle in dem Übertragungszwischenspeicher 32 gespeichert, und zwar in dem Datenkopf des darin gespeicherten Pakets.
Der Zweck der Prüfsumme besteht darin, auf der Empfängerseite eine Feststellung darüber zuzulassen, ob die Übertragung des Pakets von Daten ohne Fehler erfolgt ist. Daher umfasst auch die Empfängerseite 40 der Schnittstelle 20 einen Prüfsummengenerator 48. In dem Empfängerabschnitt 40 empfängt eine Empfangslademaschine 44 Zellendaten von ATM-Knoten 60 und setzt ein TCP-Paket in einem Empfangszwischenspeicher 42 wieder zusammen. Die Paketdaten von der Empfangslademaschine 44 werden auch zu dem Prüfsummengenerator 48 weitergeleitet, der einen Prüfsummenwert für die empfangenen Daten erzeugt, während die Daten in dem Zwischenspeicher 42 gespeichert werden. Wenn alle Datenpakete empfangen sind, reicht eine Empfangsentlademaschine 54 das Paket an den Wirtsrechner 10 weiter, zusammen mit den erzeugten Prüfsummenwerten von Prüfsummengenerator 48. Der Wirtsrechner kann dann die Aufgabe haben, jegliche Packdaten, die für Zwecke der Übertragung in das Paket eingefügt wurden, aus der erzeugten Prüfsumme zu subtrahieren. Wenn der empfangene Prüfsummenwert nicht mit dem Prüfsummenwert übereinstimmt, der aus den empfangenen Daten erzeugt wurde, zeigt dies an, dass die empfangenen Paketdaten nicht mit den Paketdaten übereinstimmen, wie sie übertragen wurden, und das während der Übertragung ein Fehler aufgetreten ist. In diesem Fall kann eine Nachricht von dem Wirtsrechner zurück zu der Quelle des Pakets übermittelt werden, um das Paket, das fehlerhaft empfangen wurde, erneut zu übertragen.
Fig. 2 zeigt die grundlegenden Schaltungsstruktur des Prüfsummengenerators mit einer bevorzugten Ausführung der Erfindung. Der Prüfsummengenerator 100 empfängt am Dateneingang 32-Bit-Wörter von den Daten; und produziert einen 16-Bit- Prüfsummenwert am Prüfsummenausgang 144. Die 32-Bit Eingabedaten werden in zwei 16-Bit-Halbwörter geteilt, welche an Eingängen 102 und 104 geführt werden. Die grundliegende Struktur des Prüfsummengenerators 100 umfasst ein Paar von 16- Bit-Addierschaltungen 110, 120, welche die 16-Bit-Datenhalbwörter von den Eingangsleitungen 102, 104 jeweils addieren. Der Addierer 110 hat 16-Bit-Eingänge 112 und 114, einen 16-Ausgang 116 und einen 1-Bit Übertragsausgang. Der Eingang 114 ist zum Empfangen des signifikantesten Halbworts von Eingangsleitung 102 angekoppelt, und zwar mittels eines Multiplexers 140. Der Ausgang 116 des Addierers 110 ist an ein Register 118 gekoppelt, welches auch an den Eingang 112 des Addierers 110 rückgekoppelt ist. Außerdem ist der Übertragsausgang des Addierers 110 an den Übertragseingang rückgekoppelt. Für jeden Zyklus der Addiererschaltung 110 wird daher die Dateneingabe am Addierereingang 114 mit der Ausgabe 114 des Addierers 110 des vorherigen Zykluses addiert, welche zu dem Eingang 112 mittels des Zwischenspeichers 118 weitergereicht wird, zusammen mit jeglichem Übertrag von dem vorherigen Zyklus, der zu dem Übertragseingang des Addierers weitergereicht wird.
Die Addierschaltung 120 ist ähnlich aufgebaut zu dem Addierer 110, wobei ein Eingang 124 zum Empfangen des am wenigsten signifikanten Halbworts an die Eingangsleitung 104 gekoppelt ist. Der Ausgang 126 des Addierers 120 ist an einen Zwischenspeicher 128 gekoppelt, der in den 16-Bit-Eingang 122 zurückführt. Auf ähnliche Weise ist der Übertragsausgang des Addierers 120 so gekoppelt, dass er zu dem Übertragseingang desselben zurückführt. Ein Zwischenspeicher 130 ist ebenfalls vorgesehen, um die Übertragsausgabe des Addierers 120 vorrübergehend zu speichern, wobei der Zwischenspeicher 130 an einen Eingang der Multiplexerschaltung 140 gekoppelt ist. Schließlich stellt der Zwischenspeicher 128 der Multiplexerschaltung 140 einen weiteren Eingang zur Verfügung. Die Multiplexerschaltung 140 ist auch mit einem Steuereingang 142 versehen, der steuert, ob der Multiplexer 140 Signale des signifikantesten Halbworteingangs 102, des Zwischenspeichers 128 oder des Zwischenspeichers 130 weitergibt.
Die Arbeitsweise des Prüfsummengenerators 100 ist wie folgt. Paketdaten werden von dem Generator 100 als Serie von 32-Bit-Datenwörtern empfangen, die in 16-Bit- Halbwörter geteilt und an die Addierer 110, 120 weitergereicht werden. Für jedes Wort der Paketdaten durchlaufen die Addierer 110 und 120 einen Zyklus, um die entsprechenden Datenhalbwörter zu addieren, was durch die Rückführanordnung der Addiererausgänge 116, 126 und die Übertragsausgänge ermöglicht wird. Wenn alle Paketdaten summiert sind, müssen die zwei 16-Bit-Summen, die von den Addierern 110, 120 erzeugt wurden, addiert werden, zusammen mit dem letzten übrigbleibenden Übertragsbit jedes Addierers, und das Übertragsbit kann dann erzeugt werden, wenn die zwei 16-Bit-Summen addiert werden, um die endgültige Prüfsumme zu erzeugen. Der Prüfsummengenerator 100 erzielt dies in zusätzlichen drei Zyklen, und zwar folgendermaßen.
Im ersten Zyklus wird der Steuereingang 142 der Multiplexerschaltung 140 so gesteuert, dass das am wenigsten signifikante Halbwort, welches in dem Zwischenspeicher 128 gespeichert ist, durch den Multiplexer 140 zum Eingang 114 des Addierers 110 weitergereicht wird. Folglich wird in dem ersten Zyklus das am wenigsten signifikante Halbwort vom Zwischenspeicher 128 zu der signifikantesten Halbwortsumme aus Register 118 addiert. Während dieses Zyklus wird auch das letzte übrigbleibende Übertragsbit vom Addierer 110 hinzugefügt. Das letzte übrigbleibende Übertragsbit von Addierer 120 wird in dem Zwischenspeicher 130 während des ersten zusätzlichen Zyklus vorübergehend gespeichert.
Im zweiten Zyklus wird der Multiplexer 140 so gesteuert, dass er den Inhalt des Zwischenspeichers 133 an den Eingang 114 des Addierers 110 weitergibt, und der Addierer 110 wird so betrieben, dass er das letzte übrigbleibende Bit des Addierers 120 in die Summe addiert. Schließlich wird der Addierer 110 in dem dritten zusätzlichen Zyklus mit einer Nulleingabe am Eingang 114 betrieben, um jegliches Übertragsbit, das während dem zweiten Additionszyklus erzeugt wird, zu addieren. Die vollständige TCP-Prüfsumme ist dann in dem Zwischenspeicher 118 für eine Ausgangsleitung 144 zugänglich.
Der Prüfsummengenerator 100, der in Fig. 3 gezeigt ist, umfasst einige zusätzliche Komponenten. Die Eingangs- und Ausgangssignale des Prüfsummengenerators 100 werden mittels Invertern 106, 108 und 146, die an den Eingangsleitungen 102, 104 und der Ausgangsleitung 144 jeweils bereitstehen, komplementiert. Die Multiplexerschaltung 140 erhält eine Nulleingabe, welche während des dritten zusätzlichen Zykluses des Addierers 100 wie oben beschrieben zu dem Addierereingang 114 weitergereicht wird, unter Kontrolle des Steuersignals 142. Eine Multiplexerschaltung 117 ist zwischen dem Ausgang 116 des Addierers 110 und dem Ergebniszwischen speicher 118 zwischengeschaltet. Die Multiplexerschaltung 117 ist genauso, wie der Ausgang 116 des Addierers 110, mit Initialisierungseingängen 150, 151 und 152 versehen, und die Auswahl des Ausgangs der Multiplexerschaltung 117 ist durch eine Steuerleitung 158 gesteuert. Der Initialisierungseingang 150 stellt der Multiplexerschaltung 117 eine Nulleingabe zur Verfügung, um es dem Zwischenspeicher 118 zu ermöglichen, mit Null initialisiert zu werden, um das Verarbeiten eines neuen Pakets von Daten zu ermöglichen. Eine Multiplexerschaltung 116 mit einem Null- Initialisierungseingang 162, der Eingaben von der Ausgangsleitung 126 und in dem Addierer 120 empfängt, ist ebenfalls vorgesehen und durch die Steuerleitung 158 gesteuert, um den Ergebniszwischenspeicher 128 zu initialisieren.
Wieder bezugnehmend auf Fig. 1, wird die Übertragungslademaschine 34, welche dem Prüfsummengenerator die Eingabedaten zur Verfügung stellt, ein Datenpaket von Wirtsrechner 10 in Abschnitten laden. Z. B. kann der Übertragungszwischenspeicher 32 so eingerichtet werden, dass er eine Vielzahl von Paketen von Daten speichert, die von der Übertragungslademaschine 34 auf einmal gebündelt geladen werden. Das gleiche gilt für den Empfangsabschnitt der Schnittstelle 20, weil aufeinanderfolgende Zellen, die von dem ATM-Knoten 60 ankommen, nicht notwendigerweise zu den gleichen TCP-Paket gehören. Folglich ist der Prüfsummengenerator 100 mit einem Mittel zum Ausgeben eines Teilprüfsummenwertes versehen, der aus einem Teil eines TCP-Pakets gebildet wird, und zum Zurückladen des Teüprüfsummenwertes in den Prüfsummengenerator, wenn der nächste Abschnitt des TCP- Pakets am Eingang ankommt. Zu diesem Zweck ist die Multiplexschaltung 117 mit Initialisierungseingängen 151, 152 versehen, von denen das Register 118 mit Teilprüfsummenwerten unter Steuerung der Steuerleitung 158 geladen werden kann. Die Mehrzahl der Funktionen, die von der Schnittstelle 20, die in Fig. 1 dargestellt ist, ausgeführt werden können, können durch eine einzige anwendungsspezifische integrierte Schaltung (ASIC) auf einer Netzwerkschnittstellenkarte (NIC) bereitgestellt werden, die an den Wirtsrechner 10 gekoppelt ist. Der Prüfsummengenerator 100 wird in der bevorzugten Ausführung daher als ein Abschnitt des ASIC bereitgestellt, der z. B. in CMOS-Technik hergestellt werden kann. In diesem Fall würde auch eine Steuerschaltung in den ASIC integriert, um Paketdaten und Teilprüfsummenwerte als Eingaben an den Prüfsummengenerator weiterzuleiten (Leitungen 104, 102 und 151, 152), und Steuersignale, wie die auf den Steuerleitungen 142 und 158, zum Steuern der Funktion der Prüfsummengeneratorschaltung in der oben beschriebenen Art und Weise bereitzustellen. Die tatsächliche Struktur der Prüfsummengeneratorkomponente, wie z. B. die Addierer 110, 120, Zwischenspeicher 118, 128 und Multiplexer 117, 140, 160 sind dem Fachmann wohl bekannt und diese Strukturen werden daher nicht beschrieben.
Währen die bevorzugte Ausführung der Erfindung oben im Zusammenhang mit einer ATM-Netzwerkschnittstellenschaltung beschrieben ist, sei deutlich gemacht, dass der beschriebene Prüfsummengenerator und das Verfahren für einen breiteren Anwendungsbereich geeignet sind. Während die vorliegende Erfindung in Zusammenhang mit der obigen Ausführung beschrieben wurde, ist es daher offensichtlich, dass viele Alternativen, Abwandlungen und Variationen sowie Anwendungen den Fachmann angesichts der vorangehenden Beschreibung offensichtlich sind. Entsprechend wurde die detaillierte Beschreibung der vorliegenden Erfindung oben nur beispielhaft vorgestellt, und sie sollten nicht dahingehend verstanden werden, dass der Bereich der vorliegenden Erfindung und ihre wesentlichen Merkmale in den beigefügten Ansprüchen definiert werden, welche nicht notwendigerweise durch Bezugnahme auf die vorangehende Beschreibung der bevorzugten Ausführung begrenzt sind.

Claims

1. Prüfsummengenerator-Schaltung mit

einem ersten Addierer (120) mit erstem (124) und zweitem (122) Addierereingang, einem ersten Summenausgang (126) und einem ersten angekoppelten Übertragausgang zur Rückführung eines ersten generierten Übertragbits an einen Übertrageingang des ersten Addierers (120), wobei der erste Addierereingang (124) zum Empfang erster Eingangsdaten angekoppelt ist, und der erste Summenausgang (126) zur Rückführung erster Teilsummendaten an den zweiten Addierereingang (122) gekoppelt ist, und

einem zweiten Addierer (110) mit drittem (112) und viertem (114) Addierereingang, einem zweiten Summenausgang (116) und einem zweiten angekoppelten Übertragausgang zur Rückführung eines zweiten generierten Übertragbits an einen Übertrageingang des zweiten Addierers (110), wobei der zweite Summenausgang (116) zur Rückführung zweiter Teilsummendaten an den dritten Addierereingang (112) gekoppelt ist, dadurch gekennzeichnet, dass der vierte Addierereingang (114) an den ersten Addierer (120) gekoppelt ist, um zweite Eingangsdaten, die ersten Teilsummendaten vom ersten Summenausgang (126) und das erste generierte Übertragbit vom ersten Übertragausgang selektiv zu empfangen.

2. Prüfsummengenerator nach Anspruch 1 und ein erstes Register (128), das zwischen den ersten Summenausgang (126) und den zweiten Addierereingang (122) zur Zwischenspeicherung der ersten Teilsummendaten gekoppelt ist, und ein zweites Register (118), das zwischen den zweiten Summenausgang (116) und den dritten Addierereingang (112) zur Zwischenspeicherung der zweiten Teilsummendaten gekoppelt ist.

3. Prüfsummengenerator nach Anspruch 2 und ein erster Multiplexer (140) mit einem an den vierten Addierereingang (114) gekoppelten Ausgang (114) und mit an den ersten Summenausgang (126), an den ersten Übertragausgang und an eine Datenquelle gekoppelten Eingängen zum Empfang der zweiten Eingangsdaten.

4. Prüfsummengenerator nach Anspruch 3, wobei der Multiplexer (140) zur Zwischenspeicherung des ersten generierten Übertragbits über ein Übertragregister (130) an den ersten Übertragausgang (126) gekoppelt ist.

5. Prüfsummengenerator nach Anspruch 4 und ein Vorladekreis (117, 150, 160, 162), der zur Initialisierung wenigstens eines der Register (118, 128) mit zuvor gespeicherten Teilsummendaten an wenigstens eines der ersten (128) und zweiten (118) Register gekoppelt ist.

6. Prüfsummengenerator nach einem der Ansprüche 1 bis 5, wobei die Prüfsumme eine N- Bit-Prüfsumme ist, die von auf ersten und zweiten N-Bit-Dateneingängen zur Verfügung stehenden Daten generiert ist, und wobei der erste Addierer (120) zwei vom ersten N- Dateneingang empfangene N-Bit-Operanden summiert und der zweite Addierer (110) zwei vom zweiten N-Bit-Dateneingang empfangene N-Bit-Operanden summiert.

7. Prüfsummengenerator nach einem der Ansprüche 3 bis 6, wobei der erste Multiplexer (140) ferner über einen Nulleingang verfügt.

8. Prüfsummengenerator nach einem der Ansprüche 2 bis 7 und ein zweiter Multiplexer (117) mit einem an das zweite Register (118) gekoppelten Ausgang und einem an den Ausgang (116) des zweiten Addierers (110) gekoppelten ersten Eingang und wenigstens einem zweiten angekoppelten Eingang (150) zum Empfang von Initialisierungsdaten.

9. Prüfsummengenerator nach einem der Ansprüche 2 bis 8 und ein dritter Multiplexer (160) mit einem an das erste Register (128) gekoppelten Ausgang und einem an den Ausgang (126) des ersten Addierers (120) gekoppelten ersten Eingang und einem zweiten angekoppelten Eingang (162) zum Empfang von Initialisierungsdaten.

10. Prüfsummengenerator nach einem der Ansprüche 6 bis 9, wobei der erste und zweite N- Bit-Dateneingang je einen 16-Bit-Dateneingang umfasst.

11. Prüfsummengenerator nach einem der Ansprüche 1 bis 10, wobei der erste Addierer (120) und der zweite Addierer (110) Binäraddierer darstellen.

12. Prüfsummengenerator nach einem der Ansprüche 6 bis 11, wobei der erste und zweite Dateneingang 16-Bit-Datenworte umfassen, und der erste und zweite Summenausgang 16- Bit-Ausgänge umfassen.

13. Verfahren zur Generierung einer Prüfsumme aus einem Paar erster und zweiter Datenströme mit den Verfahrensschritten:

synchrones Summieren der ersten und zweiten Datenströme in einer Reihe von Summerzyklen, wobei bei jedem Summierzyklus ein Übertragausgangswert eines vorhergehenden Summierzyklusses als Übertrageingangswert verwendet wird, um so erste und zweite Summen mit ersten und zweiten Übertragausgangswerten zu generieren;

Addieren der ersten und zweiten Summen mit dem ersten Übertragausgangswert zur Generierung einer dritten Summe mit einem dritten Übertragausgangswert;

Addieren der zweiten und dritten Übertragausgangswerte zur dritten Summe für die Generierung einer vierten Summe mit einem vierten Übertragausgangswert; und

Addieren des vierten Übertragausgangswertes zur vierten Summe für die Generierung einer Prüfsumme für die in den ersten und zweiten Datenströmen enthaltenen Daten.

14. Verfahren nach Anspruch 13, wobei die ersten und zweiten Datenströme jeweils 16-Bit- Datenströme umfassen, und die Prüfsumme eine 16-Bit-Summe umfasst.

15. Verfahren nach Anspruch 13 oder 14 und ein Verfahrensschritt zur Summierung wenigstens eines der ersten oder zweiten Datenströme mit einer Anfangsteilsumme.

16. Verfahren nach Anspruch 15 und ein Verfahrensschritt zur Aussetzung der Summierung der ersten und zweiten Datenströme und zur Speicherung wenigstens einer Teilsumme.

17. Datenübertragungsschnittstelle (20) zur Ankopplung eines Host-Rechners (10) für die Datenübermittlung über ein Fernmeldenetzwerk (60) mit asynchronem Übertragungsmodus (ATM); mit

einer angekoppelten Lademaschine (34) zum Abruf eines Datenpakets vom Host-Rechner (10);

einer Segmentierungsmaschine zur Segmentierung des Datenpakets in Zellen und zur Weitergabe der Datenzellen an das ATM-Netzwerk (60) und

einem angekoppelten Prüfsummengenerator (36) nach einem der Ansprüche 1 bis 12 zum Empfang des Datenpakets von der Lademaschine (34) und zur Generierung eines Prüfsum menwerts aus dem Datenpaket zwecks Weitergabe über die Segmentierungsmaschine an das ATM-Netzwerk (60).

18. Datenübertragungsschnittstelle nach Anspruch 17 und ein an die Lade- (34) und Segmentierungsmaschine zur Pufferung des Datenpakets gekoppelter Übertragungszwischenspeicher (32), wobei die Ankopplung des Übertragungszwischenspeichers (32) auch zum Empfang des Prüfsummenwerts vom zweiten Summenausgang (116) und der Einfügung des Prüfsummenwerts in den im Zwischenspeicher (32) gepufferten Datenpaketheader dient.

19. Datenübertragungsschnittstelle nach Anspruch 17 oder 18, wobei das Datenpaket von der Lademaschine (34) in Vier-Byte-Worten abgerufen wird, und die ersten Eingangsdaten die erste Hälfte jedes Datenpaketworts und die zweiten Eingangsdaten die zweite Hälfte jedes Datenpaketworts umfassen.