DE69616245T2

DE69616245T2 - Datenprozessor mit Bussteuerung

Info

Publication number: DE69616245T2
Application number: DE69616245T
Authority: DE
Inventors: Takeshi Osakabe
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-12-15
Filing date: 1996-12-13
Publication date: 2002-07-25
Anticipated expiration: 2016-12-14
Also published as: DE69616245D1; US5918027A; KR100265550B1; EP0779582A1; EP0779582B1; KR970049492A

Description

Die vorliegende Erfindung bezieht sich allgemein auf einen Datenprozessor und besonders auf einen Datenprozessor mit einer äußeren Busschnittstelle.
Mit der Verbreiterung des Angebotes an Systemen, die einen Datenprozessor nutzen, ist eine große Auswahl an Ausrüstungsgegenständen als externe Geräte zum Gebrauch um (oder zum Anschluß an) einen Datenprozessor entwickelt und hergestellt worden. Diese Geräte werden üblicherweise als Peripheriegeräte bezeichnet.
Die Busschnittstelle für diese Gruppe von äußeren Geräten ist entweder eine separate Busschnittstelle oder eine Multiplex-Busschnittstelle, die aufgrund der üblicherweise auf einer Busschnittstelle zur Verfügung gestellten begrenzten Anzahl an Anschlüssen verwendet wird.
Beim herkömmlichen Datenprozessor steht üblicherweise nur eine Art von Busschnittstellen zur Verfügung, d. h. entweder eine vom Einzeltyp- oder eine vom Multiplextyp. Falls keine Buswandlerschaltung zwischen dem Datenprozessor und dem äußeren Ausrüstungsgegenstand benutzt wird, kann daher ein einzelner Datenprozessor nicht ein äußeres Gerät benutzen, das mit der anderen Art der Busschnittstelle ausgestattet ist. Nachfolgend werden eine Einzel-Busschnittstelle und eine Multiplex-Busschnittstelle für die äußere Busschnittstelle eines herkömmlichen Datenprozessors beschrieben.
Zuerst enthält ein herkömmlicher Datenprozessor, der eine Einzel-Busschnittstellenschaltung hat, mindestens eine Bussteuereinheit (BCU), welche die Ausgabe und die Eingabe von Daten steuert, und eine Ausführungseinheit (EXU), welche die Ausführung von Anweisungen, arithmetischen Operationen usw. steuert. Die EXU führt auch das Schreiben von Daten auf den äußeren Ausrüstungsgegenstand und das Lesen von Daten von dem äußeren Ausrüstungsgegenstand durch.
Beim herkömmlichen Datenprozessor hat das innere Datensignal der BCU eine 8-Bit- Breite, und die innere Adressenbreite wird als 16 Bit angenommen. Bei der BCU ist ein erster Bus ein Datenbus mit 8 Bit (D0-D7), ein zweiter Bus ein Adressenbus mit 8 niederwertigen Bit (A0-A7) und ein dritter Bus ist ein Adressenbus mit 8 höherwertigen Bit (A8- A15). Diese ersten bis dritten Busse sind mit der EXU verbunden. Zusätzlich ist der erste Bus mit einem Datensignalanschluß, der zweite Bus mit einen Adressensignalanschluß und der dritte Bus mit einem Adressensignalanschluß verbunden.
Der Betrieb des herkömmlichen Datenprozessors wird anschließend (wie in Fig. 2 gezeigt) beschrieben. Erstens zeigen die Zeitabstände T1-T4 den Zeitpunkt des Taktes (A) an, an dem der Datenprozessor synchronisiert ist, und diese vier Zeitpunkte bilden einen Buszyklus. Zu dieser Zeit führt die EXU die Eingabe eines Datensignals G (z. B. Dateneingabe von äußeren Ausrüstungsgegenständen) über den ersten Bus (D0-D7), zum Zeitpunkt T3 durch. Andererseits führt die EXU die Ausgabe eines Datensignals H (z. B. Datenausgabe hinsichtlich eines äußeren Ausrüstungsgegenstandes) zwischen den Zeitpunkten T1 und T4 durch.
Die Ausgaben eines Adressensignals E (z. B. eines höherwertigen Adressensignals A8- A15) und eines Adressensignals F(z. B. eines niederwertigen Adressensignals A0-A7) werden zwischen den Zeitpunkten T1-T4 über den zweiten Bus (A0-A7) und den dritten Bus (A8-A15) durchgeführt.
Zusätzlich zeigen die Adressensignale E und F den Zeitpunkt an, an dem ein Adressensignal an die Adressensignalanschlüsse ausgegeben wird. Zwischen den Zeitpunkten T1 und T4 wird ein Adressensignal, das eine Breite von 16 Bit hat, auf den zweiten Bus (A0-A7) und den dritten Bus (A8-A15) ausgegeben. Das Adressensignal wird so wie es ist an die Adressensignalanschlüsse ausgegeben.
Wenn ein Datensignal ein- und ausgegeben wird, werden andererseits die Daten einer Adresse, die über ein Adressensignal bestimmt werden, an den ersten Bus (D0-D7) von den äußeren Ausrüstungsgegenstand, der an den Datensignalanschluß angeschlossen ist, ein- und ausgegeben. Das heißt, die Daten G zeigen den Zeitpunkt an, an dem Daten von dem Datensignalanschluß an die Bussteuereinheit eingegeben werden, und zum Zeitpunkt T3 wird ein Datensignal eingegeben. Zusätzlich zeigen die Daten H den Zeitpunkt an, an dem Daten vom Datensignalanschluß an dem dazu verbundenen äußeren Ausrüstungsgegenstand ausgegeben werden, und zwischen den Zeitpunkten T1 und T4 wird ein Datensignal ausgegeben.
Ein zweiter herkömmlicher Datenprozessor, der eine Multiplex-Busschnittstellenschaltung enthält, wird im folgenden beschrieben.
Eine EXU, ein erster Bus (D0-D7), ein zweiter Bus (A0-A7), ein dritter Bus (A8-A15) und ein Adressensignalanschluß sind dieselben wie die oben beschriebenen, und aus Gründen der Kürze werden diese Bauteile nicht im Detail diskutiert werden. Bei einer BCU eines Datenprozessors, der eine Multiplex-Busschnittstellenschaltung enthält, sind der erste und zweite Bus gemeinsam mit der EXU verbunden. Dementsprechend ist die Gesamtzahl der Verbindungsleitungen zwischen der BCU und einem äußeren Gerät geringer als bei der Einzel-Busschnittstelle.
Ein Adressentastsignal (ASTB) wird von der EXU ausgegeben und wird von einem ASTB- Anschluß, welcher ein äußerer Anschluß des Datenprozessors ist, an den äußeren Ausrüstungsgegenstand gesendet.
Wenn das ASTB-Signal einen logischen "1"-Pegel (z. B. einen "hohen" Pegel) hat, zeigt es den Zeitpunkt an, an dem ein Adressensignal an einen kombinierten AD-Anschluß (z. B. einen kombinierten Adressensignal- und Datensignalanschluß) ausgegeben wird. Wenn das ASTB-Signal einen logischen "0"-Pegel (z. B. einen "niedrigen" Pegel) hat, zeigt es den Zeitpunkt an, an dem ein Datensignal eingegeben wird und an den kombinierten AD-Anschluß ausgegeben wird.
Das ASTB-Signal wird als ein Auswahlsteuersignal an einen Selektor eingegeben, der ein Datensignal und ein niederwertiges Adressensignal (A0-A7) auswählt. Wenn das ASTB- Signal einen logischen "1"-Pegel hat, verbindet der Selektor den zweiten Bus (A0-A7) mit dem kombinierten AD-Anschluß, und wenn das ASTB-Signal einen logischen "0"-Pegel hat, verbindet es den ersten Bus (D0-D7) mit dem kombinierten AD-Anschluß.
Nachfolgend wird, wie in Fig. 2 gezeigt, der Betrieb des herkömmlichen Datenprozessors, der die Multiplex-I/O- Schnittstelle enthält, beschrieben.
Zuerst zeigen die Zeitabstände T1-T4 den Zeitpunkt eines Taktes (A) an, mit welchen der Datenprozessor synchronisiert wird, und diese vier Zeitpunkte bilden einen Buszyklus. Die EXU gibt ein Datensignal über den ersten Bus (D0-D7) zum Zeitpunkt T3 ein und gibt auch ein Datensignal zwischen den Zeitpunkten T2 und T4 aus. Andererseits wird die Ausgabe eines Adressensignals zwischen den Zeitpunkten T1 und T4 über den zweiten Bus (A0-A7) und den dritten Bus (A8-A15) durchgeführt.
Zusätzlich ist ein Signal B der Takt von dem kombinierten AD-Anschluß zur Zeit der Dateneingabe und ein Signal C ist der Takt von dem kombinierten AD-Anschluß zur Zeit der Datenausgabe. Ein Signal D ist ein ASTB-Signal, welches sich auf einen logischen "1"- Pegel (z. B. einen hohen Pegel) zum Zeitpunkt T1 schaltet. Weiterhin ist E der Takt eines Signals eines Adressensignalanschlusses, und der Adressensignalanschluß gibt die höherwertigen 8-Bit des Adressensignals zwischen den Zeitpunkten T1 und T4 aus.
Wenn das ASTB-Signal sich zuerst auf einen logischen "1"-Pegel zum Zeitpunkt T1 schaltet, wird der kombinierte AD-Anschluß an den zweiten Bus (A0-A7) angeschlossen. Daher wird das niederwertige 8-Bit-Signal des Adressensignals an den kombinierten AD- Anschluß ausgegeben.
Daraufhin befindet sich das ASTB-Signal auf einen logischen "0"-Pegel (z. B. einen niedrigen Pegel) zwischen den Zeitpunkten T2 und T4, so daß der kombinierte AD-Anschluß an den ersten Bus (D0-D7) angeschlossen wird. Die Eingabe eines Datensignals wird zum Zeitpunkt T3 durchgeführt, und die Ausgabe des Datensignals wird zwischen den Zeitpunkten T2 und T4 durchgeführt. Zusätzlich wird dem äußeren mit dem Datenprozessor verbundenen Ausrüstungsgegenstand mittels des Signalpegels des ASTB-Signals mitgeteilt, ob das Signal, das an dem kombinierten AD-Anschluß ausgegeben wird, ein Adressensignal oder ein Datensignal ist.
Wie oben beschrieben ist der herkömmliche Datenprozessor entweder auf eine Einzel- Busschnittstelle oder eine Multiplex-Busschnittstelle ausgerichtet. Wenn ein System, das sowohl äußere Ausrüstungsgegenstände mit einer Einzel-Busschnittstelle als auch äußere Ausrüstungsgegenstände mit einer Multiplex-Busschnittstelle enthält, zusammen mit einem einzelnen Datenprozessor errichtet wird, müssen daher die äußeren Ausrüstungsgegenstände mit dem Datenprozessor über eine Busumwandlungsschaltung verbunden werden, welche ein Adressensignal und ein Datensignal zusammenfügt (z. B. sie gleichzeitig sendet oder zwischen ihnen auswählt).
Wenn der Datenprozessor nur eine Multiplex-Busschnittstelle hat, müssen ebenso äußere Ausrüstungsgegenstände mit einer Einzel-Busschnittstelle mit dem Datenprozessor über eine Busumwandlungsschaltung verbunden werden, welche in Adressensignal und Datensignal trennt.
Somit kann die herkömmliche Busschnittstelle vom Einzeltyp nicht direkt an äußere Ausrüstungsgegenstände angeschlossen werden, die eine Busschnittstelle vom Multiplextyp aufweisen. Darüberhinaus kann die herkömmliche Multiplex-Busschnittstelle nicht direkt an äußere Ausrüstungsgegenstände angeschlossen werden, die eine Einzel-Busschnittstelle aufweisen.
Versuche sind unternommen worden, ein kombiniertes System für Bussysteme der Einzel- Art und der Multiplex-Art zur Verfügung zu stellen. Allerdings weisen diese Systeme verschiedene Probleme auf.
Zum Beispiel offenbart die japanische Patentoffenlegung Nr. 2-176959, wie in Fig. 1 gezeigt, eine Busauswahlschaltung für sowohl ein Einzel-Art-Bussteuerverfahren und ein Multiplex-Art-Bussteuerverfahren.
Ähnlich zu den oben beschriebenen herkömmlichen Systemen enthält die Busauswahlschaltung eine Bussteuereinheit (BCU 1), eine Ausführ-(Ausführungs)-Einheit (EXU) 2, einen Datenbus 3 für die unteren Datenbits (D0-D7), einen Datenbus 4 für die oberen Datenbits (D8-T15), einen Adressenbus 5 für die unteren Adressenbits (A0-A7), einen Adressenbus 6 für die oberen Adressenbits (A8-A19), einen ASTB-Anschluß 15, einen Datensignalanschluß 16, einen kombinierten AD-Anschluß 17 und einen Adressensignalanschluß 18. Weiterhin enthält diese Bussteuereinheit ein Flip-Flop 7, um eine Ausgabe an ein UND-Gatter 10 und ein NOR-Gatter 11 zur Verfügung zu stellen, wie in Fig. 1 gezeigt wird.
Diese Busauswahlschaltung kann zwischen einer Einzel-Busschnittstelle und einer Multiplex-Busschnittstelle umschalten und ist funktionsfähig mit beiden Schnittstellenarten der Busschnittstelle mit einem einzelnen Datenprozessor, indem zwischen der Einzel-Busschnittstelle und der Multiplex-Busschnittstelle mittels eines in dem Flip-Flop 7 gesetzten Wertes umgeschaltet wird.
Um zwischen dem Einzel-Multiplex-Steuerverfahren umzuschalten, setzt die Ausführungseinheit 2 das Flip-Flop 7 auf den Pegel 1 für ein Einzel-Bussteuersystem oder sie setzt das Flip-Flop 7 für ein Multiplex-Bussteuersystem auf den Pegel 0 zurück. Das Ausgangssignal des Flip-Flops 7 wird als ein Auswahlsignal an einen Selektor (der das UND-Gatter 10 und einen Selektor 13 umfaßt) zur Datensignalauswahl (z. B. Auswahl des Datensignals 4 der höherwertigen Seite und des Datensignals 3 der niederwertigen Seite) und an einen Selektor (der das NOR-Gatter 11 und einen Selektor 14 umfaßt) über eine vorbestimmte Gatterschaltung zur Auswahl eines Adressensignals 5 der niederwertigen Seite und eines Datensignals 4 der höherwertigen Seite eingegeben.
Insbesondere das UND-Gatter 10 gibt ein SB/MB-Signal 8 und ein HB/LB-Signal 9 ein und steuert den Selektor 13. Das NOR-Gatter 11 gibt das SB/MB-Signal 8 und das ASTB- Signal 12 ein und steuert den Selektor 14, und die Busbreite des Datensignals wird verändert, ohne die Anzahl der Anschlüsse zu erhöhen, um ein Multiplex -Bussteuersystem und ein Einzel-Bussteuersystem mit einem Mikroprozessor zu erreichen.
Wenn z. B. eine Einzeltyp-I/O-Schnittstelle angeschlossen werden soll, wird in Übereinstimmung mit dem Steuerungsdiagramm, das in der linken Hälfte von Fig. 2 gezeigt wird, das Flip-Flop 7 gesetzt. Umgekehrt wird, wenn eine Multiplextyp-I/O-Schnittstelle anzuschließen ist, das Flip-Flop 7 in Übereinstimmung mit der rechten Seite von Fig. 2 zurückgestellt.
Während die Busauswahlschaltung, die in der vorher erwähnten japanischen Patentoffenlegung Nr. 2-176959 offenbart ist, sowohl mit äußeren Ausrüstungsgegenständen mit einer Einzel-Busschnittstelle als auch mit äußeren Ausrüstungsgegenständen mit einer Multiplex-Busschnittstelle durch Umschalten der Einzel-Busschnittstelle und der Multiplex- Busschnittstelle verbunden werden kann, wird allerdings ein vollständiger Buszyklus (z. B. 4 Takte T1-T4 und als "X" in Fig. 1 bezeichnet) benötigt, um zwischen der Einzeltyp- Busschnittstelle und der Multiplextyp-Busschnittstelle und umgekehrt umzuschalten. So kann kein Lesen oder Schreiben während des Buszyklus erfolgen, und daher kann kein Lesen oder Schreiben nach außen ausgegeben werden. So ist das Umschalten langsam und das Umschalten von einer Art der Busschnittstelle zu einer anderen (z. B. vom Einzeltyp zum Multiplextyp) ist mühselig.
Daher ist die Busauswahlschaltung nicht gleichzeitig mit der Einzeltyp-Busschnittstelle und der Multiplextyp-Busschnittstelle verbunden.
Zusätzlich ist ein Flip-Flop nötig, und das Flip-Flop muß jedesmal gesetzt und zurückgesetzt werden, wenn von einer Art der Schnittstelle auf eine andere umgeschaltet wird. So wird die herkömmliche Struktur groß und ineffizient.
Ein Datenprozessor gemäß dem Oberbegriff von Anspruch 1 ist in US-A-5293562 offenbart.
In Anbetracht der vorerwähnten Probleme der herkömmlichen Systeme ist es eine Aufgabe der vorliegenden Erfindung, einen Datenprozessor zur gleichzeitigen Steuerung sowohl einer Einzel-Busschnittstelle als auch einer Multiplex-Busschnittstelle zur Verfügung zu stellen, indem ein Anschluß gemeinsam genutzt wird, welcher ein Adressensignal und ein Datensignal ausgibt, und indem die Signale in einer Weise einer Zeitaufteilung ein- und ausgegeben werden.
Eine andere Aufgabe ist es, einen Datenprozessor für die gleichzeitige Steuerung sowohl einer Einzel-Busschnittstelle als auch einer Multiplex-Busschnittstelle zur Verfügung zu stellen, und bei dem kein Buszyklus aufgrund des Umschaltens zwischen einer Art der Schnittstelle auf eine andere verlorengeht.
Noch eine andere Aufgabe ist es, einen Datenprozessor, welcher nicht unnötig groß und komplex ist, zur gleichzeitigen Steuerung sowohl einer Einzel-Busschnittstelle als auch einer Multiplex-Busschnittstelle zur Verfügung zu stellen.
Diese Aufgaben werden durch einen Datenprozessor wie in Anspruch 1 beschrieben, erreicht; die abhängigen Ansprüche beziehen sich auf weitere Entwicklungen der Erfindung.
Die vorliegende Erfindung stellt einen Datenprozessor zur Verfügung, bei dem sich die Adressenausgabezeitsteuerung und die Datenein-/Ausgabezeitsteuerung unterscheiden und der einen Adressensignalanschluß und einen Datensignalanschluß hat. Der Datenprozessor enthält einen Selektor zur Auswahl und Ausgabe eines Datensignals und Teilen eines Adressensignals, einen kombinierten Adressen- und Datenanschluß, der an dem Ausgang des Selektors angeschlossen ist, wobei, wenn der Selektor das Adressensignal auswählt, der Selektor einen ersten Teil eines Adressenfeldes an den kombinierten Adressen- und Datenanschluß ausgibt, und einen ersten Adressenanschluß zur Ausgabe des ersten Teils des Adressenfeldes auf einer kontinuierlichen Basis und einen zweiten Adressenanschluß zur Ausgabe eines zweiten Teils des Adressenfeldes auf einer kontinuierlichen Basis.
Bei der vorliegenden Erfindung ist der Datenprozessor mit einem Gerät ausgestattet, um im Selektor die Auswahl eines Teils des Adressensignals oder des Datensignals zu verhindern. Wenn die Auswahl behindert ist, kann der Selektor das Datensignal an den kombinierten Adressen- und Datenanschluß anschließen.
Mit der obigen Anordnung erlaubt die vorliegende Erfindung die gleichzeitige Verbindung von äußeren, mit einer Einzel-Busschnittstelle versehenen und äußeren, mit einer Multiplex -Schnittstelle versehenen Ausrüstungsgegenständen, und sie stellt einen Datenprozessor zur gleichzeitigen Steuerung sowohl einer Einzel-Busschnittstelle als auch einer Multiplex- Busschnittstelle zur Verfügung, bei dem kein Buszyklus aufgrund des Umschaltens zwischen einer Art der Schnittstelle zu einer anderen verlorengeht.
Die vorstehenden und andere Aufgaben, Gesichtspunkte und Vorteile werden besser von der folgenden ausführlichen Beschreibung einer bevorzugten Ausführungsform der Erfindung unter Bezug auf die Zeichnungen verstanden, bei denen:
Fig. 1 eine herkömmliche äußere Busschnittstellenschaltung eines Datenprozessor darstellt;
Fig. 2 ein Steuerungsdiagramm einer in Fig. 1 gezeigten herkömmlichen äußeren Busschnittstellenschaltung ist;
Fig. 3 eine äußere Busschnittstellenschaltung eines Datenprozessors entsprechend eines Beispiels, das nützlich für das Verständnis der vorliegenden Erfindung ist, darstellt;
Fig. 4 ein Diagramm ist, das die äußere Busschnittstellenschaltung zeigt, die für eine Einzeltyp- I/O-Schnittstelle genutzt wird;
Fig. 5 ein Diagramm ist, das die äußere Busschnittstellenschaltung zeigt, die für eine Multiplextyp-I/O-Schnittstelle genutzt wird;
Fig. 6 ein Diagramm ist, das die äußere Busschnittstellenschaltung zeigt, die sowohl für eine Einzeltyp-I/O-Schnittstelle als auch für eine Multiplextyp-I/O-Schnittstelle benutzt wird;
Fig. 7 ein Steuerungsdiagramm ist, das den Betrieb der in Fig. 3 gezeigten Schnittstellenschaltung erklärt; und
Fig. 8 eine äußere Busschnittstellenschaltung eines Datenprozessors entsprechend eines Auführungsbeispiels der vorliegenden Erfindung darstellt.
Bezugnehmend auf die Zeichnungen und insbesondere auf Fig. 3 wird dort ein Datenprozessor 1000 entsprechend eines Beispiels, das nützlich zum Verständnis der vorliegenden Erfindung ist, gezeigt. Dieser Prozessor 1000 enthält eine Ausführeinheit (EXU) 32, einen inneren Datenbus (D0-D7) 34, einen inneren Adressenbus (A0-A7) 35, einen inneren Adressenbus (A8-A15) 36, einen Adressensignalanschluß 40 und ein Adressensignalanschluß 41. Entsprechend haben die ASTB-Signal (Leitung) 33, der Selektor 37 und der kombinierte AD-Anschluß 39 dieselben Funktionen wie die oben in Bezug auf Fig. 1 beschriebenen.
Bei einer Bussteuereinheit (BCU) 31 des Datenprozessors 1000 entsprechend der vorliegenden Erfindung sind die Busse 34 bis 36 mit der EXU 32 verbunden. Das ASTB-Signal 33 ist ein Signal, welches von der EXU 32 ausgegeben wird und welches eine Busschnittstelle vom Multiplextyp erfordert.
Wenn das ASTB-Signal 33 einen logischen "1"-Pegel (z. B. "HOCH") hat, zeigt es den Zeitpunkt an, an dem ein Adressensignal an den kombinierten AD-Anschluß 39 ausgegeben wird, und wenn das ASTB-Signal 33 einen logischen "0"-Pegel (z. B. "NIEDRIG") hat, zeigt es den Zeitpunkt an, an dem ein Datensignal an den kombinierten AD-Anschluß 39 ein- und ausgegeben wird. Das Adresstastsignal (ASTB) 33 wird als ein Auswahlsteuersignal des Selektors 37 eingegeben, an dem das Datensignal (D0-D7) und die niederwertigen Bits (A0-A7) des Adressensignals eingegeben werden.
Wenn das ASTB-Signal 33 einen logischen "1"-Pegel hat, verbindet der Selektor 37 den Adressenbus (A0-A7) 35 mit dem kombinierten AD-Anschluß 39, und wenn das ASTB- Signal 33 einen logischen "0"-Pegel hat, verbindet es den Datenbus (D0-D7) 34 mit dem kombinierten AD-Anschluß 39.
Beim Betrieb sind die Steuerung des ASTB-Anschlusses 38, des Adressensignalanschlusses 40, des Adressensignalanschlusses 41 und die Steuerung des kombinierten AD-Anschlusses 39 so wie in Fig. 7 gezeigt. Es ist zu beachten, daß im Gegensatz zum herkömmlichen System, die Signale der Busse 34, 35 und 36, das ASTB-Signal 33 und der kombinierte AD-Anschluß 39 ungeachtet der Art der Schnittstelle an die sie angeschlossen sind, dieselben sind. Bei den herkömmlichen Systemen sind allerdings diese Ausgaben (siehe insbesondere den kombinierten AD-Anschluß 41 der herkömmlichen Anordnung) in Abhängigkeit von der Art der anzuschließenden Schnittstelle verschieden, wie beim Vergleich des Steuerungsdiagramms von Fig. 7 mit dem von Fig. 2 gezeigt wird.
Weiterhin wird während des Umschaltens von einer Art der Busschnittstelle zu einer anderen kein Buszyklus und kein Flip-Flop wie in Fig. 3 gezeigt benötigt. Stattdessen kann eine Art von Schnittstelle sofort auf eine andere umgeschaltet werden ohne irgendwelche Takte des Buszyklusses zu verlieren (geschweige denn einen vollständigen Buszyklus).
Vor einer Diskussion des Betriebes des Beispiels und vor einer ins Detail gehenden Untersuchung des Steuerungsdiagramms von Fig. 7 wird nur die Verbindung einer Einzeltyp- Busschnittstelle in Fig. 4 gezeigt. Es ist wieder zu beachten, daß das Beispiel kein Flip- Flop für solch eine Verbindung benötigt.
Weiterhin stellt Fig. 5 nur die Verbindung einer Multiplextyp-I/O-Schnittstelle dar, wobei Fig. 6 die Verbindung der Bussteuereinheit mit einem System darstellt, das sowohl die Einzeltyp-I/O-Schnittstelle als auch die Busschnittstelle vom Multiplextyp hat.
Nachfolgend und unter Bezug auf Fig. 3 und 4 und die linke Seite von Fig. 7 werden der Betrieb und die Verbindung der Einzeltyp-Busschnittstelle beschrieben. Die Einzeltyp- Busschnittstelle benutzt den kombinierten AD-Anschluß 39, den Adressensignalanschluß 40 und den Adressensignalanschluß 41 als Anschlüsse. Was die Ausgabe des Adressensignals angeht, so werden die niederwertigen Seite (Bits) und die höherwertige Seite (Bits) des Adressensignals (A0-A7 und A8-A15) von dem Adressensignalanschlüssen 40 und 41 ausgegeben.
Wenn ein Datensignal ein- und ausgegeben wird, werden die Daten einer mittels eines Adressensignals bestimmten Adresse eingegeben und von einem äußeren Ausrüstungsgegenstand (Peripheriegerät), der mit dem kombinierten AD-Anschluß verbunden ist, an den Bus (D0-D7) 34 ausgegeben.
Das heißt, in dem Steuerungsdiagramm der Fig. 7 zeigen die Daten B den Zeitpunkt der Dateneingabe vom kombinierten AD-Anschluß 39 an, und das Datensignal wird zum Zeitpunkt T3 eingegeben. Weiterhin zeigen die Daten C den Zeitpunkt der Datenausgabe von dem kombinierten AD-Anschluß 39 an, und das Datensignal wird zwischen den Zeitpunkten T2 und T4 ausgegeben. Das R/umgekehrte (invertierte) W-Signal zeigt ein Lese- und Schreibsteuersignal an.
Während, wie in Fig. 7 gezeigt, ein Adressensignal von den kombinierten AD-Anschluß 39 zum Zeitpunkt T1, wenn das ASTB-Signal 33 einen logischen "1" Pegel aufweist, ausgegeben wurde, besteht kein Problem, da der Datenprozessor 1000 die Einzeltyp-Busschnittstelle mit einem niederwertigen Adressensignal (A0-A7) zu dem Zeitpunkt T1 bis T4 zur Verfügung stellt. Kurzum das äußere Gerät kann das Adressensignal zu einem freien Zeitpunkt erkennen.
Nachfolgend und unter Bezug auf Fig. 3 und 5 und den rechten Teil der Fig. 7 wird der Betrieb und die Verbindung einer Multiplextyp-Schnittstelle in diesem Beispiel beschrieben. Die Multiplex-Schnittstelle benutzt den ASTB-Anschluß 38, den kombinierten AD- Anschluß 39 und den Adressensignalanschluß 40 als Anschlüsse. Unter Bezug auf den rechten Teil der Fig. 7 geht das ASTB-Signal 33 zum Zeitpunkt T1 auf einen logischen "1"-Pegel, wird der kombinierte AD-Anschluß 39 mit dem Bus (A0-A7) 35 verbunden und wird das niederwertige 8-Bit-Signal eines Adressensignals an den kombinierten AD- Anschluß 39 ausgegeben.
Zwischen den Zeitpunkten T2 und T4 geht das ASTB-Signal 33 auf einen logischen "0"- Pegel (niedrigen Pegel) und der kombinierte AD-Anschluß 39 wird mit dem Bus (D0-D7) 34 verbunden. Die Eingabe eines Datensignals über den kombinierten AD-Anschluß 39 von den äußeren, mit einer Multiplex-Busschnittstelle versehenen Ausrüstungsgegenständen wird zum Zeitpunkt T3 durchgeführt, und die Ausgabe des Datensignals an die äußeren, mit einer Multiplex-Busschnittstelle ausgestatteten Ausrüstungsgegenstände wird zwischen den Zeitpunkten T2 und T4, wie in Fig. 7 gezeigt, durchgeführt. Schließlich werden das Adressensignal (A0-A7) 35 der niederwertigen Seite und das Datensignal (D0-D7) 34 von dem kombinierten AD-Anschluß 39 auf einer Zeitteilungsbasis ein- und ausgegeben. Das R/umgekehrte W-Signal bezeichnet ein Lese- und Schreibsteuersignal.
Wenn die Signale ein- und ausgegeben werden, werden die mit dem Datenprozessor 1000 verbundenen äußeren Ausrüstungsgegenstände von dem Signal des ASTB-Signals 33 wissen, ob das an den kombinierten AD-Anschluß 39 ausgegebene Signal ein Adressensignal oder ein Datensignal ist.
So kann dieses Beispiel eine Einzeltyp-Busschnittstelle und eine Multiplex-Bussschnittstelle zur selben Zeit steuern. Bei einem System, in dem Peripheriegeräte mit einer Einzel- Busschnittstelle und Peripheriegeräte mit einer Multiplex-Busschnittstelle zusammen auftreten, können daher beide Arten von Busschnittstellen direkt an einen einzelnen Datenprozessor angeschlossen werden, so daß die Systemkosten verringert werden können.
Weiterhin erfordert das Beispiel kein Flip-Flip (und so erfordert es kein Umschalten um das Flip-Flop zu setzen / rückzusetzen) und weiterhin erfordert es nicht, wie bei den herkömmlichen Systemen, zwischen dem Umschalten von einer Einzeltyp-I/O-Schnittstelle zu einer Multiplextyp-I/O-Schnittstelle einen ganzen Buszyklus (z. B. 4 Takte T1 bis T4). So kann Lesen oder Schreiben während dieses Buszyklus geschehen und keine Zeit geht verloren. Folglich ist der Aufbau der Erfindung klein gemacht und die ganze Schaltung kann verkleinert werden.
Fig. 8 stellt eine äußere Busschnittstelle eines Datenprozessors 1000 dar, die einem Ausführungsbeispiel der vorliegenden Erfindung entspricht. In Fig. 8 werden für die Bauteile, die dieselben Funktionen haben, dieselben Verweiszeichen, wie oben in Fig. 3 zugeordnet, verwendet.
Kurz gesagt, eine wesentliche Eigenschaft des wie in Fig. 8 gezeigten Ausführungsbeispieles ist es, daß der Betreiber wählen kann, die BCU 31 in einem Nur-Einzel-Modus oder in einem Einzel-Multiplex-Modus wie unter Bezug auf das Beispiel beschrieben, zu betreiben. Die Modi werden von einem weiter unten ausführlicher besprochenen R-S-Flip-Flop 42 ausgewählt. Insbesondere der Einzel-Multiplex-Modus wird durch das Setzen des Flip- Flops 42 ausgewählt, und der Nur-Einzel-Modus wird durch das Rücksetzen des Flip-Flops ausgewählt. So wird ein Anschluß zum Gebrauch verfügbar gemacht und wird nicht ausschließlich (d. h. zugewiesen) für das ASTB-Signal 33 wie in dem ersten Beispiel benutzt. Dies erlaubt dem Benutzer größere Flexibilität.
Bei dem Ausführungsbeispiel ist somit der ASTB-Anschluß 38 für andere Anwendungen und Zwecke freigestellt, und ist nicht einfach zugewiesen, um ein ASTB-Anschluß 38 zu sein. Zusätzlich kann das System wahlweise in dem, wie bei dem oben diskutierten herkömmlichen System Nur-Einzel-Modus oder in dem wie oben beschriebenen Einzel-Multiplex-Modus benutzt werden.
Unter Bezug auf Fig. 8 unterscheidet sich der Aufbau des Ausführungsbeispieles von dem Beispiel durch das Vorsehen eines Flip-Flopps (FF) 42, eines Zwei-Eingangs-UND-Gatters 44, eines Zwei-Eingangs-Oder-Gatters 46 und einer Pufferanordnung 20A.
Das Flip-Flop (FF) 42 ist vorzugsweise ein Setzen/Rücksetzen-(S/R)-Flip-Flop, welches durch die EXU 32 auf einen logischen "1 "-Pegel gesteuert wird, wenn eine Multiplex-Busschnittstelle verwendet wird, und welches auf einen logischen "0"-Pegel gesteuert wird, wenn keine Multiplex-Busschnittstelle verwendet wird (z. B. eine Einzeltyp-Busschnittstelle).
Das Ausgabesignal (SEL) 43 des Flip-Flops 42 zeigt die Auswahl einer Einzel-Multiplex- Busschnittstelle an, wenn es den logischen "1 "-Pegel hat, und die Auswahl einer Nur- Einzel-Busschnittstelle an, wenn es den logischen "0"-Pegel hat. Das SEL-Signal 43 ist für das Umschalten einer Einzel-Busschnittstelle und einer Einzel-Multiplex-Busschnittstelle. Dem Zwei- Eingangs-UND-Gatter 44 wird hierfür ein Adressentast-(ASTB)-Signal 33 und das SEL-Signal 43 vom Flip-Flop 42 eingegeben, und das logische Ergebnis wird dem Selektor 37 als ein Auswahlsteuersignal eingegeben.
Um einen freien Anschluß für andere Zwecke (und somit nicht einfach einen eigenen Anschluß als ASTB-Anschluß zu haben) wird weiterhin ein Bus 45 zur Verfügung gestellt und von der EXU 32 gesteuert. Der Bus 45 ist an eine Pufferanordnung 20A gekoppelt, die aus Verzögerungsbauteilen (z. B. Puffer 47 und 48), die wie gezeigt zusammengesetzt sind, aufgebaut ist. Den Puffern 47 und 48 werden die Steuersignale 49 bzw. 50 eingegeben.
Nachfolgend wird der Betrieb des Ausführungsbeispieles beschrieben. Der Betrieb dieses Ausführungsbeispieles unterscheidet sich nur hinsichtlich der Steuerung des Selektors 37 und des Gebrauches der Pufferanordnung 20A mit dem Bus 45 im Vergleich mit dem vorher erwähnten Beispiel, und daher werden aus Gründen der Kürze Beschreibungen außer für die Steuerung des Selektors 37 ausgelassen.
Wenn die Einzel-Multiplex-Busschnittstelle ausgewählt ist, gibt die EXU 32 ein Signal aus, um das Flip-Flop 42 in Antwort auf eine Anweisung zu setzen. Das Flip-Flop 42 ist gesetzt und das SEL-Signal 43, welches das Ausgabesignal ist, steigt auf einen logischen "1"-Pegel. Die Ausgabe des Zwei-Eingangs-UND-Gatters 44 geht auf denselben Pegel wie der logische Pegel des ASTB-Signals 33.
Wie in dem vorher erwähnten Beispiel bedeutet das, wenn das ASTB-Signal 33 sich auf dem logischen "1 "-Pegel befindet, daß die Ausgabe des Zwei-Eingangs-UND-Gatters 44 auf einen logischen "1"-Pegel steigt und der Selektor 37 den Adressenbus (A0-A7) 35 der niederwertigen Seite mit dem kombinierten AD-Anschluß 39 verbindet. Wenn das ASTB- Signal 33 sich auf dem logischen "0"-Pegel befindet, geht die Ausgabe des Zwei-Eingangs- UND-Gatters 44 auf einen logischen "0"-Pegel und der Selektor 37 verbindet den Datenbus (D0-D7) 34 des Datensignals mit dem kombinierten AD-Anschluß 39.
Die EXU 32 gibt dagegen, wenn nur die Einzel-Busschnittstelle ausgewählt ist, ein Signal aus, um das Flip-Flop 42 in Antwort auf eine Anweisung usw. zurückzusetzen. Das Flip- Flop 42 ist zurückgesetzt und das SEL-Signal 43 geht auf einen logischen "0"-Pegel. Die Ausgabe des Zwei-Eingangs-UND-Gatters 44 wird auf einem logischen "0"-Pegel festgesetzt. Der Selektor 37 verbindet immer den Datenbus (D0-D7) 34 des Datensignals mit dem kombinierten AD-Anschluß 39 und der Betrieb wird derselbe wie bei der herkömmlichen Einzel-Busschnittstelle. Die Bussteuereinheit kann somit in einem Nur-Einzel-Modus, bei dem das Tasten ausgeschaltet ist (Flip-Flop 42 ist zurückgesetzt), oder in einem Einzel-Multiplex-Modus benutzt werden, bei dem das Tasten angeschaltet ist (Flip-Flop 42 ist gesetzt).
Zusätzlich stellt der Bus 45 eine Eingabe an die Pufferanordnung 20A zur Verfügung. In Abhängigkeit, ob z. B. entweder eine Einzeltyp-I/O-Schnittstelle angeschlossen ist oder eine Multiplextyp-I/O-Schnittstelle angeschlossen ist, und somit in Abhängigkeit davon, ob entweder der ASTB-Anschluß 38 benötigt wird oder nicht, empfangen die Puffer 47 und 48 selektiv ein Steuersignal 49, 50 zur Betätigung.
Das ODER-Gatter 46 empfängt eine Ausgabe von dem UND-Gatter 44 und die Ausgabe von dem Puffer 47, um damit ein logisches Ergebnis dem Anschluß 38 zur Verfügung zu stellen. Wenn der Anschluß nicht als ASTB-Anschluß benutzt zu werden braucht, dann kann der Anschluß 38 für andere Zwecke wie ein anderer I/O-Anschluß benutzt werden. Die Wirtschaftlichkeit und die Leistung des Systems sind somit erhöht.
Es ist zu beachten, daß dieser Aufbau passend in dem Nur-Einzel-Modus (z. B. das Tastsignal ist ausgeschaltet; Flip-Flop 42 ist zurückgesetzt) oder in dem Einzel- oder Multiplex- Modus (z. B. Flip-Flop 42 ist gesetzt) angewendet werden kann.
Weiterhin ist in dem Ausführungsbeispiel der ASTB-Anschluß 38 so konstruiert, daß er nicht eine kombinierte Funktion hat. Wenn allerdings das Ausführungsbeispiel nur mit der Einzel-Busschnittstelle benutzt wird, wird der ASTB-Anschluß 38 überflüssig, und es ist ähnlich unnötig, zu erwähnen, daß der Anschluß mit einer ihm zusätzlich versehenen Funktion benutzt werden kann.
Wie oben beschrieben, trennt, entsprechend der vorliegenden Erfindung, die äußere Busschnittstelle und sie hat einen Anschluß zur Ausgabe eines Adressensignals und einen Anschluß zur Eingabe und Ausgabe eines Datensignals, und ein Selektor schaltet das Adressensignal und das Datensignal.
Der Selektor wird auf einer Zeitteilungsbasis durch ein Signal eingeschaltet, das anzeigt, ob das Adressensignal ausgegeben wird oder das Datensignal eingegeben und ausgegeben wird, und das Adressensignal oder das Datensignal wird von einem Anschluß, welcher Daten ein- und ausgibt, ein- und ausgegeben. Mit dieser Anordnung ist die Erfindung darin vorteilhaft, daß die Multiplex-Busschnittstelle und die Einzel-Busschnittstelle gleichzeitig von einem einzelnen Datenprozessor gesteuert werden.
Entsprechend der vorliegenden Erfindung bedeutet dies, daß sowohl die Multiplex-Busschnittstelle als auch die Einzel-Busschnittstelle gleichzeitig gesteuert werden können. Daher wird ein System zur Verfügung gestellt, welches frei sowohl an äußere Ausrüstungsgegenstände mit einer Multiplex-Busschnittstelle als auch an äußere Ausrüstungsgegenstände mit einer Einzel-Busschnittstelle verbunden wird.
Während die Erfindung in Form von mehreren bevorzugten Ausführungsbeispielen beschrieben worden ist, wird der Fachmann erkennen, daß die Erfindung mit Abänderung im Umfang der abhängigen Ansprüche verwirklicht werden kann. Zum Beispiel kann die innere Breite der BCU passend verändert werden, um größer oder kleiner als 16 Bit zu sein, und ist daher nicht auf 16 Bit beschränkt.

Claims

1. Datenprozessor mit:

einem Selektor (37) zum Auswählen und Ausgeben eines Datensignals und eines Teils eines Adreßsignals,

einem kombinierten Adreß-Daten-Anschluß (39), der mit einem Ausgang des Selektors (37) verbunden ist, wobei, wenn der Selektor das Adreßsignal auswählt, der Selektor einen ersten Teil eines Adreßfeldes an dem kombinierten Adreßdatenanschluß ausgibt, und

einem ersten Adreßanschluß (40) zum Ausgeben des ersten Teils des Adreßfeldes auf einer kontinuierlichen Basis und

einem zweiten Adreßanschluß (41) zum Ausgeben eines zweiten Teils des Adreßfeldes auf einer kontinuierlichen Basis,

wobei der Teil des Adreßsignals die gleiche Bitbreite wie ein Datensignal aufweist, wobei der Datenprozessor ferner aufweist:

einen Tastanschluß (38) zum Ausgeben eines Tastsignals zum Identifizieren, ob der kombinierte Adreßdatenbusanschluß als Adreßbus oder als Datenbusanschluß arbeitet, gekennzeichnet

durch Mittel (42) zum Sperren des Selektors (37) und

ein Logikgatter (44) zum Deaktivieren des Tastsignals in Abhängigkeit von den Mitteln zum Sperren des Selektors.

2. Datenprozessor nach Anspruch 1, wobei das Mittel (42) zum Sperren eine Flipflop aufweist.

3. Datenprozessor nach Anspruch 1, wobei das Logikgatter (44) ein UND-Gatter aufweist.

4. Datenprozessor nach Anspruch 1, mit ferner einem ODER-Gatter (46) zum Empfangen einer ersten Eingabe von dem Logikgatter (44) und

einem Bus, der eine zweite Eingabe für das ODER-Gatter liefert,

wobei das Logikgatter eine Ausgabe abhängig davon ausgibt, ob der kombinierte Adreßdatenbusanschluß als Adreßbus oder als Datenbusanschluß arbeitet.

5. Datenprozessor nach Anspruch 1, wobei der Tastanschluß (38) als Tastanschluß in einem ersten Modus und als ein Eingabe-/Ausgabe-Anschluß (I/O) in einem zweiten Modus arbeitet.

6. Datenprozessor nach Anspruch 4, wobei eine Pufferanordnung (47, 48) erste und zweite Puffer aufweist zum Empfangen einer Eingabe von dem Bus, wobei die Pufferanordnung ein Signal des Busses als die zweite Eingabe für das ODER-Gatter (46) liefert,

wobei einer (47) der ersten und zweiten Puffer zum Empfang einer Eingabe im ersten Richtung und der andere (48) der ersten und zweiten Puffer zum Empfang einer Eingabe in der zweiten Richtung ist.