DE69615938T2

DE69615938T2 - Hochspannungsoperationsverstärker

Info

Publication number: DE69615938T2
Application number: DE69615938T
Authority: DE
Inventors: Thien Huynh Luong; Heinz Lehning
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1995-06-24
Filing date: 1996-06-20
Publication date: 2002-04-25
Anticipated expiration: 2016-06-21
Also published as: DE69615938D1; EP0750392A3; US5745008A; EP0750392A2; JPH0918248A; GB9512948D0; GB2302627B; EP0750392B1; GB2302627A

Description

Gebiet der Erfindung

Diese Erfindung bezieht sich auf einen Hochspannungsoperationsverstärker und insbesondere auf einen Verstärker mit einer hohen Ausgangspannung, der nur Niedrigspannungsvorrichtungen und Niedrigspannungseingangssignale verwendet, um Hochspannungsausgangssignale zu erzeugen, wobei er zum Treiben elektrisch variabler Kondensatoren (spannungsgesteuerte Kondensatoren) geeignet ist.

Hintergrund der Erfindung

Bei herkömmlichen Anwendungen, die Verstärker mit hoher Ausgangsspannung erfordern, werden die Verstärker unter Verwendung von Hochspannungsvorrichtungen hergestellt. Dies verursacht Schwierigkeiten beim Versuch, den Verstärker mit Niedrigspannungsprozessen herzustellen. Diese Schwierigkeiten wurden gelöst, indem Niedrigspannungsvorrichtungen verwendet wurden, diese jedoch mit externen diskreten Hochspannungskomponenten kombiniert wurden, was teuer ist, oder indem schwebende differentielle ("floating differential") Energieversorgungsvorrichtungen verwendet wurden, um die Treiberfähigkeit für hohe Spannungen zu erreichen. Im US-Patent Nr. 4 697 155 wird ein Hochspannungsverstärker mit einer Ausgangsstufe offenbart, der kaskadierte NPN-Darlington-Transistoren mit niedriger Spannung verwendet. Jedoch hat dieser Verstärker eine Sättigungsspannung bei hohen Spannungsspitzen von mehreren Volt, was verringerte Amplitudenspitzen verursacht.
Somit hat es sich nicht als möglich erwiesen, und es ist eine Aufgabe der vorliegenden Erfindung, einen Operationsverstärker mit hoher Ausgangsspannung zur Verfügung zu stellen, der nur aus Niedrigspannungsvorrichtungen gebildet ist und der eine geringe Ausgangssättigung hat.

Kurze Zusammenfassung der Erfindung

Entsprechend stellt die Erfindung einen Hochspannungsoperationsverstärker zur Verfügung mit:
einem ersten und einem zweiten Eingangsanschluss zum Empfangen eines Niedrigspannungs- Differenzeingangssignals;
einen Ausgangsanschluss zum Bereitstellen eines Hochspannungsausgangssignals entsprechend dem Niedrigspannungs-Differenzeingangssignal;
einer Niedrigspannungs-Transkonduktanzstufe mit einem ersten und einem zweiten Eingang, die mit dem ersten beziehungsweise dem zweiten Eingangsanschluss gekoppelt sind, und einem Differenzstromausgang;
einer Spannungsquelle mit einem Hochspannungsversorgungseingang und einen Paar von Differenzausgängen, die eine niedrige Differenzspannung auf hohem Spannungsniveau zur Verfügung stellen;
einer Zwischenstufe mit einem Niedrigspannungs- Stromdifferenzverstärker, der von dem Paar von Differenzausgängen der Spannungsquelle versorgt wird und einen Differenzstromeingang hat, der mit dem Differenzstromausgang der Transkonduktanzstufe gekoppelt ist, und einen Spannungsausgang auf einem hohen Spannungsniveau aber mit geringen Spannungsspitzen, wobei einen Spannung zur Verfügung gestellt wird, die das Niedrigspannungs- Differenzeingangssignal repräsentiert;
einer Pufferstufe zwischen dem Differenzstromeingang der Zwischenstufe und dem Differenzstromausgang der Trandkonduktanzstufe;
einer Schnittstellenstufe, die verbunden ist, um den Spannungsausgang der Zwischenstufe zu empfangen und eine Spannungsfolgerstufe umfasst, die einen Spannungsausgang zur Verfügung stellt, der den Spannungsausgang der Zwischenstufe repräsentiert, sowie eine Spannungs-Strom- Wandlerstufe, die einen Stromausgang zur Verfügung stellt, der den Spannungsausgang der Zwischenstufe repräsentiert;
einer Ausgangsquellenstufe mit einem Eingang, der mit dem Spannungsausgang der Schnittstellenstufe gekoppelt ist, und einem Ausgang, der mit dem Ausgangsanschluss gekoppelt ist, wobei ein hoher Strom erzeugt wird, der das Niedrigspannungs-Differenzeingangssignal repräsentiert; und
einer Ausgangssenkenstufen mit einem Eingang, der mit dem Stromausgang der Schnittstellenstufe gekoppelt ist, und einem Ausgang, der mit dem Ausgangsanschluss gekoppelt ist, wobei ein hoher Strom erzeugt wird, der das Niedrigspannungs-Differenzeingangssignal repräsentiert;
wobei die Kombination der Hochstromausgänge der Ausgangsquellen- und -Senkenstufe das Hochspannungsausgangssignal an dem Ausgangsanschluss erzeugt.
In einer bevorzugten Ausführungsform wird ein Rückkopplungskondensator zwischen den Ausgangsanschluss und den Eingang der Schnittstellenstufe gekoppelt. Die Ausgangsquellenstufe umfasst vorzugsweise eine Mehrzahl kaskadierter PNP-Transistoren und eine Steuerungsschaltung, die mit den kaskadierten PNP-Transistoren zum Steuern der Spannung gekoppelt ist, die jedem Transistor geliefert wird. Die Ausgangssenkenstufe umfasst vorzugsweise eine Cascode-Schaltung mit wenigstens einem NPN- Transistor und wenigstens einem Hochspannungstransistor.
Die Pufferstufe umfasst vorzugsweise einen Hochspannungstransistor, wie zum Beispiel einen JFET, für jeden Ausgang, der den Differenzausgang der Transkonduktanzstufe bildet. Vorzugsweise enthält die Pufferstufe ein Paar von Niedrigspannungstransistoren, wobei jeder in einer Cascode-Konfiguration mit jedem der jeweiligen Hochspannungstransistoren gekoppelt ist. Ein weiterer Hochspannungstransistor ist vorzugsweise vorgesehen, um eine Vorspannung ("bias voltage") zur Verfügung zu stellen.
Somit können alle Vorrichtungen, die in dem Verstärker verwendet werden, in Niedrigspannungsprozessen gebildet werden, und der Verstärker hat eine niedrige Ausgangssättigung.

Kurzbeschreibung der Zeichnungen

Zwei Ausführungsformen der Erfindung werden nun beispielhaft genauer beschrieben, wobei auf die Zeichnungen Bezug genommen wird:
Fig. 1 zeigt ein schematisches Diagramm einer ersten Ausführungsform eines Hochspannungsverstärkers gemäß der Erfindung;
Fig. 2 zeigt ein detaillierteres Schaltungsdiagramm eines Verstärkers gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; und
Fig. 3 zeigt Spannungsniveaus an verschiedenen Knoten in dem Verstärker aus Fig. 2.

Detaillierte Beschreibung

Somit enthält, wie es in Fig. 1 gezeigt ist eine Ausführungsform eines Verstärkers mit hoher Ausgangsspannung eine Transkonduktanzstufe 3, die verbunden ist, um ein Differenzeingangssignal mit einer niedrigen DC- Vorspannung ("DC bias") von den Eingangsanschlüssen 1 und 2 zu erhalten. Eine selbst-vorgespannte ("autobiased") Spannungspufferstufe 4 ist zwischen die Transkonduktanzstufe 3 und eine stromgesteuerte Zwischenspannungsguellenstufe 5 gekoppelt, deren Ausgang mit einer spannungsgesteuerten Schnittstellenstufe 9 mit einem Stromausgang 14 und einem Spannungsausgang 15 gekoppelt ist. Der Spannungsausgang 15 ist mit einem Eingang einer Stromquellenstufe 6 gekoppelt, und der Stromausgang 14 ist mit einer stromgesteuerten Senkenstufe 7 gekoppelt. Die Ausgänge der Stromquellenstufe 6 und der stromgesteuerten Senkenstufe 7 sind miteinander und mit einem Ausgangsanschluss 8 des Verstärkers mit hoher Ausgangsspannung verbunden.
Eine Niedrigspannungsquelle 12 wird verwendet, um für einen Transkonduktanzverstärker 16 Energie zur Verfügung zu stellen, der die Transkonduktanzstufe 3 bildet. Der Ausgang des Transkonduktanzverstärkers 16 ist mit einem NPN-Transistor 17 gekoppelt, der einen Teil der Pufferstufe 4 bildet, wobei die Basis des NPN-Transistors 17 mit einem Spannungsteilernetzwerk gekoppelt ist, das von den Widerständen 18 und 19 gebildet wird, die zwischen ein Erdbezugspotential und einen JFET 20 gekoppelt sind, der von einer Hochspannungsquelle 13 mit Energie versorgt wird. Der NPN-Transistor 17 ist mit einem weiteren JFET 21 gekoppelt, um einen Ausgang der Pufferstufe 4 für einen negativen Eingang eines Transimpedanz- Verstärkers 22 zur Verfügung zu stellen, der einen Teil der Zwischenstufe 5 bildet und dessen positiver Eingang mit der Hochspannungsquelle 13 gekoppelt ist. Der Transimpedanz-Verstärker 22 wird von der Hochspannungsquelle 13 und von einer zweiten Niedrigspannungsquelle 11 mit Energie versorgt. Der Ausgang des Transimpedanz- Verstärkers 22, der den Ausgang der Zwischenstufe 5 bildet, ist über einen Miller-Kondensator 10 mit dem Ausgangsanschluss 8 gekoppelt, um Stabilität zur Verfügung zu stellen.
Der Ausgang der Zwischenstufe 5 ist ebenfalls mit der Schnittstellenstufe 9 an der Basis eines Emitterfolger- PNP-Transistors 23 gekoppelt, dessen Emitter mit einer Stromquelle 24 gekoppelt ist und dessen Kollektor mit der Niedrigspannungsquelle 11 gekoppelt ist. Der Emitter des Transistors 23 ist gekoppelt, um die Basis eines weiteren Emitterfolger-PNP-Transistors 25 zu treiben, dessen Emitter den Spannungsausgang 15 der Schnittstellenstufen 9 zur Verfügung stellt. Ein Widerstand 28 ist mit dem Emitter des Transistors 25 gekoppelt, um ihn zu polarisieren, und der Kollektor des Transistors 25 ist mit einem Erdbezugspotential über eine Zenerdiode 30 gekoppelt, um seinen Zusammenbruch zu verhindern. Der Emitter vom Transistors 23 ist ebenfalls mit dem Emitter eines weiteren PNP-Transistors 26 gekoppelt, wobei ein Differenzpaar gebildet wird und die Basis des Transistors 26 mit einer Bezugsspannungsquelle 29 gekoppelt ist und der Kollektor über eine Zenerdiode 27 den Stromausgang 14 der Schnittstellenstufe 9 zur Verfügung stellt.
Der Spannungsausgang 15 der Schnittstellenstufe 9 wird verwendet, um einen Quellen-PNP-Transistor 31 der Stromquellenstufe 6 zu steuern. Der Ausgang des Transistors 31 wird an eine komplexe PNP-Vorrichtung 32 gegeben, die von der Niedrigspannungsquelle 11 mit Energie versorgt wird und welche unten mit Bezug auf Fig. 2 genauer beschrieben wird, um den Ausgang der Quellenstufe 6 zur Verfügung zu stellen.
Der Stromausgang 14 der Schnittstellenstufe 9 ist mit der Senkenstufe 7 gekoppelt, wo er einen NPN-Transistor 33 in Emitterschaltung steuert, und wird von dem Widerstand 34 polarisiert. Der Emitter des Senkentransistors 33 wird mit dem Erdbezugspotential gekoppelt, während sein Kollektor mit dem Emitter eines NPN-Cascode- Transistors 35 gekoppelt ist, dessen Basis mit der Niedrigspannungsquelle 12 über einen Widerstand 36 gekoppelt ist. Der Kollektor des Transistors 35 ist mit der Quelle eines JFET 37 gekoppelt, dessen Drain den Ausgang der Senkenstufe 7 zur Verfügung stellt.
Eine detailliertere Ausführungsform wird in Fig. 2 gezeigt, wo identische Elemente wie diejenigen der Ausführungsform die in Fig. 1 gezeigt ist, im Allgemeinen dieselben Bezugzeichen haben wie in Fig. 1. Bei dieser Ausführungsform sind die Differenzeingangsanschlüsse 1 und 2 jeweils mit den Basen der Transistoren Q50 und Q51 der Transkonduktanzstufe 3 gekoppelt. Ihre Emitter, die miteinander und mit einer Stromquelle 11 vom Erdbezugspotential verbunden sind, bilden ein Differenzpaar, das eine Spannung, die zwischen den Eingangsanschlüssen 1 und 2 gesehen wird, in einen Zwischendifferenzstrom an den Kollektoren der Transistoren Q50 und Q51 konvertiert. Dieser Differenzstrom treibt die Emitter der PNP- Cascode-Transistoren Q52 und Q53, deren Basen mit einer Bezugsspannungsquelle 40 gekoppelt sind und deren Kollektoren einen Differenzausgangsstrom zur Verfügung stellen. Dieser Differenzstrom treibt zwei NPN- Stromspiegel, die von den NPN-Transistorpaaren Q54, Q56 und Q55, Q57 gebildet werden. Die Ströme an den Kollektoren der Transistoren Q56 und Q57 stellen den Differenzausgangsstrom der Transkonduktanzstufe 3 zur Verfügung. Die gesamte Stufe wird von den Stromquellen 12 und 13 von einer Niedrigspannungsquelle 12 versorgt.
Die Differenzausgangsströme von der Transkonduktanzstufe 3 werden mit den jeweiligen Emittern der NPN-Cascode- Transistoren Q45 und Q46 der Pufferstufe 4 gekoppelt. Die Kollektoren der Transistoren Q45 und Q46 werden jeweils mit der Source der beiden Cascode-JFET- Transistoren Q47 und Q48 gekoppelt, deren Basen geerdet sind. Die Basen der Transistoren Q45 und Q46 sind mit einem zentralen Knoten zwischen den Widerständen R9 und R10 verbunden, die ein Gleichspannungsteilernetzwerk bilden, wobei dessen eines Ende mit dem Erdbezugspotential und dessen anderes Ende mit der Source eines JFET Q49 verbunden ist. Die Drain von JFET Q49 ist mit der Hochspannungsenergiequelle 13 gekoppelt, und sein Gate ist geerdet. Somit wird das Widerstandsteilernetzwerk durch die JFET-Source getrieben. Die Basen der Transistoren Q45 und Q46 sehen somit die Hälfte des Wertes der Source-zu-Gate-Spannung (VSG), während ihre Kollektoren die gesamte Spannung VSG sehen. Folglich taucht die Hälfte des Wertes der Spannung VSG zwischen den Kollektoren und Basen der Transistoren Q45 und Q46 auf. Diese Pufferstufe kann auch als Selbst-Vorspannungs-Pufferstufe ("auto-bias buffer stage") bezeichnet werden, da die Spannung VSG gleich zwischen den Ausgangstransistoren Q56 und Q57 der Transkonduktanzstufe 3 und den Eingangstransistoren Q45 und Q46 der Pufferstufe 4 verteilt wird. Der Differenzausgangsstrom der Pufferstufe 4 wird an den Drains der JFETs Q47 und Q48 erhalten, die den Spannungspuffer zwischen der Transkonduktanzstufe und der Zwischenstufe 5 bilden.
Auch wenn die Spannung VSG der JFETs nicht wohldefiniert ist, überschreitet in diesem Fall der maximal erlaubte Wert der Spannung VSG nicht das doppelte der NPN- Kollektor-Emitter-Zusammenbruchsspannung VCE. Für eine höhere Spannung VSG kann eine größere Anzahl von NPN- Transistoren verwendet werden. Folglich muss die Anzahl der Widerstände in dem Teilernetzwerk geeignet gewählt werden.
Die Hochspannungsquelle 13 bildet einen Teil der Spannungsversorgung 41, der ebenfalls die Niedrigspannungsquelle 11 enthält, wobei eine Differenzbezugsspannung zur Verfügung gestellt wird. Der positive Anschluss letzterer ist mit dem positiven Anschluss der Hochspannungsquelle 13 verbunden, und sein negativer Anschluss wird als negative Referenzschiene für die Zwischen-, die Schnittstellen- und die Quellenstufen 5, 9 und 6 verwendet.
Die Zwischenstufe 5 ist aus einem Wilson-Spiegel ("Wilson mirror") und einer Emitterfolgerstufe aufgebaut. Der Ausgangsstrom von der Drain des JFET Q47 der Pufferstufe 4 ist mit der Basis eines PNP-Transistors Q34 gekoppelt, dem Eingang des Wilson-Spiegels. Der Wilson-Spiegel wird gebildet, indem ein PNP-Stromspiegel (gebildet durch die Transistoren Q35, Q36 und Q37) zwischen dem Emitter und der Basis des PNP-Transistors Q34 angeschlossen wird. Die PNP-Diode, die durch den Transistor Q37 gebildet wird, wird zur Verfügung gestellt, um die Emitter- Kollektor-Spannungen der PNP-Transistoren Q35 und Q36 auszugleichen. Der Ausgang des Wilson-Spiegels, der Kollektor des Transistors 34, wird mit der Drain des JFET Q48 gekoppelt. Die Transistoren Q41 bis Q44 werden verwendet, um den Kollektor des PNP-Transistors Q34 an einem Wert festzuklemmen ("clamp"), der geringer ist als seine Zusammenbruchsspannung, wodurch verhindert wird, dass er zusammenbricht. Die Implementierung der NPN- Diode Q41 in Reihe mit dem Emitter des Transistors Q42 und der NPN-Dioden Q43 und Q44 in Reihe mit dem Kollektor des Transistors Q42 schützt den Transistor Q42 gegen einen Zusammenbruch.
Die Kombination der beiden Ströme, die von dem Kollektor des Transistors Q34 und der Drain des JFET Q48 kommen, erzeugt einen unsymmetrischen Ausgangsstrom I. Dieser Ausgangsstrom I treibt die Basis eines Emitterfolger- NPN-Transistors Q38, dessen Emitter von einer Stromquellensenke von dem Kollektor eines NPN-Transistors Q39 versorgt wird. Die Basis des Transistors Q39 wird mit der Anode einer NPN-Diode Q40 verbunden, und sein Emitter, zusammen mit der Kathode der Diode Q40, wird mit dem negativen Anschluss der zweiten Niedrigspannungsquelle 11 verbunden. Eine Stromquelle 14, die von der Hochspannungsquelle 13 geliefert wird und der Anode der Diode Q40 zugeführt wird, wird durch die NPN- Stromquellentransistoren Q39 und Q35 gespiegelt.
Der Ausgangsanschluss 47 dieser Zwischenstufe 5 wird an dem Emitter des Transistors Q38 verwendet. Der Emitter des NPN-Transistors Q38 wird mit der Basis eines PNP- Transistors Q17 gekoppelt, die einen Teil der Schnittstellenstufe 9 bildet. Der Transistor Q17 arbeitet als ein Emitterfolger, der mit einem Strom von der Stromquelle I5 von der Hochspannungsquelle 13 versorgt wird und einen strombegrenzenden Widerstand R8 hat, der zwischen seinen Kollektor und dem negativen Anschluss der Niedrigspannungsquelle 11 angeschlossen ist. Der Emitter des Transistors Q17 treibt die Basis eines anderen PNP- Ermitterfolger-Transistors Q19, der wiederum die Basis eines PNP-Ausgangstransistors Q1 (äquivalent zu dem Quellentransistor 31 aus Fig. 1) treibt, der einen Teil der Quellenstufe 6 bildet. Der Zweck der zwei kaskadierten Emitterfolger Q17 und Q19, die in dieser Schnittstellenstufe 9 verwendet werden, besteht darin, eine Spannungssteuerung des PNP-Ausgangsquellentransistors Q1 zur Verfügung zu stellen. Der Vorteil dieses Verfahrens besteht darin, dass es einen bequemen Weg zur Verfügung stellt, Stabilität zu erhalten. Ein Widerstand R7, der als Shunt zwischen den Emitter und die Basis des Transistors Q1 geschaltet ist, wird verwendet, um den PNP- Transistor Q19 zu polarisieren.
Der PNP-Transistor Q17 bildet auch ein Differenzpaar zusammen mit einem PNP-Transistor Q18, dessen Basis mit dem Emitter eines PNP-Transistors Q20 mit einer Bezugsspannung gekoppelt ist. Diese Bezugsspannung, die von den PNP-Transistoren Q20, Q21, Q22, Q23 und Q24 zur Verfügung gestellt wird, wird durch eine Stromsenke von dem Kollektor des NPN-Transistors Q25 geliefert. Der Kollektor von jedem der PNP-Transistoren Q18 und Q19 ist jeweils mit Erde über vier Zenerdioden Q26, Q28, Q30, Q32 beziehungsweise Q27, Q29, Q31, Q33 gekoppelt, welche NPN-Transistoren sein können, die in einer Zenerkonfiguration verschaltet sind, um ein Zusammenbrechen der Transistoren Q18 und Q19 zu verhindern. Die Anzahl der verwendeten Zenerdioden hängt von dem Wert der Hochspannungsquelle 13 und der Emitter-Kollektor-Zusammenbruchsspannung der PNP-Transistoren Q18 und Q19 ab. Der Strom an dem Kollektor des Transistors Q18 hat das entgegengesetzte Vorzeichen bezüglich des Kollektorstroms des PNP- Transistors Q19 und wird verwendet, um einen Senken-NPN- Transistor Q14 (äquivalent zu Transistor 33 aus Fig. 1) zu treiben, der einen Teil der Senkenstufe bildet.
Die Zwischenstufe 5 zusammen mit der Schnittstellenstufe 9 ist ähnlich wie diejenige, die im US-Patent Nr. 5,021,746 beschrieben ist.
Der Strom von dem Kollektor des PNP-Transistors Q18 geht durch die vier Zenerdioden Q26, Q28, Q30, Q32 und erreicht die stromgesteuerte Senkenstufe 7 an der Basis des NPN-Ausgangssenkentransistors Q14, der in einer Emitterschaltung konfiguriert ist. Ein Widerstand R0 (äquivalent zum Widerstand 34 in Fig. 1) wird verwendet, um den Transistor Q18 zu polarisieren. Der Emitter des Transistors Q14 wird geerdet, während sein Kollektor mit dem Emitter eines NPN-Cascode-Transistors Q15 gekoppelt wird. Die Basis des Transistors Q15 wird mit der Niedrigspannungsquelle 12 über den Widerstand R6 gekoppelt, was dem NPN-Transistor Q15 erlaubt, in die Sättigung zu gehen. Der Kollektor des Transistors Q15 wird mit der Source eines JFET Q16 verbunden, dessen Drain mit dem Ausgangsanschluss 8 gekoppelt ist. Dieser JFET Q16 arbeitet als ein Spannungspuffer.
Die Niedrigimpedanzspannung von dem Emitter des PNP- Transistors Q19 der Schnittstellenstufe 9 wird der Basis des PNP-Ausgangsquellentransistors Q1 zugeführt. Dieser Transistor arbeitet als Transkonduktanzverstärker und erzeugt einen Strom I6 an seinem Kollektor. Der Strom I6 fließt in den Emitter eines PNP-Transistors Q2, dessen Kollektor mit dem Emitter eines anderen PNP-Transistors Q3 verbunden ist. Auf diese Weise leiten die Transistoren Q2 und Q3 zusammen den Strom I6 zum Ausgangsanschluss 8 in einen Strom I0. Der Strom I0 stellt einen Quellenstrom für die Last zur Verfügung, womit eine Spannung V&sub0; relativ zur Erdreferenz erzeugt wird.
Die Kathode einer Diode Q4 (ein PNP-Transistor, der in einem Diodenmodus konfiguriert ist) wird mit dem Ausgangsanschluss 8 verbunden, dessen Anode mit einem Ende eines Spannungsteilernetzwerks verbunden ist, das aus drei gleichen Widerständen R1, R2 und R3 gebildet ist. Das andere Ende 41 des Spannungsteilernetzwerkes wird über drei kaskadierte Dioden Q5, Q6 und Q7 (NPN- Transistoren, die in einem Diodenmodus konfiguriert sind) mit der Hochspannungsquelle 13 verbunden. Folglich sind die Spannungsabfälle über den drei Widerständen gleich:
(VCC - V&sub0; - VBE)/3
wobei VCC die Versorgungsspannung von der Hochspannungsquelle 13, V&sub0; die Ausgangsspannung und VBE der Basis- Emitter-Spannungsabfall der Dioden sind.
Fig. 3 zeigt die Spannungen an verschiedenen Knoten in der Schaltung. Insbesondere repräsentiert die Kurve 51 die Versorgungsspannung VCC von der Hochspannungsquelle 13, die Kurve 52 repräsentiert die Differenz der Spannungen an den Eingangsanschlüssen 1 und 2, und die Kurve 53 repräsentiert die Ausgangsspannung V&sub0;. Die Kurven 54 und 55 repräsentieren die Spannungen an den Knoten 42 beziehungsweise 43 des Spannungsteilernetzwerkes. Die Kurven 56 und 57 repräsentieren jeweils die Spannungen an den Knoten 44 zwischen den Transistoren Q1 und Q2 und 45 zwischen den Transistoren Q2 und Q3, und die Kurve 59 repräsentiert die Spannung an dem Ausgangsanschluss 47 der Zwischenstufe 5.
Die zwei zentralen Knoten 42 und 43 des Spannungsteilernetzwerkes werden jeweils mit den Basen der PNP- Transistoren Q8 und Q9 verbunden. Der Emitter des Transistors Q8 wird mit der Basis von Transistor Q10 verbunden, um ein Darlington-Transistorpaar zu bilden. In derselben Weise bilden die Transistoren Q9 und Q11 ein anderes PNP-Darlington-Transistorpaar, das mit dem vorangehenden PNP-Darlington-Transistorpaar durch Verbinden der jeweiligen Emitter mit den Kollektoren der Transistoren Q8 und Q10 kaskadiert ist. Die Ausgänge dieser kaskadierten PNP-Darlington-Paare, erhalten an den Emittern der Transistoren Q10 und Q11, treiben die Basen der PNP-Transistoren Q2 und Q3. Die verbleibenden Kollektoren der Transistoren Q9 und Q11 werden mit der Anode der PNP-Diode Q4 verbunden, um die Schleife zu vervollständigen. Die Widerstände R4 und R5, die jeweils mit den Emitter-Basis-Übergängen der Transistoren Q10 und Q2 verbunden sind, werden verwendet, um die kaskadierten Darlington-Transistorpaare zu polarisieren. Somit werden die Spannungsabfälle über den Widerständen R3, R2 und R1 zu den PNP-Transistoren Q1, Q2 und Q3 jeweils weitergegeben. Auf diese Weise ist die Spannung, die von dem Emitter zu dem Kollektor von jedem PNP gesehen wird, gleich:
(VCC - V&sub0; - 4VBE)/3
Wenn V&sub0; gleich Null ist, erreichen die Abfälle ihr Maximum von (VCC - 4VBE)/3. Somit kann in einem solchen Schema mit etwa dem dreifachen der PNP-Emitter-Kollektor- Zusammenbruchsspannung gearbeitet werden. Natürlich könnte eine höhere Anzahl von PNP-Transistoren gewählt werden, um die Fähigkeit im Hinblick auf die Spannung zu vergrößern. Bei dieser Ausführungsform wird die Anzahl drei gewählt, um die lokale Stabilität der PNP- Darlington-Transistorpaare sicherzustellen. Die kaskadierten Darlington-PNP-Transistoren Q8 bis Q11 werden verwendet, um den Strom zur Last zu verstärken ("boost").
Die Vorrichtungen Q5 bis Q11 und R1 bis R5 bilden zusammen eine Steuerungsschaltung, deren Eingang an der Anode der PNP-Diode Q4 erhalten wird. Solch eine Schaltung hat einen großen Spannungsabfall zwischen VCC und dem Ausgangsanschluss 8. Diese Situation ist unerwünscht, so dass eine Klemmschaltung ("clamp circuit") implementiert wird, um dieses Problem zu eliminieren. Diese Klemmschaltung ist aus einem PNP-Transistor Q13 und einer PNP-Diode Q12 zusammengesetzt, wobei die Kathode letzterer mit dem Emitter ersterer verbunden ist. Die Basis des Transistors Q13 wird dann mit der Hochspannungsquelle 13 über die Niedrigspannungsquelle 11 gekoppelt, und sein Kollektor wird über die drei Zenerdioden Q29, Q31, Q33 geerdet.
Wie in Fig. 3 gezeigt ist, wenn die Ausgangsspannung V&sub0; über die Schwellenspannung VTH = (VCC - VREF + VBE) anwächst, wobei VREF die Spannung von der Niedrigspannungsquelle 11 ist, arbeitet die Klemmschaltung, um die Anode der Diode Q4 auf (VTH, + VBE) zu verankern, schaltet diese dann aus und löst die Verbindung des Ausgangsanschlusses 8 mit der Steuerungsschaltung. Dies gibt den Ausgangsanschluss 8 frei, wobei an diesem die Spannung anfängt zu wachsen, bis der PNP-Transistor Q3 die Sättigung erreicht. Die Kurve 58 in Fig. 3 repräsentiert die Spannung an dem Knoten 46 an der Anode dar Diode Q4. Die Schwellenspannung VTH wird so gewählt, dass, wenn der PNP-Transistor Q1 beginnt, in die Sättigung zu gehen, die Klemmfunktion zu arbeiten beginnt, wie in Fig. 3 zwischen den Linien 49 und 50 gezeigt ist. Dies ist der optimale Wert von VTH, wobei VTH geringer sein muss als 100 mV, um den ausgeschalteten Zustand des Transistors Q4 sicherzustellen. Die Spannung zwischen dem Emitter und dem Kollektor des Transistors Q2 ist gleich der Sättigungsspannung VSAT von Transistor Q1 plus R2 · IB, wobei R2 der Widerstandswert des Widerstands R2 und IB der Basisstrom von QB sind. Der gesamte Ausgangsspannungsabfall ist gleich:
3VSAT + R2 · IB.
Der Vorbelastungsstrom ("bias current") an dem Ausgangszweig (bestehend aus den Transistoren Q1, Q2, Q3, Q14, Q15 und dem JFET Q16) des Verstärkers wird durch die Gleichheit zwischen den Grenzflächenspannungen der Transistoren Q21, Q22, Q23 und Q18, Q19, Q1 beherrscht.
Schließlich, um eine Gesamtstabilität sicherzustellen, wird ein Miller-Kondensator 10 zwischen dem Ausgangsanschluss 8 und die Basis des NPN-Transistors Q38 der Zwischenstufe gekoppelt, um die Verstärker-Frequenz- Phasenverschiebung zu kompensieren.
Es sollte klar sein, dass, auch wenn nur zwei spezielle Ausführungsformen der Erfindung detailliert beschrieben wurden, verschiedene Modifikationen und Verbesserungen von einem Fachmann ausgeführt werden können, ohne dass der Umfang der vorliegenden Erfindung verlassen würde.

Claims

1. Hochspannungsoperationsverstärker mit:

einem ersten und einem zweiten Eingangsanschluss (1, 2) zum Empfangen eines Niedrigspannungs- Differenzeingangssignals;

einen Ausgangsanschluss (8) zum Bereitstellen eines Hochspannungsausgangssignals entsprechend dem Niedrigspannungs-Differenzeingangssignal;

einer Niedrigspannungs-Transkonduktanzstufe (3) mit einem ersten und einem zweiten Eingang, die mit dem ersten beziehungsweise dem zweiten Eingangsanschluss gekoppelt sind, und einem Differenzstromausgang;

einer Spannungsquelle mit einem Hochspannungsversorgungseingang (13) und einen Paar von Differenzausgängen (11), die eine niedrige Differenzspannung auf hohem Spannungsniveau zur Verfügung stellen;

einer Zwischenstufe (5) mit einem Niedrigspannungs- Stromdifferenzverstärker (22), det von dem Paar von Differenzausgängen der Spannungsquelle versorgt wird und einen Differenzstromeingang hat, der mit dem Differenzstromausgang einer Pufferstufe (4) gekoppelt ist, und einen Spannungsausgang auf einem hohen Spannungsniveau aber mit geringen Spannungsspitzen, wobei einen Spannung zur Verfügung gestellt wird, die das Niedrigspannungs- Differenzeingangssignal repräsentiert;

einer Pufferstufe (4), die zwischen den Differenzstromeingang der Zwischenstufe und den Differenzstromausgang der Trandkonduktanzstufe gekoppelt ist;

einer Schnittstellenstufe (9), die verbunden ist, um den Spannungsausgang der Zwischenstufe zu empfangen und eine Spannungsfolgerstufe umfasst, die einen Spannungsausgang (15) zur Verfügung stellt, der den Spannungsausgang der Zwischenstufe repräsentiert, sowie eine Spannungs-Strom- Wandlerstufe, die einen Stromausgang zur Verfügung stellt, der den Spannungsausgang (14) der Zwischenstufe repräsentiert;

einer Ausgangsquellenstufe (6) mit einem Eingang, der mit dem Spannungsausgang (15) der Schnittstellenstufe gekoppelt ist, und einem Ausgang, der mit dem Ausgangsanschluss (8) gekoppelt ist, wobei ein hoher Strom erzeugt wird, der das Niedrigspannungs- Differenzeingangssignal repräsentiert; und

einer Ausgangssenkenstufen (7) mit einem Eingang, der mit dem Stromausgang (14) der Schnittstellenstufe gekoppelt ist, und einem Ausgang, der mit dem Ausgangsanschluss gekoppelt ist, wobei ein hoher Strom erzeugt wird, der das Niedrigspannungs-Differenzeingangssignal repräsentiert;

wobei die Kombination der Hochstromausgänge der Ausgangsquellen- und -Senkenstufe das Hochspannungsausgangssignal an dem Ausgangsanschluss erzeugt.

2. Hochspannungsoperationsverstärker nach Anspruch 1, der weiterhin einen Rückkopplungskondensator umfasst, der zwischen den Ausgangsanschluss und den Eingang der Schnittstellenstufe gekoppelt ist.

3. Hochspannungsoperationsverstärker nach entweder Anspruch 1 oder Anspruch 2, bei dem die Ausgangsquellenstufe eine Mehrzahl von kaskadierten PNP-Transistoren und eine Steuerungsschaltung umfasst, die mit den kaskadierten PNP-Transistoren zum Steuern der jedem Transistor gelieferten Spannung gekoppelt ist.

4. Hochspannungsoperationsverstärker nach einem der vorangehenden Ansprüche, bei dem die Ausgangssenkenstufe eine Cascode-Schaltung mit wenigstens einem NPN- Transistor und wenigstens einem Hochspannungstransistor umfasst.

5. Hochspannungsoperationsverstärker nach einem der vorangehenden Ansprüche, bei dem die Pufferstufe einen Hochspannungstransistor für jeden Ausgang umfasst, der den Differenzausgang der Transkonduktanzstufe bildet.

6. Hochspannungsoperationsverstärker nach Anspruch 5, bei dem die Hochspannungstransistoren der Pufferstufe JFETs umfassen.

7. Hochspannungsoperationsverstärker nach entweder Anspruch 5 oder Anspruch 6, der weiterhin ein Paar von Niedrigspannungstransistoren umfasst, wobei jeder in einer Cascode-Konfiguration mit jeweils jedem der Hochspannungstransistoren der Pufferstufe gekoppelt ist.

8. Hochspannungsoperationsverstärker nach Anspruch 7, der weiterhin einen weiteren Hochspannungstransistor umfasst, der mit jedem der Hochspannungstransistoren der Pufferstufe gekoppelt ist, um eine Vorspannung ("bias voltage") für jedes der Paare von Niedrigspannungstransistoren zur Verfügung zu stellen.

9. Hochspannungsoperationsverstärker nach einem der vorangehenden Ansprüche, bei dem alle Vorrichtungen, die in dem Verstärker verwendet werden, in einem oder mehreren Niedrigspannungsprozessen gebildet werden.