DE69610133T2 - Packung zur Montage eines IC-Chips - Google Patents

Packung zur Montage eines IC-Chips

Info

Publication number
DE69610133T2
DE69610133T2 DE69610133T DE69610133T DE69610133T2 DE 69610133 T2 DE69610133 T2 DE 69610133T2 DE 69610133 T DE69610133 T DE 69610133T DE 69610133 T DE69610133 T DE 69610133T DE 69610133 T2 DE69610133 T2 DE 69610133T2
Authority
DE
Germany
Prior art keywords
platform
chip
frame
grid
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69610133T
Other languages
English (en)
Other versions
DE69610133D1 (de
Inventor
Luc Petit
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of DE69610133D1 publication Critical patent/DE69610133D1/de
Application granted granted Critical
Publication of DE69610133T2 publication Critical patent/DE69610133T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

  • Montagegenäuse für einen integrierten Schaltungschip Die vorliegende Erfindung betrifft die Schaffung eines integrierten Schaltungs-Kapselungsgehäuses. Sie bezieht sich näherhin auf die Schaffung eines Montagegenäuses für einen integrierten Schaltungschip, ausgehend von einem Anschlußverbindungs-Gitterrost bzw. -Rahmen, welcher elektrische Anschlußverbindungs-Lamellen zur Verbindung von Kontakten des Chips mit der Umgebung außerhalb des Gehäuses definiert.
  • Fig. 1 zeigt in Teildarstellung in Draufsicht den herkömmlichen Aufbau eines Gitterrosts bzw. Rahmens 1, welcher die elektrischen Anschlußverbindungen eines Chips mit dem Bereich außerhalb des Gehäuses gestattet. Fig. 2 zeigt in Schnittansicht ein Montagegenäuse für einen integrierten Schaltungschip 2 mit Hilfe eines Gitterrosts bzw. Rahmens 1 der in Fig. 1 dargestellten Art. Die Schnittebene von Fig. 2 entspricht der Linie A-A' in Fig. 1.
  • Der Gitterrost 1 besteht aus einem Rahmen 1', welcher eine zur Aufnahme des Chips 2 bestimmte zentrale Plattform 3 umgibt. Von dem Rahmen erstrecken sich Anschlußverbindungs- Lamellen 4 in Richtung auf die Plattform 3, ohne diese jedoch zu erreichen. Verschiedene Teile des Gitterrosts verbinden die Lamellen 4 untereinander, um eine gewisse Starrheit im Verlauf der Montage zu gewährleisten. Die Plattform 3 wird durch Trag- bzw. Halterungsstreifen 4' gehalten, welche sich von den Ecken der Plattform in Richtung zum Rahmen 1' erstrecken. Auf den Lamellen 4 sind die Enden von Leiterdrähten 5 verlötet, welche jeweils jede Lamelle 4 mit einem der Kontakte verbinden, welche der Chip 2 auf seiner Oberseite trägt. Das Ganze wird im weiteren Verlauf mittels eines isolierenden Kunstharzes 6 gekapselt, welches die Umhüllung des Gehäuses definiert. Nach der Verkapselung werden der Rahmen 1' und die Kurzschlüsse zwischen den Lamellen 4 weggeschnitten. Die Leiterdrähte 5 sind im allgemeinen Golddrähte. Das Harz 6 ist im allgemeinen ein Epoxyharz, der Gitterrost bzw. Rahmen 1 besteht im allgemeinen aus Kupfer oder aus Eisen-Nickel.
  • Der Gitterrost bzw. Rahmen 1 wird im allgemeinen durch mechanisches Stanzen aus einer Kupferfolie hergestellt. Manchmal kann seine Herstellung auch durch chemische Ätzung (Lichtdruck-Ätzung) erfolgen, jedoch vermeidet man den Rückgriff auf diese Technik für Serienfabrikationsverfahren, da ein derartiges Verfahren langsam und kostspieliger ist.
  • Ein Nachteil der mechanischen Stanzung besteht darin, daß sie für jeden Chip-Typ 2 ein besonders Stanzwerkzeug erfordert, da die Abmessungen der Plattformen 3 den Abmessungen der Chips 2 angepaßt werden müssen, um die Länge der Drähte 5 zu begrenzen. Wenngleich das Stanzen ein schneller Vorgang ist und daher eine gute Produktivität mit sich bringt, ist die jeweilige Herstellung der einzelnen Stanzstempel und der Werkzeugmatrix aufwendig und kostspielig.
  • In bestimmten Anwendungsfällen, bei denen der Chip 2 eine beträchtliche Energiemenge abgibt (typischerweise bei den Leistungsschaltungen), wird unterhalb der Plattform 3 eine Wärmeabführvorrichtung bzw. Wärmesenke angebracht, sei es durch Klebung oder durch Verlöten. Ein Nachteil, der bei dieser Art Anwendungen auftritt, ist die Aufstapelung von Wärmegrenzflächen zwischen dem Chip und der Wärmeabführvorrichtung bzw. Wärmesenke, was die Energieabfuhr beeinträchtigt.
  • Zur Vermeidung dieser thermischen Grenzflächen hat man im Falle der Leistungsschaltungen vorgeschlagen, die Plattform 3 fortzulassen und den Chip 2 direkt auf einer Wärmeabführvorrichtung aufzukleben, welche die Rolle der Plattform spielt. Die Wärmeabführvorrichtung wird unter den Lamellen 4 des Gitterrosts 1 angeordnet, und zwar mittels eines entlang dem Umfang der Wärmeabführvorrichtung in Ausrichtung mit den der Wärmevorrichtung benachbarten freien Enden der Lamellen 4 angeordneten Isoliermittels. Ein Nachteil einer derartigen Technik besteht darin, daß der zur Befestigung des Isoliermittels auf den Lamellen 4 des Gitterrosts 1 erforderliche Kleber die elektrischen Anschlußverbindungen zwischen den Fingern 4 und dem Chip 2 verunreinigen und die Gefahr mit sich bringen kann, daß eine größere Anzahl von Gehäusen bei den Qualitätstests als Ausschuß ausgeschieden wird.
  • Des weiteren gibt es Fälle, in denen der Chip 2 von der Wärmeabführvorrichtung oder der Plattform elektrisch isoliert sein muß. Man ordnet dann ein Isoliermittel unterhalb dem Chip an, was die Anzahl thermischer Grenzflächen noch erhöht. Außerdem sind das Isoliermittel und der für seine Befestigung erforderliche Kleber im allgemeinen organische Stoffe und nehmen Feuchtigkeit auf. Ein Übermaß an Feuchtigkeit begründet die Gefahr von Rißbildungen in dem Harz 6 während seiner Polymerisation im Ausheizofen oder auch späterhin, wenn das Gehäuse erhöhten Temperaturen (Schwall- Löten oder Auflöten bzw. Schweißen von auf der Oberfläche angebrachten Bauteilen im Heizofen) ausgesetzt wird.
  • Die Erfindung bezweckt die Schaffung eines Kapselungsgehäuses mit einer Wärmeabführvorrichtung, bei welchem die Anzahl thermischer Grenzflächen zwischen dem Chip und dem Kapselungsgehäuse und gleichzeitig auch die Feuchtigkeitsansammlung in dem Gehäuse verringert sind.
  • Zur Erreichung dieser Ziele sieht die vorliegende Erfindung die Anwendung eines Verfahrens zur Herstellung eines Anschlußverbindungs-Gitterrosts bzw. -Rahmens vor, das in dem US-Patent 5 256 598 beschrieben ist. Es wird ein einziger Anschlußverbindungs-Gitterrost bzw. -Rahmen zur Montage von Chips von unterschiedlicher Größe vorgesehen, wobei dieser Gitterrost bzw. Rahmen Anschlußverbindungs-Lamellen aufweist, welche sich in Richtung auf eine zentrale oder Mittelzone möglichst kleiner Größe, die in etwa der Größe des kleinsten zu montierenden Chips entspricht, erstrecken. Es wird eine Beschneidung der Anschlußverbindungs-Lamellen um die Mittelzone mit den Abmessungen des zu montierenden Chips vorgenommen und die Plattform auf dem Anschlußverbindungs- Gitterrost bzw. -Rahmen befestigt.
  • Gemäß der vorliegenden Erfindung ist vorgesehen, daß die genannte Plattform aus einem Metall besteht, das wenigstens entlang seinem Umfang anodisiert ist und eine geringfügig größere Abmessung als die Abmessung der genannten Beschneidung bzw. Stanzung besitzt. Wenigstens zwei Anschluß-Verbindungs-Lamellen bilden Trag- bzw. Halterungsstreifen, welche mit nicht-anodisierten Zonen der Plattform verlötet bzw. verschweißt sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß der Chip auf der Plattform vor deren Verbindung mit dem Gitterrost aufgebracht wird.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung besteht die Mittelzone aus Vollmaterial.
  • Die vorliegende Erfindung betrifft auch ein Kapselungsgehäuse für eine integrierte Schaltung mit einem Anschlußverbindungs-Gitterrost bzw. -Rahmen mit Anschlußverbindungs- Lamellen, welche sich in Richtung zu einem Chip erstrecken und von welchen wenigstens zwei Lamellen zu beiden Seiten des Chips Trag- bzw. Halterungsstreifen zur Halterung einer Plattform bilden, auf welcher der Chip montiert ist. Die Plattform besteht aus einem wenigstens entlang seinem Umfang anodisierten Metall, auf welchem die dem Chip benachbarten Enden der Anschlußverbindungs-Lamellen zu liegen kommen, wobei die genannten Halterungs- bzw. Tragstreifen auf den nicht-anodisierten Zonen der Plattform verlöte bzw. verschweißt sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß die Plattform eine Wärmeabführvorrichtung bildet.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß die Plattform in einem Mittelbereich zur Aufnahme des Chips anodisierungsfrei ist, wobei die genannte Mittelzone die für die Trag- bzw. Halterungsstreifen zur Verbindung der Plattform mit dem Gitterrost bzw. Rahmen bestimmten Zonen miteinander verbindet.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist vorgesehen, daß die Plattform einen anodisierungsfreien Ring aufweist, welcher den auf einer anodisierten Zone ruhenden Chip umgibt.
  • Diese und weitere Ziele, Eigenschaften, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden, nicht einschränkenden Beschreibung spezieller Ausführungsbeispiele anhand der beigefügten Zeichnungsfiguren im einzelnen erläutert; in der Zeichnung zeigen:
  • die bereits beschriebenen Figg. 1 und 2 eine Darlegung des Standes der Technik und der Problemstellung,
  • Figg. 3A bis 3C jeweils in Draufsicht eine Ausführungsform eines erfindungsgemäßen Anschlußverbindungs-Gitters bzw. -Rahmens sowie zwei Abwandlungen einer ersten Ausführungsform einer erfindungsgemäßen Plattform,
  • Figg. 4A bis 4C in Draufsicht und in Schnittansicht eine erste Variante einer zweiten Ausführungsform einer erfindungsgemäßen Plattform,
  • Figg. 5A und 5B jeweils in Draufsicht und in Schnittansicht eine zweite Variante der zweiten Ausführungsform einer erfindungsgemäßen Plattform und
  • Figg. 6A und 6B jeweils in Draufsicht bzw. in Schnittansicht eine dritte Abwandlung der zweiten Ausführungsform einer Plattform gemäß der Erfindung.
  • Aus Gründen der Übersichtlichkeit sind die Zeichnungsdarstellungen in den Figuren nicht maßstabsgetreu, und gleiche Elemente sind in den verschiedenen Figuren mit denselben Bezugsziffern bezeichnet.
  • Gemäß Fig. 3A sieht die vorliegende Erfindung die Ausbildung eines Anschlußverbindungs-Gitters bzw. -Rostes bzw. -Rahmens 1 vor, dessen Außenabmessungen denen einer Familie von Gehäusekapselungen entsprechen und der bzw. das Anschlußverbindungs-Lamellen 4 aufweist, welche sich in Richtung auf eine möglichst kleine zentrale Zone 8 erstrecken, deren Abmessungen vorzugsweise denen des kleinsten zu montierenden Chips entsprechen. Mit anderen Worten stellt man mittels eines mechanischen Stanzwerkzeugs einen Gitterrost bzw. Rahmen 1 mit einer Mittelzone 8 her, deren Größe der Grenze des mechanisch Möglichen für die dieser zentralen Zone 8 zugewandten Enden der Anschluß-Lamellen 4 entspricht, wenn diese Zone nicht direkt so klein wie der kleinste Chip gemacht werden kann. Diese zentrale Zone 8 kann leer sein, vorzugsweise ist sie jedoch anodisiert bzw. eloxiert, um eine gewisse Starrheit des Rostes bzw. Rahmens zu gewährleisten.
  • Bei der Montage eines Chips in einer Gehäusekapsel wird der Gitterrost bzw. Rahmen 1 einer Plattform 3' (Fig. 3B) oder 3" (Fig. 3C) zugeordnet, deren Größe eine Funktion der Größe des Chips ist. Die Plattform 3' oder 3" wird von dem Gitterrost bzw. Rahmen 1 gesondert hergestellt. Der Mittelbereich des Gitterrosts bzw. Rahmens 1 wird durch Beschneiden bzw. Ausstanzen in Abhängigkeit von der Größe der Plattform 3' oder 3" und damit in Abhängigkeit von der Größe des Chips beseitigt.
  • Die Verbindung der Plattform 3' oder 3" mit dem Gitterrost bzw. Rahmen 1 wird durch wenigstens zwei Trag- bzw. Halterungsstreifen 4' des Gitterrosts 1 gewährleistet, deren der Mitte des Gitters 1 benachbarte Enden mit der Plattform 3' oder 3" verlötet werden. Zur Ermöglichung dieser Verbindung wird der Mittelbereich des Gitterrosts 1 gemäß einem Muster beschnitten bzw. gestanzt, das von der Ausführungsform und von der jeweiligen Form der Plattform abhängt.
  • Fig. 3B veranschaulicht eine erste Variante einer ersten Ausführungsform, gemäß welcher die Plattform 3' vier überstehende Laschen bzw. Lappen 9 aufweist, die regelmäßig in der Ebene der Plattform 3' verteilt sind. Diese Lappen 9 sind beispielsweise an den vier Ecken der Plattform 3' vorgesehen, falls diese, wie in Fig. 3B dargestellt, rechteckig oder quadratisch ist. Für eine derartige Plattform 3' wird der Gitterrost 1 gemäß einem quadratischen Muster beschnit ten bzw. gestanzt, das geringfügig größer als der Umfang der Plattform 3' ohne dessen Lappen 9 ist. Mit anderen Worten: Das Muster bzw. die Schablone für die Beschneidung des Gitterrosts 1 weist eine der allgemeinen Form der Plattform 3' ähnliche Form auf, hat jedoch eine geringfügig größere Abmessung, damit die der Plattform 3' zugewandten Enden der Lamellen 4 nicht in Kontakt mit der Plattform gelangen, ausgenommen die Trag- bzw. Halterungsstreifen 4', mit welchen die Plattform 3' mittels ihrer Lappen verlötet wird. Die ausgesparte Zone des Gitterrosts 1 gemäß dieser Variante wird durch die gestrichelte Linie B in Fig. 3A wiedergegeben.
  • Fig. 3C veranschaulicht eine zweite Variante der ersten Ausführungsform, wonach die Plattform 3" keine Lappen umfaßt. Der Gitterrost 1 wird wiederum gemäß einem Muster beschnitten, das geringfügig größer als der Umfang der Plattform 3" ist, wobei jedoch die Trag- bzw. Halterungsstreifen 4' mit einer größeren Länge als die der Lamellen 4 des Gitterrosts 1 bestehen bleiben. Somit sind beim Montagezusammenbau der Plattform 3" mit dem Gitterrost 1 nur die Trag- bzw. Halterungsstreifen 4' in Kontakt mit der Plattform 3". Die ausgesparte Zone des Gitters 1 gemäß dieser Variante wird durch die gestrichelte Linie C in Fig. 3A wiedergegeben.
  • Die Verbindung der Trag- bzw. Halterungsstreifen 4' mit der Plattform 3' oder 3" erfolgt beispielsweise mittels Punktschweißen oder mittels eines Lasers.
  • Durch die Erfindung kann die Rentabilität der Stanzwerkzeuge für die Gitterroste optimiert werden. Tatsächlich kann ein und dasselbe Gitterrost-Stanzwerkzeug für eine ganze Familie bzw. Gruppe von Gehäusekapselungen, welche Chips unterschiedlicher Abmessungen aufweisen, verwendet werden. Jedem Chip-Typ sind jeweils nur einfache und daher kostengünstige Stanzwerkzeuge zugeordnet, die zur zentralen Mittenbeschneidung bzw. -stanzung des Gitterrosts vorgesehen sind.
  • Ein Vorteil der getrennt-gesonderten Ausführung der Plattform besteht darin, daß diese eine Befestigung des Chips an der Plattform vor deren Verbindung mit dem Gitterrost 1 gestattet. Hierdurch werden die Gefahren einer Beeinträchtigung des Gitterrosts 1, der wegen der Feinheit seiner Lamellen 4 sehr fragil ist, erheblich verringert durch eine beträchtliche Verringerung der erforderlichen Handhabungen. Der Gitterrost 1 wird somit der Plattform im letztmöglichen Zeitpunkt zugeordnet für die Herstellung der Verbindungen der Lamellen 4 mit den Anschlüssen des Chips und zur Kapselung.
  • Außerdem kann die Plattform in einem vom Material des Gitterrosts verschiedenen Material hergestellt werden, insbesondere auch eine von der Dicke des Gitterrosts verschiedene Dicke aufweisen. Man kann somit beispielsweise für die Plattform ein Material (beispielsweise eine Eisen- und Nickellegierung) wählen, dessen Ausdehnungskoeffizient nahe dem des den Chip bildenden Siliziums liegt. Dies ist bei Kupfer, wie es im allgemeinen für den Gitterrost wegen seiner elektrischen Leitfähigkeitseigenschaften verwendet wird, nicht der Fall. Durch die Anpassung der Wärmeausdehnung der Plattform an die Ausdehnung des Chips lassen sich die Gefahren einer Beschädigung des Chips begrenzen, wie sie bei der Trocknung bzw. Aushärtung des Kapselungskunstharzes oder während des Betriebs der Schaltung, in welchem das Kapselungsgehäuse der Wirkung von Temperaturänderungen ausgesetzt wird, oder auch bei den Schweiß- bzw. Lötvorgängen (Schwall- Löten, Ofenlötung bzw. -schweißung) auftreten können.
  • Die Figg. 4A bis 6B veranschaulichen eine zweite Ausfüh rungsform der Erfindung, bei welcher die Plattform die Rolle einer Wärmeabführvorrichtung (Wärmesenke) spielt.
  • Eine Plattform gemäß dieser Ausführungsform wird aus einem Material hergestellt, das eine starke Wärmeabfuhr gestattet und das in vorgegebenen Zonen partiell mit einer Isolierschicht überzogen ist. Erfindungsgemäß dient als Material vorzugsweise Aluminium, das in den vorgegebenen Zonen anodisiert ist.
  • Die Wahl von Aluminium ist durch den Umstand begründet, daß es ein ausgezeichneter Wärmeleiter ist und daß die Plattform aus Aluminium lokal mit Hilfe eines Schutzlacks maskiert werden kann, welcher beständig gegenüber den Anodisierungssäuren ist. Der Schutzlack besitzt die Eigenschaft, daß er anschließend in einer leicht alkalischen Lösung beseitigt werden kann, in welcher die anodisierte Aluminiumschicht mehrere Minuten lang chemisch beständig ist. Diese Verzögerung reicht aus, um den Schutzlack zu beseitigen. Die Dicke der anodisierten Zonen hat beispielsweise einen Wert in der Größenordnung von 3 bis 15 Mikrometern.
  • Man kann so verschiedene Varianten von Plattformen ausführen, je nach den Oberflächenzonen, die leitend oder isolierend sein sollen.
  • Die Figg. 4A bis 4C veranschaulichen eine erste Variante einer Plattform 3a aus in den vorgegebenen Zonen anodisiertem Aluminium. Die Figg. 4B und 4C sind entsprechende Schnittansichten im Schnitt längs der Linien B-B' bzw. C-C' in der Draufsichtdarstellung von Fig. 4A.
  • Die Plattform 3a wird auf ihren sämtlichen Oberflächen anodisiert, ausgenommen die zur Verlötung unter den Halterungs- bzw. Tragstreifen 4' eines Gitterrosts bestimmten Zonen 10.
  • Aus Gründen der Übersichtlichkeit sind die anodisierten Zonen der Plattform 3a in den Schnittansichten durch eine Schicht 11 wiedergegeben. Eine derartige Ausführungsform erbringt noch eine weitere Vereinfachung der zur Mittenbeschneidung bzw. -stanzung des Gitterrosts und zur Beschneidung bzw. Stanzung der Plattform erforderlichen Werkzeugausrüstung. Tatsächlich können der Gitterrahmen und die Plattform nunmehr gemäß gleichartigen Mustern bzw. Schablonen beschnitten bzw. gestanzt werden, wobei die Mittenbeschneidung bzw. -stanzung des Gitterrosts eine geringfügig kleinere Größe als die Plattform 3a besitzt. Auf diese Weise kommen sämtliche Lamellen 4 mit ihren der Mitte des Gitterrosts zugewandten Enden auf der Plattform 3a zu liegen, wobei dies jedoch nicht störend oder hinderlich ist, solange die Oberfläche der Plattform 3a anodisiert ist. Eine Plattform 3a nach der in den Figg. 4A bis 4C dargestellten Art kann beispielsweise zur Aufnahme eines Chips dienen, der an seiner Unterseite keine Masse-Ebene besitzt.
  • Die Figg. 5A und 5B veranschaulichen eine zweite Variante einer Plattform 3b aus in den vorgegebenen Zonen anodisiertem Aluminium. Fig. 5B ist ein Schnitt längs der Linie D-D' in der in Fig. 5A wiedergegebenen Draufsicht.
  • Wie zuvor besteht die Plattform 3b aus anodisiertem Aluminium. Die nicht-anodisierten Zonen umfassen Zonen 10 ähnlicher Art wie die in Fig. 4A, wobei jedoch diese Zonen 10 mit einer nicht-anodisierten Mittelzone 12 verbunden sind. Eine Plattform 3b der in den Figg. 5A und 5B dargestellten Art kann beispielsweise zur Aufnahme eines Chips dienen, der an seiner Unterseite mit einer Masse-Ebene versehen ist. Die elektrischen Verbindungen der Masse-Ebene mit dem Bereich außerhalb des Kapselungsgehäuses erfolgen mittels der Zonen 12 und 10 sowie der Trag- bzw. Halterungsstreifen 4' des Gitterrostes.
  • Die Figg. 6A und 6B veranschaulichen eine dritte Variante einer Plattform 3c aus in den vorgegebenen Zonen anodisiertem Aluminium. Fig. 6B ist eine Schnittansicht im Schnitt längs der Linie E-E' in der in Fig. 6A gezeigten Draufsicht.
  • Wie zuvor besteht die Plattform 3c aus anodisiertem Aluminium. Die nicht-anodisierten Zonen umfassen Zonen 10 ähnlich denen in Fig. 4A, wobei jedoch diese Zonen 10 untereinander durch einen gleichfalls nicht-anodisierten Ring 13 verbunden sind, während der Mittelbereich 14 der Plattform anodisiert ist. Eine Plattform 3c der in den Figg. 6A und 6B wiedergegebenen Art kann beispielsweise zur Aufnahme eines Chips dienen, der keine Masse-Ebene besitzt, jedoch mehrere Masse-Anschlüsse an der Oberseite aufweist. Die Verbindungsleiterdrähte der verschiedenen Masse-Anschlüsse sind sämtlich zu dem Ring 13 geführt und über die Zonen 10 und die Trage- bzw. Halterungsstreifen 4' des Gitterrostes 1 mit dem Bereich außerhalb des Kapselungsgehäuses verbunden.
  • Die vorliegende Erfindung ist selbstverständlich verschiedenen Abwandlungen und Modifikationen zugänglich, die sich für den Fachmann ergeben. Insbesondere hängt die Materialwahl für den Gitterrost und die Plattform von der jeweiligen Anwendung, für welche das Kapselungsgehäuse bestimmt ist, ab. Des weiteren erfolgte die Beschreibung zwar unter Bezugnahme auf quadratische Kapselungsgehäuse, was die Ausführung quadratischer Gitterroste nach sich zieht, jedoch eignet sich die Erfindung für jede Form von Kapselungsgehäusen. Des weiteren könnten der Gitterrost und die Plattform voneinander verschiedene unterschiedliche Formgebungen besitzen.

Claims (7)

1. Verfahren zur Herstellung eines Anschlußverbindungs-Gitterrosts bzw. -Rahmens (1), der mit einer darauf angebrachten Plattform zur Montage eines Chips (2) versehen ist, mit den folgenden Verfahrensschritten:
- Schaffung eines einzigen Anschlußverbindungs-Gitterrosts bzw. -Rahmens zur Montage von Chips unterschiedlicher Größen, wobei der Gitterrost bzw. Rahmen Anschlußverbindungs-Lamellen (4) aufweist, welche sich in Richtung zu einer Mittelzone (8) von kleinstmöglicher Größe erstrecken, die in etwa der Größe des kleinsten zu montierenden Chips entspricht;
- Durchführung einer Beschneidung bzw. Stanzung (B, C) der Anschlußverbindungs-Lamellen um die Mittelzone herum auf Abmessungen des zu montierenden Chips; sowie
- Befestigung einer Plattform (3', 3", 3a-3c) auf dem Gitterrost bzw. Rahmen;
dadurch gekennzeichnet, daß die genannte Plattform (3a-3c) aus einem Metall besteht, das wenigstens entlang seinem Umfang anodisiert ist und eine geringfügig größere Abmessung als die Abmessung der genannten Beschneidung bzw. Stanzung besitzt, wobei wenigstens zwei Anschlußverbindungs-Lamellen Trag- bzw. Halterungsstreifen (4') zu beiden Seiten der Plattform bilden, welche mit nicht-anodisierten Zonen der Plattform verlötet bzw. verschweißt sind.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Chip (2) auf der Plattform (3'; 3"; 3a-3c) vor deren Verbindung mit dem Gitterrost aufgebracht wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Mittelzone (8) anodisiert wird.
4. Gehäuse für eine integrierte Schaltung mit einem Anschlußverbindungs-Gitterrost bzw. -Rahmen (1) mit Anschlußverbindungs-Lamellen (4), welche sich in Richtung zu einem Chip (2) erstrecken und von welchen wenigstens zwei Lamellen zu beiden Seiten des Chips Trag- bzw. Halterungsstreifen (4') zur Halterung einer Plattform (3a-3c) bilden, auf welcher der Chip montiert ist, dadurch gekennzeichnet, daß die Plattform aus einem wenigstens entlang seinem Umfang anodisierten Metall besteht, auf welchem die dem Chip benachbarten Enden der Anschlußverbindungs-Lamellen zu liegen kommen, wobei die genannten Halterungs- bzw. Tragstreifen auf den nicht-anodisierten Zonen der Plattform verlötet bzw. verschweißt sind.
5. Gehäuse für eine integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Plattform (3a-3c) eine Wärmeabführvorrichtung bildet.
6. Gehäuse für eine integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Plattform (3b) in einem Mittelbereich (12) zur Aufnahme des Chips (2) anodisierungsfrei ist, wobei die genannte Mittelzone (12) die für die Trag- bzw. Halterungsstreifen (4') zur Verbindung der Plattform (3b) mit dem Gitterrost bzw. Rahmen (1) bestimmten Zonen (10) miteinander verbindet.
7. Gehäuse für eine integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Plattform (3c; 3d) einen anodisierungsfreien Ring (13, 13') aufweist, welcher den auf einer anodisierten Zone (14) ruhenden Chip (2) umgibt.
DE69610133T 1995-03-31 1996-03-26 Packung zur Montage eines IC-Chips Expired - Fee Related DE69610133T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9504065A FR2732509B1 (fr) 1995-03-31 1995-03-31 Boitier de montage d'une puce de circuit integre

Publications (2)

Publication Number Publication Date
DE69610133D1 DE69610133D1 (de) 2000-10-12
DE69610133T2 true DE69610133T2 (de) 2001-04-12

Family

ID=9477794

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69610133T Expired - Fee Related DE69610133T2 (de) 1995-03-31 1996-03-26 Packung zur Montage eines IC-Chips

Country Status (5)

Country Link
US (1) US6049971A (de)
EP (1) EP0735582B1 (de)
JP (1) JPH08321576A (de)
DE (1) DE69610133T2 (de)
FR (1) FR2732509B1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690681B1 (en) 1997-05-19 2004-02-10 Airbiquity Inc. In-band signaling for data communications over digital wireless telecommunications network
US6493338B1 (en) 1997-05-19 2002-12-10 Airbiquity Inc. Multichannel in-band signaling for data communications over digital wireless telecommunications networks
US6140956A (en) 1997-06-25 2000-10-31 Cellutrac, Inc. Vehicle tracking and security system incorporating simultaneous voice and data communication
US6258630B1 (en) * 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US7215965B2 (en) 2001-11-01 2007-05-08 Airbiquity Inc. Facility and method for wireless transmission of location data in a voice channel of a digital wireless telecommunications network
US7508810B2 (en) 2005-01-31 2009-03-24 Airbiquity Inc. Voice channel control of wireless packet data communications
US8014942B2 (en) * 2005-06-15 2011-09-06 Airbiquity, Inc. Remote destination programming for vehicle navigation
US7924934B2 (en) 2006-04-07 2011-04-12 Airbiquity, Inc. Time diversity voice channel data communications
US7983310B2 (en) 2008-09-15 2011-07-19 Airbiquity Inc. Methods for in-band signaling through enhanced variable-rate codecs
US8594138B2 (en) 2008-09-15 2013-11-26 Airbiquity Inc. Methods for in-band signaling through enhanced variable-rate codecs
US8073440B2 (en) 2009-04-27 2011-12-06 Airbiquity, Inc. Automatic gain control in a personal navigation device
US8418039B2 (en) 2009-08-03 2013-04-09 Airbiquity Inc. Efficient error correction scheme for data transmission in a wireless in-band signaling system
US8249865B2 (en) 2009-11-23 2012-08-21 Airbiquity Inc. Adaptive data transmission for a digital in-band modem operating over a voice channel
US8848825B2 (en) 2011-09-22 2014-09-30 Airbiquity Inc. Echo cancellation in wireless inband signaling modem

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079511A (en) * 1976-07-30 1978-03-21 Amp Incorporated Method for packaging hermetically sealed integrated circuit chips on lead frames
JPS5882540A (ja) * 1981-11-11 1983-05-18 Toshiba Corp 樹脂封止型半導体装置
JPS6070752A (ja) * 1983-09-26 1985-04-22 Fujitsu Ltd 半導体装置の製造方法
US5202288A (en) * 1990-06-01 1993-04-13 Robert Bosch Gmbh Method of manufacturing an electronic circuit component incorporating a heat sink
US5161304A (en) * 1990-06-06 1992-11-10 Sgs-Thomson Microelectronics, Inc. Method for packaging an electronic circuit device
WO1992004730A1 (en) * 1990-09-10 1992-03-19 Fujitsu Limited Semiconductor device and its manufacturing process
JPH0547986A (ja) * 1991-08-20 1993-02-26 Fujitsu Ltd 複合型リードフレーム
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
US5256598A (en) * 1992-04-15 1993-10-26 Micron Technology, Inc. Shrink accommodating lead frame
US5422435A (en) * 1992-05-22 1995-06-06 National Semiconductor Corporation Stacked multi-chip modules and method of manufacturing
JPH06252330A (ja) * 1993-02-23 1994-09-09 Dainippon Printing Co Ltd 配線基板用リードフレーム
JP2960283B2 (ja) * 1993-06-14 1999-10-06 株式会社東芝 樹脂封止型半導体装置の製造方法と、この製造方法に用いられる複数の半導体素子を載置するためのリードフレームと、この製造方法によって製造される樹脂封止型半導体装置
JPH077125A (ja) * 1993-06-15 1995-01-10 Shinko Electric Ind Co Ltd 多層リードフレーム
JPH0738036A (ja) * 1993-07-19 1995-02-07 Fujitsu Ltd 半導体装置の製造方法
US5366933A (en) * 1993-10-13 1994-11-22 Intel Corporation Method for constructing a dual sided, wire bonded integrated circuit chip package

Also Published As

Publication number Publication date
US6049971A (en) 2000-04-18
JPH08321576A (ja) 1996-12-03
DE69610133D1 (de) 2000-10-12
FR2732509A1 (fr) 1996-10-04
EP0735582A1 (de) 1996-10-02
EP0735582B1 (de) 2000-09-06
FR2732509B1 (fr) 1997-06-13

Similar Documents

Publication Publication Date Title
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE69610133T2 (de) Packung zur Montage eines IC-Chips
DE69430513T2 (de) Harzvergossenes Halbleiterbauteil und dessen Herstellungsverfahren
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE19507573C2 (de) Leiterstruktur für ein Halbleitergehäuse und Halbleitergehäuse mit einer solchen Leiterstruktur
DE112008000229B4 (de) Leistungshalbleitervorrichtung
DE69528960T2 (de) Leiterrahmen mit mehreren leitenden schichten
DE10324909B4 (de) Gehäuse für ein strahlungsemittierendes Bauelement, Verfahren zu dessen Herstellung und strahlungsemittierendes Bauelement
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10305021B4 (de) Verfahren zur Herstellung oberflächenmontierbarer Hochleistungs-Leuchtdioden
DE3300693A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE4421077A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE2442159A1 (de) Verfahren zum verbinden von flachseiten miteinander und durch das verfahren hergestellte bauteile
DE4337675A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE69322477T2 (de) 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil
DE4130899C2 (de) Halbleitervorrichtung
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE3884019T2 (de) Verfahren zum Herstellen einer Modul-Halbleiter-Leistungsanordnung und hergestellte Anordnung.
DE69115799T2 (de) Herstellung von Halbleiterpackungen
DE3931551C2 (de) Verfahren zum Herstellen eines Substrates
DE3834361C2 (de)
DE69120356T2 (de) Halbleiteranordnung mit mehreren Halbleiterchips

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee