DE69520557T2 - Auf dem Chip verbesserter Spannungsvervielfacher für Halbleiterspeicher - Google Patents

Description

• Diese Erfindung betrifft im allgemeinen Halbleiterspeicher und insbesondere eine neuartige Implementierung einer Spannungsvervielfachungsschaltung, die ermöglicht, daß in CMOS-Technik hergestellte integrierte Schaltungen auch in all jenen Fällen, in denen in der Schaltung und unter bestimmten Umständen höhere Spannungen erforderlich sind, mit einer herkömmlichen Versorgungsspannung von 3,3 Volt oder 5,0 Volt betrieben werden können.
• Es ist z. B. wohlbekannt, daß unter bestimmten Umständen zusätzlich zu herkömmlichen Versorgungsspannungen von 5,0 oder 3,3 Volt außerdem höhere Spannungen, die 12 Volt oder sogar 18 Volt betragen können, verwendet werden, um Programmieroperationen oder Löschoperationen an Speicherzellen auszuführen.
• Selbstverständlich benötigen diese Speicherzellen deswegen eine zusätzliche Versorgungsquelle, was sehr problematisch ist, in erster Linie aufgrund der Tatsache, daß der Bedarf an zwei Versorgungsquellen statt lediglich einer sicherlich nachteilig ist. Das Problem besteht daher darin, daß eine Spannung, die höher als die Versorgungsspannung ist, auf dem Chip bereitzustellen ist.
• Diese Forderung wird im Stand der Technik erfüllt, indem spezielle Lösungen verwendet werden, die als "Ladungspumpen" definiert sind, oder durch Kondensatoranordnungen in "Bootstrap"-Schaltung, bei denen die Kondensatoren parallel geladen werden und anschließend in Reihe geschaltet werden, so daß die darin gespeicherte Energie verwendet wird, um die Spannung anzuheben.
• Der Hauptnachteil dieser Lösung besteht darin, daß dann, wenn die Ladung erhöht wird, ein Spannungszusammenbruch als Folge der Tatsache erfolgt, daß der Zustand von einem idealen Stromgenerator selbstverständlich weit entfernt ist.
• EP-A-0 405 009 offenbart eine On-Chip-Spannungsvervielfachungsschaltung, die N in Serie geschaltete Stufen enthält, wovon jede einen ersten Schalter mit einem oberen Anschlußstift und einem unteren Anschlußstift enthält, wobei mit dem oberen Anschlußstift des ersten Schalters der untere Anschlußstift eines Kondensators in Serie geschaltet ist, wobei der Kondensator ebenfalls einen unteren Anschlußstift und einen oberen Anschlußstift besitzt; wobei der Zwischenknoten zwischen jedem ersten Schalter und jedem Kondensator über einen entsprechenden zweiten Schalter mit der Massespannung verbunden ist und der obere Anschlußstift jedes Kondensators über einen dritten Schalter mit der Versorgungsspannung verbunden ist; wobei der untere Anschlußstift irgendeines ersten Schalters mit der vorhergehenden Stufe verbunden ist und der obere Anschlußstift irgendeines Kondensators mit der nachfolgenden Stufe verbunden ist und der untere Anschlußstift des ersten Schalters der ersten Stufe direkt mit der Versorgungsspannung verbunden ist.
• Die erfindungsgemäße Lösung schafft eine On-Chip-Vervielfachungsschaltung, die obenstehend ausführlich offenbart ist und dadurch gekennzeichnet ist, daß die dritten Schalter (Di; i = 1, ..., N) durch NMOS-Transistoren implementiert sind, die durch eine Spannungsverdopplungsschaltung angesteuert werden, die einen Kondensator (Cb) enthält, der mit einem als Diode geschalteten NMOS-Transistor in Serie geschaltet ist, wobei der Kondensator (Cb) zwischen die Taktsignalquelle (PH) und die Gate- Anschlußstifte aller NMOS-Transistoren, die die dritten Schalter (Di; i = 1, ..., N) implementieren, geschaltet ist, während der Dioden-Transistor (NC B) zwischen den Kondensator (Cb) und die Versorgungsspannung geschaltet ist.
• Durch Verwendung der Lösung dieser Erfindung werden der Wirkungsgrad der Spannungsvervielfachung und die Möglichkeit der Laststromsteuerung in bezug auf Lösungen des Standes der Technik, insbesondere in bezug auf die Ladungspumpen, merklich verbessert. Da der Wirkungsgrad der Vervielfachung mit dem Leistungswirkungsgrad eng verbunden ist, ist diese Technik außerdem für Niederleistungsanwendungen geeignet.
• Die Besonderheiten und Vorteile sowie die Charakteristiken und die Einzelheiten des Aufbaus werden aus der nachfolgenden Beschreibung mit Bezug auf die beigefügte Zeichnung deutlich, in der die bevorzugten Ausführungsformen erläuternd und nicht einschränkend gezeigt sind.
In der Zeichnung zeigt
• Fig. 1 eine Dickson-Spannungsvervielfachungsschaltung mit Dioden;
• Fig. 2 einen konzeptionellen Schaltplan einer Spannungsvervielfachungsschaltung gemäß dieser Erfindung gemeinsam mit ihren zugehörigen Taktdiagrammen;
• Fig. 3 eine Schaltungsimplementierung des konzeptionellen Schaltplans von Fig. 2 mit MOS-Transistoren
• Fig. 4 eine genaue Schaltungsimplementierung der Spannungsvervielfachungsschaltung gemäß dieser Erfindung;
• Fig. 5 einen Blockschaltplan eines Hochspannungsgenerators;
• Fig. 6 eine Zwei-Modul-Spannungsvervielfachungsschaltung;
• Fig. 7 das Ergebnis einer SPICE-Simulation an der in Fig. 6 gezeigten Schaltung;
• Fig. 8 eine weitere Zwei-Modul-Spannungsvervielfachungsschaltung gemäß der Erfindung; und
• Fig. 9 das Ergebnis der SPICE-Simulationen an der Schaltung von Fig. 8.
• Die meisten Spannungsvervielfachungsschaltungen basieren auf dem Schaltplan von Fig. 1, der zwei Gruppen von parallel geschalteten Kondensatoren enthält, die durch die Signale PH und PH angesteuert werden, die mit einer Kette aus in Serie geschalteten Dioden verbunden sind und mit dieser ineinander verzahnt sind, wobei aus der fetzten Diode der Ausgangsstrom Iout bei der gewünschten Spannung gezogen wird. Da Dioden nicht in Standard-CMOS-Technologie verfügbar sind, verwendet eine praktische Implementierung dieser Schaltung MOS-Transistoren, die so geschaltet sind, daß sie als Dioden arbeiten. Dieser Hochspannungsgenerator, der direkt auf dem Chip enthalten ist (On-Chip), wurde 1976 von John Dickson vorgeschlagen und im Grunde von der Spannungsvervielfachungsschaltung von Cockson-Walton abgeleitet. In der Schaltung, die in Fig. 1 gezeigt ist, werden Ladungspakete längs der Diodenkette gepumpt, wenn die Koppelkondensatoren unter der Wirkung der beiden Taktsignale PH und PH, die bei der Amplitude Vdd in einer Gegentaktbeziehung sind, nacheinander geladen und entladen werden.
• Unter der Annahme, daß die Dioden ideal sind, die Kondensatoren Ci (i = 1, ..., N) den gleichen Wert besitzen und die Schaltung sich auf die gewünschte Ausgangsspannung Vout bei einem konstanten durchschnittlichen Laststrom Iout eingeregelt hat, gelten die folgenden Formeln:
• (1) Leistungswirkungsgrad = Vout/[Vdd * (N + 1)]
• (2) N = {(VNmax - 2 · Vdd)/[Vdd - (VNmax -Vout)] } + 1
• wobei VNmax die maximale Spannung am Knoten VN ist, bevor sich der Kondensator Cn zum Ausgang entlädt.
• Die Formel (1) bedeutet, daß der Wirkungsgrad der Vervielfachung und der Leistungswirkungsgrad, d. h. das Verhältnis zwischen der Ausgangsleistung und der insgesamt angelegten Leistung, das gleiche Konzept ausdrücken. Die Dioden werden normalerweise durch N-Kanal-MOS-Transistoren ersetzt, die so geschaltet sind, daß sie als Dioden arbeiten. P-Kanal-Transistoren werden wegen der Schwierigkeiten, die mit der Substratvorspannung und mit dem Abschalten der Vorrichtungen verbunden sind, nicht verwendet. Wegen der geringen Möglichkeiten der N-Kanal-NIOS-Transistoren, Hochspannungspegel effektiv zu schalten, sind sowohl der Wirkungsgrad der Vervielfachung als auch die Möglichkeit der Laststromsteuerung in bezug auf die Diodenimplementierung merklich schlechter. Eine typische MOS-Transistor- Implementierung einer Ladungspumpe zum Erzeugen einer Spannung von 18 Volt aus einer 5 Volt-Leistungsversorgung weist beispielsweise die doppelte Anzahl der Stufen auf, die für eine gleichwertige Diodenimplementierung benötigt wird.
• Um die obigen Nachteile zu überwinden, schlägt ein erster Aspekt dieser Erfindung eine neuartige Technik zum Realisieren einer Spannungsvervielfachungsschaltung vor, wobei ein konzeptioneller Schaltplan gemeinsam mit dessen zugehörigen Taktdiagrammen in Fig. 2 gezeigt ist.
• Wie aus Fig. 2 ersichtlich ist, sind eine Anzahl von in Serie geschalteten Kondensatoren Cl (i = 1, ..., N) vorgesehen, die mit einer Menge von Schaltern Tj (j = 2, ..., N) verzahnt sind, von denen die End- und Zwischenknoten durch eine Menge von Schaltern T1 und Di (i = 1, ..., N) mit der Versorgungsspannung Vdd und durch eine Menge von Schaltern Si (i = 1, ..., N) mit Masse verbunden sind, wobei der Ausgangs- Strom durch einen weiteren Schalter T(N + 1) vom letzten Kondensator CN gezogen wird.
• Die Schaltung wird betrieben, indem ein Taktsignal PH verwendet wird, um die Schalter Di, Si und Tj (i = 1, ..., N; j = 1, ..., N + 1) ein- und auszuschalten. Jeder Kondensator Ci wird direkt durch die Leistungsversorgung Vdd auf die Spannung Vdd geladen, wenn die Schalter Di und Si eingeschaltet und die Schalter Tj ausgeschaltet sind. In der nächsten Taktsignalphase schalten die Schalter Di und Si aus und die Schalter Tj ein. In dieser Schaltanordnung sind die Kondensatoren Cl in Serie geschaltet und werden direkt zum Ausgang entladen.
• Die minimale Anzahl N der Kondensatoren sollte verwendet werden, damit die gewünschte Ausgangsspannung Vout um einen vernünftigen Wert AV überschritten wird. Unter der Annahme, daß die Kondensatoren Ci den gleichen Kapazitätswert C besitzen, F die Frequenz des Taktsignals PH ist und die Schaltung sich auf die gewünschte Ausgangsspannung Vout bei einem durchschnittlichen konstanten Laststrom Iout eingeregelt hat, gelten die folgenden Formeln:
• (3) AV = Vdd * (N + 1) - Vout
• (4) Iout = ΔV * C * F/N
• In bezug auf den Leistungswirkungsgrad ist Formel (I) noch gültig. Da der Wert von N auch bei einer praktischen Implementierung gleich oder nahezu gleich dem theoretischen Minimalwert ist, ist die neue Spannungsvervielfachungsschaltung für Schwachleistungsanwendungen geeignet, wie etwa in Schaltungen mit Batterie- Leistungsversorgungen.
• Da die Spannung über den Schaltern Tj (j = I, ..., N) sich von 0 Volt auf Vdd ändert und niemals das Vorzeichen wechselt, können diese Schalter mit P-Kanal-MOS- Transistoren implementiert sein. Da für den Schalter T(N + 1) sowie für die Schalter Di eine unterschiedliche Vorspannungskonfiguration vorhanden ist, werden N-Kanal-MOS- Transistoren verwendet, um die Funktion der Schalter Di, Si und T(N + 1) zu realisieren. Eine erste praktische Implementierung des konzeptionellen Schaltplans von Fig. 2 ist in Fig. 3 gezeigt. Es ist eine Bootstrap-Technik verwendet worden, um die Gate- Elektroden der N-Kanal-1VIOS-Transistoren anzusteuern, deren Source-Elektroden nicht auf dem Potential Vss sind.
• Die Transistoren NC Di (i = 1,.., N)(N-Kanal-MOS-Transistoren), die für das Implementieren der Schalter Di von Fig. 2 verwendet werden, werden durch einen Spannungsverdoppler geschaltet, der durch den Kondensator Cb und durch den Transistor NC B, der als Diode geschaltet ist, aufgebaut ist. Wie ersichtlich ist, ist der Kondensator Cb zwischen die Taktsignalquelle PH und die Gate-Elektroden aller Transistoren NC Di geschaltet, während der Diodentransistor NC B zwischen den Kondensator Cb und die Spannungsversorgung Vdd geschaltet ist.
• Wie ersichtlich ist, kann die Schaltung idealerweise so betrachtet werden, daß sie in Stufen unterteilt ist, deren Komponenten sämtlich in analoger Weise verschaltet sind. Durch Betrachtung der ersten Stufe (C1, T1, S1, D1 in Fig. 1 und C1, PC_S1, NC_D1 in Fig. 3) kann erkannt werden, daß der Transistor PC T1 zwischen die Spannung Vdd und den Knoten V10 geschaltet ist, um mit einem ersten Anschluß (unterer Anschlußstift) des Kondensators C1 zu verbinden oder zu koppeln, wobei sein Gate mit dem Gate des Transistors NC_S1 verbunden oder gekoppelt ist. Source und Drain dieses letzteren Transistors sind zwischen die Spannung Vss und den Knoten V10 geschaltet. Der Transistor NC_D1 ist zwischen einen zweiten Anschluß (oberer Anschlußstift) des Kondensators C1 und die Spannung Vdd geschaltet und sein Gate-Anschlußstift wird über den Kondensator Cb durch das Phasensignal PH angesteuert.
• In bezug auf den Ausgangstransistor T(N + 1) von Fig. 2 kann durch Bezugnahme auf Fig. 3 erkannt werden, daß er durch einen mit NC T(N + 1) bezeichneten NMOS- Transistor realisiert ist, der zwischen den oberen Anschlußstift des Kondensators CN der letzten Stufe und den Ausgang geschaltet ist, und sein Gate-Anschlußstift durch den oberen Anschlußstift des Kondensators Ca einer zusätzlichen Stufe angesteuert wird, Um das effektive Schalten des Transistors NC_T(N + 1) zu unterstützen, der verwendet wird, um den Schalter T(N + 1) von Fig. 2 zu implementieren, ist tatsächlich eine kleine Stufe an der Oberseite des Aufbaus hinzugefügt worden, die einen Transistor NC DA des NMOS-Typs, einen Kondensator Ca, einen Transistor PC_TA des PMOS- Typs sowie einen Transistor NC_SA enthält, die in analoger Weise wie in den vorhergehenden Stufen verschaltet sind. Die Dimensionen der Transistoren NC_DA, PC_TA und NC_SA sowie der Wert des Kondensators Ca sind kleiner als jene der entsprechenden Komponenten der weiteren N Stufen.
• Da diese Schaltung ermöglicht, daß der Kondensator Cl (i = 1, ..., N) auf Vdd voll aufgeladen wird und direkt zum Ausgang entladen wird, ist die Möglichkeit der Laststromsteuerung in bezug auf eine Standard-Ladepumpe einer gleichwertigen Implementierung verbessert. Es sollte überdies angemerkt werden, daß im Unterschied zur Schaltung von Fig. 1 die maximale Spannung über jedem Kondensator (mit Ausnahme des Ausgangskondensators Cout) lediglich gleich der Versorgungsspannung Vdd ist.
• Um einen höheren Wirkungsgrad zu erreichen, können an der Schaltung von Fig. 3 einige Verbesserungen des elektrischen Aufbaus ausgeführt werden. Letztlich ist der definitive Schaltplan für eine vierstufige Spannungsvervielfachungsschaltung in Fig. 4 gezeigt. Einige Verbindungen sind revidiert und neu angeordnet worden, um die Spannungsbeanspruchung über dem Gateoxid der Transistoren NC_SA, NC_S4, NC_S3 und NC_S2 zu reduzieren sowie um ihre Größe zu vermindern. Andererseits sollte die Größe der Transistoren so klein wie möglich gehalten werden, um Auswirkungen der parasitären Kapazität auf die Hochspannungsknoten zu reduzieren.
• Der Transistor NC_DA schafft einen Pfad zum Laden des Kondensators Ca und ermöglicht gleichzeitig, daß der Transistor NC_TS am Beginn der Ladephase schnell und sicher abgeschaltet wird. Im vorderen Abschnitt der Schaltung ist ein weiterer Transistor des NMOS-Typs NC_B1, der ebenfalls mit Source und Drain zwischen den Kondensator Cb und die Spannung Vdd geschaltet ist, dessen Basis jedoch durch die Spannung des oberen Anschlußstifts des Kondensators C1 der ersten Stufe angesteuert wird, parallel zum Transistor NC_B von Fig. 3 (der in Fig. 4 als NC_BO bezeichnet ist) hinzugefügt, um den Kondensator Cb vollständig aufzuladen, wodurch der Schwellenwertabfall, der über den Diodentransistor NC_BO auftritt, versetzt wird.
• Die Spannungsbelastung, die sich über dem Gateoxid der im oberen Abschnitt der Schaltung befindlichen P-Kanal-Transistoren aufbaut, kann in einfacher Weise reduziert werden, indem deren Gate-Elektroden direkt mit Vdd oder mit einem geringeren Hochspannungsknoten verbunden werden. Beispielsweise könnte der Gate-Anschlußstift des Transistors PC TA mit der Spannung Vdd oder mit dem Knoten V10_5 oder mit dem Knoten V15_5 verbunden sein. Der Knoten V20_5 sollte nicht verwendet werden, da in diesem Fall eine geringere Spannung als 5 Volt vorhanden wäre, um den Transistor PC_TA einzuschalten.
• Eine derartige Verbindungsänderung beeinträchtigt die elektrische Funktionalität der Schaltung nicht. Unter der Voraussetzung, daß die Verarbeitungsgrenzen der integrierten CMOS-Schaltung nicht überschritten werden, sollten jedoch die Gate-Anschlußstifte der P-Kanal-Transistoren an den Knoten VDPC (Ansteuern des P-Kanal-Transistors) geschaltet sein, wie in Fig. 4 gezeigt ist, um die Größe dieser Transistoren zu vermindern und um sie gleichzeitig während der Entladephase in einen Tiefpegel-Leitungszustand zu steuern. Wenn eine Verbindungsänderung erforderlich ist, wird der Gate-Anschlußstift der P-Kanal-Transistoren vorzugsweise mit der Spannung Vdd verbunden.
• Die höchste Spannung in dieser Spannungsvervielfachungsschaltung betrifft direkt die Ausgangsspannung Vout. Es sollte nicht ermöglicht werden, daß die Ausgangsspannung die geforderte Ausgangsspannung überschreitet. Wenn zum Beispiel der Ausgangsstrom Iout gering oder null ist und/oder die Versorgungsspannung zufälligerweise über den normalen Bereich hinaus ansteigt, können die Spannungen im oberen Abschnitt der Schaltung, genauer in ihren Endstufen, die Verarbeitungsgrenzen übersteigen, was Konsequenzen zur Folge hat, die Fachmänner leicht verstehen können.
• Ein praktischer Schaltplan der Implementierung eines Hochspannungsgenerators auf der Grundlage der bisher beschriebenen Lehren ist in Fig. 5 gezeigt. In Fig. 5 kann erkannt werden, daß eine Begrenzungseinrichtung der Ausgangsspannung Vout zwischen die Spannungsvervielfachungsschaltung und die Last geschaltet wurde, um gefährliche und nutzlose Überspannungen in der Spannungsvervielfachungsschaltung zu verhindern. Um Vout so stabil wie möglich zu machen, ist außerdem eine Rückkopplungsschleife um die Spannungsvervielfachungsschaltung realisiert worden, die eine Spannungsteilerschaltung und einen spannungsgesteuerten Oszillator (VCO) enthält, durch die das Taktsignal an den Eingang der Spannungsvervielfachungsschaltung geliefert wird.
• Gemäß den Formeln (3) und (4) kann die Änderung der Ausgangsspannung Vout infolge einer Änderung des Ausgangsstroms Iout durch eine geeignete Abstimmung der Taktfrequenz F minimiert werden. Der Ausgangsstrom Iout und die Frequenz F sind durch die einfache Formel Iout = K * F miteinander verbunden, wobei K als eine Konstante angenommen wird und durch
• {[Vdd * (N + 1) - Voutd] * C)/N
• gegeben ist, wobei Voutd die gewünschte Ausgangsspannung ist.
• Wenn die Schaltung von Fig. 4 als ein "Modul" betrachtet wird, sollte eine Spannungsvervielfachungsschaltung aus zwei oder mehreren Modulen aufgebaut sein, die parallel zum Ausgang geschaltet sind, vorausgesetzt sie verwenden nichtüberlappende Taktsignale, um die Brummspannung am Ausgang zu reduzieren sowie um die Möglichkeit der Laststromsteuerung zu verbessern.
BEISPIELE
• Es werden nun zwei Beispiele beschrieben, die durch SPICE-Simulationen auf der Grundlage der Verwendung von 4 MB-DRAM-Speichern von TEXAS INSTRUMENTS INC. ausgeführt wurden. Die SPICE-Simulationen wurden unter Verwendung von Vss = 0 Volt und Vbb = -3 Volt bei Vpp = 5 Volt ausgeführt.
Beispiel 1
• Angaben: Vdd = 5 Volt F = 10 MHz
• Forderung: Vout = 12 Volt Iout = 1 mA
• Unter Verwendung von Formel (3) wurde N auf 2 gesetzt und deswegen beträgt ΔV 3 Volt. Es wurden zwei Module verwendet, um jegliche Brummeffekte zu reduzieren. Aus Formel (4) folgt, daß die Kapazität des Kondensators C (100/3) pF betragen sollte, jedoch wurde der Wert von C um 14% erhöht und auf 38,0 pF gesetzt, um die Transistorkapazität sowie die nichtidealen Bedingungen des Ladens und Entladens zu berücksichtigen. Die daraus resultierend aufgebaute Spannungsvervielfachungsschaltung ist in Fig. 6 gezeigt. Die Ergebnisse der SPICE-Simulation sind in Fig. 7 gezeigt. Die Ausgangsimpedanz ist in einem großen Bereich um den Arbeitspunkt herum praktisch konstant und ist kleiner als 2900 Ohm.
Beispiel 2
• Angaben: Vdd = 5 Volt F = 10 MHz
• Forderung: Vout = 18 Volt Iout = 100 uA
• Unter Verwendung von Formel (3) wurde N auf 4 gesetzt und deswegen beträgt ΔV 7 Volt. N = 3 ist ein möglicher jedoch nicht empfohlener Wert, da die Toleranz für ΔV zu klein wäre. Sollte beispielsweise die Spannung Vdd um 10% abfallen, würde sich die Toleranz auf null reduzieren. In diesem Fall sind ebenfalls zwei Module verwendet worden, um die Brummeffekte zu reduzieren. Aus Formel (4) folgt, daß die Kapazität des Kondensators C 2.86 pF betragen sollte, um die Transistorkapazität sowie die nicht idealen Bedingungen des Ladens und Entladens zu berücksichtigen, wurde jedoch der Wert von C um 26% erhöht und auf 3,6 pF gesetzt. Der Korrekturfaktor ist nahezu proportional zu N. Die daraus resultierend aufgebaute Spannungsvervielfachungsschaltung ist in Fig. 8 gezeigt. Die Ergebnisse der SPICE-Simulation sind in Fig. 9 gezeigt. Die Ausgangsimpedanz ist in einem großen Bereich um den Arbeitspunkt herum praktisch konstant und ist kleiner als 59 kOhm.
PARASITÄRE KAPAZITÄT
• Wenn Poly-Poly-Kondensatoren verwendet werden, ist ein wichtiger Aspekt dieser Kondensatoren die parasitäre Kapazität, die jeder Platte zugehörig ist. Die größte parasitäre Kapazität ist diejenige, die zwischen der unteren Platte und der darunterliegenden Schicht vorhanden ist, von der angenommen wird, daß sie eine N- Diffusionsschicht ist, deren Anschluß elektrisch isoliert ist. Um den Wert der parasitären Kapazität abzuschätzen, wurden die folgenden Prozeßdaten (vom 256 KB-Flash- EEPROM, nur 5 Volt) verwendet: Plattenabstand = 0,03 um, Oxiddicke von der unteren Platte zur darunterliegenden Schicht = 1 um.
• Wird die parasitäre Kapazität, die der oberen Platte zugehörig ist, vernachlässigt und unter Berücksichtigung des Effekts der N-Diffusionsschicht, deren Anschluß schwebend ist, ist jedem Kondensator eine parasitäre Kapazität von der unteren Platte zur Spannung Vss mit einem Wert von 2,5% der Kapazität des Kondensators selbst hinzugefügt worden.
• Die Ergebnisse der SPICE-Simulation sind nachfolgend dargestellt.
Beispiel 1
• Vout = 12 Volt Iout = 1 mA.
• Die folgenden Zeilen wurden dem eingegebenen SPICE-Paket des ersten Beispiels hinzugefügt:
• CL0 L5_0 VSS 950FF PC
• CL1 L10_0 VSS 950FF PC
• CL3 L15_0 VSS 25FF PC
• CR0 R5_0 VSS 950FF PC
• CR1 R10_0 VSS 950FF PC
• CR3 R15_0 VSS 25FF PC ERGEBNISSE VON SPICE-SIMULATIONEN TABELLE DER AUSGANGSSPANNUNGEN
Beispiel 2
• Vout = 18 Volt Iout = 100 uA
• Die folgenden Zeilen wurden dem eingegebenen SPICE-Paket des zweiten Beispiels hinzugefügt:
• CL0 L5_0 VSS 90FF PC
• CL1 L10_0 VSS 90FF PC
• CL2 L15_0 VSS 90FF PC
• CL3 L20_0 VSS 90FF PC
• CL4 L25_0 VSS SFF PC
• CR0 RS_0 VSS 90FF PC
• CR1 R10_0 VSS 90FF PC
• CR2 R15_0 VSS 90FF PC
• CR3 R20_0 VSS 90FF PC
• Ct4 R25_0 VSS 5FF PC ERGEBNISSE VON SPICE-SIMULATIONEN TABELLE DER AUSGANGSSPANNUNGEN
• Die bevorzugten Ausführungsformen dieser Erfindung sind oben beschrieben worden, es sollte jedoch selbstverständlich sein, daß Fachleute darin Abwandlungen und Änderungen ausführen können, ohne vom Umfang dieser Erfindung abzuweichen.

Claims (9)

1. On-Chip-Spannungsvervielfachungsschaltung, die N in Serie geschaltete Stufen enthält, wovon jede einen ersten Schalter (Tj; j = 1, ..., N) mit einem oberen Anschlußstift und einem unteren Anschlußstift enthält, wobei mit dem oberen Anschlußstift des ersten Schalters der untere Anschlußstift eines Kondensators (Ci; i = 1, N) in Serie geschaltet ist, wobei der Kondensator ebenfalls einen unteren Anschlußstift und einen oberen Anschlußstift besitzt; wobei der Zwischenknoten zwischen jedem ersten Schalter (Tj; j = 1, ..., N) und jedem Kondensator (Cl; i = 1, ..., N) über einen entsprechenden zweiten Schalter (Si; i = 1, ..., N) mit der Massespannung Vss verbunden ist und der obere Anschlußstift jedes Kondensators (Ci; i = 1, ..., N) über einen dritten Schalter (Di; i = 1, ..., N) mit der Versorgungsspannung Vdd verbunden ist, wobei der untere Anschlußstift irgendeines ersten Schalters (Tj; j = 1, ..., N) mit der vorhergehenden Stufe verbunden ist und der obere Anschlußstift irgendeines Kondensators (Ci; i = 1, ..., N) mit der nachfolgenden Stufe verbunden ist und der untere Anschlußstift des ersten Schalters (T 1) der ersten Stufe direkt mit der Versorgungsspannung (Vdd) verbunden ist, dadurch gekennzeichnet, daß die dritten Schalter (Di; i = 1, ..., N) durch NMOS-Transistoren implementiert sind, die durch eine Spannungsverdopplungsschaltung angesteuert werden, die einen Kondensator (Cb) enthält, der mit einem als Diode geschalteten NMOS-Transistor (NC_B) in Serie geschaltet ist, wobei der Kondensator (Cb) zwischen die Taktsignalquelle (PH) und die Gate-Anschlußstifte aller NMOS-Transistoren, die die dritten Schalter Di (i = 1, ..., N) implementieren, geschaltet ist, während der Dioden-Transistor (NC_B) zwischen den Kondensator (Cb) und die Versorgungsspannung geschaltet ist.

2. Spannungsvervielfachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Schalter (Tj; j = I, ..., N) einerseits und die zweiten und dritten Schalter (Si und Di; i = 1, ..., N) andererseits in einer Gegentaktbeziehung angesteuert werden, so daß dann, wenn die ersten Schalter (Tj; j = 1, ..., N) offen sind und die zweiten und dritten Schalter (Si und Di; i = 1, ..., N) geschlossen sind, die Kondensatoren (Ci; i = 1, ..., N) auf die Versorgungsspannung Vdd aufgeladen werden und in der nachfolgenden Phase die ersten Schalter (Tj; j = 1, ..., N) geschlossen sind und die zweiten und dritten Schalter (51 und Di; i = 1, ..., N) geöffnet sind, so daß alle Kondensatoren Ci (i = 1, ..., N) in Serie geschaltet sind und direkt zum Ausgang entladen werden.

3. Spannungsvervielfachungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl N der Stufen die Mindestanzahl ist, die ermöglicht, daß die Ausgangsspannung Vout um einen Wert 4 V überschritten wird, wobei 4 V auf den folgenden Formeln basiert:

ΔV = Vdd · (N + 1) - Vout

Iout = ΔV · C · F/N

wobei C der Wert der gemeinsamen Kapazität der Kondensatoren Ci (i = 1,.., N) ist, F die Taktfrequenz ist und Iout der durchschnittliche Laststrom ist.

4. Spannungsvervielfachungsschaltung nach Anspruch 1, dadurch gekennzeichnet daß der obere Anschlußstift des Kondensators (CN) der letzten Stufe mit dem Ausgangsanschlußstifi über einen zusätzlichen Schalter (T(N + 1)) verbunden ist.

5. Spannungsvervielfachungsschaltung nach einem der vorhergehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die ersten Schalter (Tj; j = 1, ..., N) durch P-Kanal- MOS-Transistoren (PC_T1,.., PC_TN) und die zweiten Schalter (Di; i = 1,.., N) implementiert sind, wobei die dritten Schalter (Si; i = 1, ..., N) sowie der zusätzliche Schalter (T(N + 1)) durch N-Kanal-MOS-Transistoren (NC_D1, ..., NC_DN; NC_S1, ..., NC_SN; NC_T(N + 1)) implementiert sind.

6. Spannungsvervielfachungsschaltung nach Anspruch 5, dadurch gekennzeichnet, daß das Substrat sämtlicher P-Kanal-Transistoren mit demjenigen der Source- und Drain- Anschlußstifte, der auf höherer Spannung liegt, verbunden ist.

7. Spannungsvervielfachungsschaltung nach Anspruch 1 oder 4, dadurch gekennzeichnet, daß sie eine zusätzliche Stufe enthält, die einen NMOS-Transistor (NC DA), einen Kondensator (Ca) mit einem unteren Anschlußstift und einem oberen Anschlußstift, einen PMOS-Transistor (PC_TA) sowie einen NMOS-Transistor (NCSA) umfaßt, die sämtlich in analoger Weise wie die entsprechenden Komponenten der vorhergehenden Stufen verschaltet sind.

8. Spannungsvervielfachungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß der obere Anschlußstift des Kondensators (Ca) der zusätzlichen Stufe mit dem Gate des zusätzlichen NIVIOS-Transistors (NC_T(N + 1)) verbunden ist.

9. Spannungsvervielfachungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß ein weiterer NMOS-Transistor (NC_B1) mit dem NMOS-Transistor der Spannungsverdopplungsschaltung parallelgeschaltet ist, wobei der weitere Transistor mit seinen Source- und Drain-Anschlußstiften zwischen den Kondensator (Cb) und die Versorgungsspannung Vdd geschaltet ist und sein Gate durch die Spannung des oberen Anschlußstifts des Kondensators (C1) der ersten Stufe der Schaltung angesteuert wird.