DE69409296T2

DE69409296T2 - Mehrkanaliger fehlertoleranter taktgeber

Info

Publication number: DE69409296T2
Application number: DE69409296T
Authority: DE
Inventors: Frederick Smith
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1993-02-03
Filing date: 1994-02-02
Publication date: 1998-11-05
Anticipated expiration: 2014-02-03
Also published as: US5377206A; EP0634033B1; EP0634033A1; WO1994018624A1; DE69409296D1

Description

Die vorliegende Erfindung betrifft einen Taktgeber für digitale Einrichtungen und insbesondere einen fehlertoleranten Taktgeber mit verschiedenen Kanälen.
Die vorliegende Erfindung stellt einen fehlertoleranten Taktgeber bereit, der für den Einsatz in einer Vielzahl von Anwendungen geeignet ist, in denen synchronisierte, unabhängig erzeugte Taktsignale erforderlich sind. Ein fehlertoleranter Taktgeber gemäß dem Oberbegriff des Anspruches list in US 4,644,498 A beschrieben. Die vorliegende Erfindung ergibt sich aus Anspruch 1. Weitere Details und Verbesserungen des neuen fehlertoleranten Taktgebers sind in den abhängigen Ansprüchen beschrieben. Merkmale dieses Taktgebers schließen mehrere Kanäle ein, wobei jeder Kanal einem separaten Modul zugeordnet ist und unabhängig stromversorgt werden kann; ebenso weist der Taktgeber keine Einpunkt-Fehler auf. Die Vorrichtung verfügt über einen vierfach fehlertoleranten Taktgeber, der für den Fall, daß keine Fehler vorliegen, kohärente Taktpulse an jedem Ausgang eines jeden der vier Kanäle bereitstellt. Der Taktgeber wird kohärente Ausgangsgrößen an wenigstens zwei der vier Kanäle bereitstellen, falls beliebige zwei Fehler vorliegen. Abhängig von der exakten Natur der Fehler kann der Taktgeber weiterhin kohärente Ausgangsgrößen an allen vier Kanälen bei Vorliegen einer beliebigen Anzahl von Fehlern bereitstellen. Der Taktgeber verfügt über eine hierarchische Ordnung, wobei einer der Kanäle als Master-Oszillator arbietet und die anderen Kanäle als Slave dem Master in kohärenter Art und Weise folgen. Die Master/Slave-Bestimmung eines jeden Kanals wird bestimmt durch die Verdrahtung an den Eingängen des respektive modularen Sinusoszillators. Der vorliegende Vierfach/Quadruplex-Taktgeber stellt eine zweifache Fehlertoleranz bereit. Der Taktgeber kann auf eine Dreifach/Triplex- Konfiguration zurückgeführt werden, die eine einfache Fehlertoleranz gewährleistet. Dies kann durch Außerachtlassen der Bereitstellungen für den dritten Parallelkanal oder durch Auslassen des zugehörigen Schaltkreises erzielt werden. Der Taktgeber kann desweiteren zur Bereitstellung von mehr als vier Kanälen erweitert werden. Die vorliegende Erfindung erfüllt den Bedarf eines kohärenten fehlertoleranten Taktgebers, der in nahezu allen modularen redundanten Systemen erforderlich ist. Der vorliegende Taktgeber vermeidet jegliche Unschärfen in bezug auf die Ausgangs-Frequenz, die sich oft ergeben, wenn Übertragungsverzögerungen in die Rückführungs-Schleife von quer verschalteten Oszillatoren eingefhhrt werden. Desweiteren vermeidet der vorliegende Taktgeber jegliche Tendenz des Oszillierens um die Nominalfrequenz, wie dies häufig bei ineinandergreifenden phasenstarren Regelkreis-Entwürfen der Fall ist.

KURZE BESCHREIBUNG DER ZEICHNUNG

Figur 1 ist ein Blockdiagramm eines zweifach fehlertoleranten Taktgebers.
Figur 2 ist ein Diagramm des modularen Sinusoszillators.
Figur 3 ist eine Wahrheitstabelle für einen Vier-zu-Eins-Multiplexer.
Figur 4 ist eine schematische Darstellung eines zweifach-abgeglichenen Mischers.
Figur 5 ist ein Diagramm eines digitalen Phasen/Frequenz-Diskriminators.
Figur 6 ist ein Diagramm für einen Monitor.
Figur 7 ist ein Diagramm für den Multiplexer-Signalselektor.
Figur 8 ist eine Wahrheitstabelle für den Multiplexer-Signalselektor.
Figur 9 ist die sich aus den Wahrheitstabellen gemäß Figuren 3 und 8 ergebende Wahrheitstabelle.
Figur 10 zeigt die Verbindung unter den Sinusoszillatoren für eine Vierfach/Quadruplex-Ausführung.
Figur 11 ist ein Diagramm für einen Quadrierschaltkreis.
Figur 12 zeigt das Verschaltungs-Layout für die Quadrierschaltkreise und Bewertungsschaltkreise einer Vierfach/Quadruplexausfühnmg.
Figur 13 ist eine schematische Darstellung einer Bewertungseinrichtung.
Figur 14 ist eine schematische Darstellung für die Gültigkeits-Prüfschaltkreise.

BESCHREIBUNG DES BEVORZUGTEN AUSFÜHRUNGSBEISPIELS

Figur 1 ist ein Blockdiagrannn eines zweifach fehlertoleranten Taktgebers 10. Der Taktgeber 10 verrtigt über vier Kanäle 11, 12, 13 und 14 sowie zwei Querschienen- Einrichtungen 16 und 18, die für Signalverbindungen zwischen den Kanälen sorgen. Jeder Kanal 11, 12, 13 und 14 verfügt respektive über einen modularen Sinusoszillator 21, 22, 23 und 24, einen Quadrierschaltkreis 31, 32, 33 und 34 sowie eine Bewertungseinrichtung 41, 42, 43 und 44. Jeder der vier Kanäle 11, 12, 13, 14 zieht sich selbst als lokale Einheit in Betracht und nimmt auf die anderen drei Kanäle als Paralleleinheiten Bezug.
Figur 2 zeigt Details der Sinusoszillator-Elektronik für modulare Sinusoszillatoren 21, 22, 23 und 24. Jeder der Phasen/Frequenz-Vergleicher 51, 52 und 53 kann einen Zwei- Umformer und eine Vier-Dioden-Anordnung aufweisen, was üblicherweise als ein zweifach-abgeglichener Mischer bezeichnet wird, oder eine Festkörper-Einrichtung basierend auf einer Exklusiv-ODER-Konfiguration.
Figur 4 ist eine schematische Darstellung des zweifach-abgeglichenen Mischers und Figur 5 ist eine schematische Darstellung eines Festkörper-Komparators mit vier Flip-Flops, zwei NAND-Gates und einem Exklusiv-ODER-Gate. Der zweifach-abgeglichene Mischer kann von Mini-Circuits, 2625 E. 14th St. in Brooklyn, NY bezogen werden. Die Festkörper-Einrichtung ist ein ANALOG DEVICES-Modell AD9901. Jede Vorrichtung kann als Vergleicher 51, 52 und 53 verwendet werden. Die Vergleicher 51, 52 und 53 sind sensitiv in bezug auf eine Phasen/Frequenz-Differenz zwischen einem Referenzsignal 1, 2 oder 3 und einem Signal 79 des Oszillators 80. Die Vergleicher 51, 52 und 53 geben ein Gleichstrom (DC)-Signal 71, 72 oder 73 aus, welches proportional zu der Phasen/Frequenz-Differenz zwischen den Signalen 79 und 1, 2 oder 3 ist. Die Ausgangsgröße 71, 72 oder 73 durchläuft einen Multiplexer 58 zum Anschluß 75. Das Gleichspannungs-Signal 75 kann einen geringen pulsierenden Anteil aufweisen, der durch einen Tiefpaß-Filter 76 herausgefiltert wird. Das Gleichspannungs-Signal des Filters 76 durchläufi einen Steuer-Oszillator 77, der die Frequenz in Übereinstimmung mit der Gleichspannung ändert. Der Oszillator 77 variiert die Frequenz, um das Gleichspannungs- Eingangssignal auf ein Minimum zu reduzieren oder auf Null zurückzuführen. Die Rückführung 79 zum Vergleicher 51, 52 oder 53 resultiert darin, daß die Signale 79 und 1, 2 oder 3 in Phase sind und die gleiche Frequenz aufweisen und damit kohärent sind. Daher folgt der Ausgang 79 des Oszillators 77 als Slave einem Master-Oszillatorsignal 1, 2 oder 3. Eine Nominalfrequenz der Signale 79, 1, 2 und 3 liegt bei näherungsweise 30 MHz Die einstellbare Spannung 78 gewährleistet eine Offset-Spannung, um den Offset der Ausgangssignale 71, 72 oder 73 des Komparators 51, 52 oder 53 zu eliminieren. Der Oszillator 77 kann ein VECTRON-Model CO-484V sein. Falls vom Multiplexer 58 ein Gleichspannungs-Referenzsignal 74 ausgewählt wird, um durch den Filter 76 zum Oszillator 77 geführt zu werden, so arbeitet der Oszillator 77 als Master-Oszillator.
Die Phasen-Frequenz-Vergleicher 51, 52 und 53 verfügen über einen Eingang von jedem anderen der drei Sinusoszillatoren der Module 21, 22, 23 oder 24. Diese drei Eingänge von den parallelen Sinusoszillatoren dieser Module sind Eingänge zum Multiplexer- Signalselektor 56. Die Ausgänge der Phasen/Frequenz-Vergleicher 51, 52 und 53 gehen zu einem Vier-zu-Eins-Analogmultiplexer 58. Ebenso ist eine Referenzspannung 54 an einen Eingang 74 des Multiplexers 58 angeschlossen. Ein Vier-Eingänge-zu-Einem-Ausgang Analogmultiplexer 58 ist bei einer Vielzahl von Halbleiter-Herstellern beziehbar. Der Multiplexer 58 verbindet eine der vier Eingangsgrößen 71, 72, 73 und 74, welche respektive Ausgangsgrößen sein können, vom Vergleicher 51, Vergleicher 52, Vergleicher 53 oder der Referenzspannung 54 zu dem Ausgangsgrößen-Anschluß 75. Die spezielle Eingangsgröße, die durch den Multiplexer 58 ausgewählt wird, wird durch logische Eingangsgrößen 60, 61 bestimmt. Die Ausgangsgröße des Phasen/Frequenz-Vergleichers 51 geht zum Eingang 71, die Ausgangsgröße des Phasen/Frequenz-Vergleichers 52 geht zum Eingang 72, die Ausgangsgröße des Phasen/Frequenz-Vergleichers 53 geht zum Eingang 73 und die Ausgangsgröße der Referenzspannung 54 geht zum Eingang 74 des Multiplexers 58.
Figur 3 zeigt eine Wahrheitstabelle 99 des Multiplexers 58 unter Bezugnahme auf Steuer- Eingangsgrößen 61 und 60 und Eingangsgrößen 71, 72, 73 und 74, zur Auswahl, welche Eingangsgröße auf den Ausgang 75 gesetzt wird. Die Wahrheitstabelle 99 findet ebenso Anwendung auf die Steuer-Eingangsgrößen 60, 61 beim Multiplexer 68 für das Durchlassen eines Signals von einem der Eingänge 81, 82, 83 und 84 zum lokalen Ausgang 65.
Die Ausgangsgröße 75 des Multiplexers 58 geht zum Tiefpaßfilter 76. Der Tiefpaßfilter 76 kann ein Widerstands-Kapazitätsphasenverschiebungs-Netzwerk mit einer relativ großen Zeitkonstante oder ein Analog/Integratorschaltkreis sein. Der Filter 76 gewährleistet einen hohen Filtergrad. Die Ausgangsgröße des Filters 76 geht in einen spannungsgesteuerten Kristalloszillator 77. Der Oszillator 77 verfügt über eine nominelle Genauigkeit einer gewissen Prozentzahl, die in Parts-Per-Million (PPM) ausgedrückt wird und die eine Funktion der Zielanwendung ist. Der Oszillator 77 verfügt über einen einstellbaren Bereich von näherungsweise dreimal seiner nominellen Parts-Per-Million-Rate. Eine typische Rate liegt bei 50 Parts-Per-Million. Der einstellbare Offset-Bereich unterliegt der Steuerung durch eine externe variable Spannung 78, die mit dem Oszillator 77 verbunden ist. Die Ausgangsgröße 79 des Oszillators 77 geht zu den Phasen/Frequenz-Vergleichern 51, 52 und 53. Die Ausgangsgröße 59 geht ebenfalls zu den Eingängen 81, 82 und 83 des Vier- zu-Eins-Analogmultiplexers 68, und geht weiterhin durch Invertierer 85, 86 und 87, deren Ausgänge 5, 6 und 7 Parallelausgänge zu den anderen drei modularen Sinusoszillatoren der Gruppe von Oszillatoren 21, 22, 23 und 24 sind. Die Ausgangsgröße 79 geht desweiteren zu einem Verzögerungsnetzwerk 88, welches ein Widerstands-Kapazitäts-(RC)-Schaltkreis sein kann. Das Verzögerungs-Netzwerk 88 dupliziert die Verzögerung, die durch eine Isolation eingeführt worden sein kann, die möglicherweise zu den kohärenten Querschienenelementen 16 oder 18 zugefügt werden muß, um gewöhnliche Punktfehler zu veimeiden. Isolierungs-Netzwerke sind in Figur 2 als Pufferverstärker 85, 86 und 87 gezeigt, die in Serie mit jedem der Parallelausgänge 5, 6 und 7 geschaltet sind. Diese Verstärker oder Netzwerke 85, 86 und 87 können anwendungsabhängig sein und in ihrer Natur variieren. Das Verzögerungs-Netzwerk 88 kann eine Wiederholung der Isolierungs- Einrichtungen 85, 86 oder 87 sein, und so eine angemessene Kompensationsverzögerung gewährleisten.
Die Ausgangsgröße 79 geht ebenfalls zu einem spannungsgesteuerten Kristalloszillator- Monitor 80, der eine frequenzsensitive Vorrichtung ist. Der Monitor 80 stellt ein "PASS"- Signal 133 oder ein "FAIL"-Signal 134 entsprechend der Leistung des Oszillators 77 bereit. Die Ausgangsgröße des Verzögerungs-Netzwerks 88, die die Verzögerung der Puffer-Verstärker 85, 86 und 87 repliziert, verfügt über eine Ausgangsgröße 84, die dem Vier-zu-Eins-Analogmultiplexer 68 zugeführt wird. Die Auswahl der Signale 81, 82, 83 und 84 als ein lokales Ausgangssignal 65 des Oszillators 21, 22, 23 oder 24 wird durch Signale auf die Eingänge 60 und 61 in Übereinstimmung mit der in Figur 3 gezeigten Multiplexer-Wahrheitstabelle 99 vorgegeben. Diese Signale 60 und 61 kommen vom Multiplexer-Signalselektor 65, der Eingangsgrößen von drei parallelen modularen Sinusoszillatoren aus der Gruppe der Oszillatoren 21, 22, 23 und 24 empfängt, ausgeschlossen den lokalen Oszillator. Die drei Signale von diesen parallelen Oszillatoren stellen die Selektor-Signale 60 und 61 flir die Multiplexer 58 und 68 über die Multiplexer- Signal-Selektorelektronik 56 zur Verfügung.
Figur 6 ist ein Diagramm eines spannungsgesteuerten Kristalloszillator-Monitors 80. Der Monitor 80 verfügt über den Ausgang 79 des Oszillators 77 verbunden zu dem Eingang des Bandpaßfilters 89. Der Bandpaßfilter 89 verfügt über einen sehr schmalen Bandpaß, so daß jedes am Eingang 79 erscheinende Signal sehr nahe bei seinem nominalen Wert liegen muß um durch den Bandpaßfilter 89 zu kommen. Der Filter 89 kann ein Widerstands- Kapazitäts-Filtertyp, ein Induktivitäts-Kapazitäts-Filtertyp oder ein anderer Multi- Polkristallfiltertyp sein. In jedem Fall verfligt der Filter 89 über einen hohen "Q"-Wert. Die Ausgangsgröße des Bandpaßfilters 89 wird einem Rektifizierer/Filter 90 zugeführt, der einen Haibwellen-, einen Vollwellen- oder einen Brücken-Rektifizierertyp unter Verwendung von Dioden und Kondensatoren, oder ein Absolutwertschaltkreis basierend auf Betriebsverstärkem sein kann. Der Ausgang des Rektifizierers/Filters 90 ist eine Gleichspannung (DC), die proportional zu der Frequenz des den Bandpaßfilter 89 passierenden Signals ist. Die Ausgangsgröße des Rektifizierers/Filters 90 wird einem Schwellenwertdetektor 91 zugeführt. Der Schwellenwertdetektor 91 kann ein Vergleicher basierend auf Betriebsverstärkem oder eine andere Vorrichtung mit einem genauen Wert einer Diskriminator-Leistungsfahigkeit sein. Eine Ausgangsgröße 133 des Schwellenwertdetektors 91 mit einem hohen Signal zeigt an, daß die Frequenz des Eingangssignals des Monitors 80 innerhalb vorbestimmter Schranken seines nominellen Werts liegt, und ein niedriges Signal am Ausgang 133 des Detektors 91 zeigt an, daß die Frequenz des Eingangssignals nicht innerhalb der vorbestimmten Grenzen seines Nominalwerts liegt. Die Ausgangsgröße 133 des Detektors 91 wird ebenfalls durch den Inverter 92 invertiert, so daß ein hohes Signal am Ausgang 134 des Inverters 92 ein "FAIL" wiedergibt, nämlich im Kontrast zum direkt vom Detektor 91 stammenden Ausgang 133, welcher ein hohes Signal aufweist, um ein "PASS" der Frequenz des Eingangssignals am Anschluß 79 des Monitors 80 anzuzeigen. Jeder Oszillator-Schaltkreis 21, 22, 23 und 24 verfügt über vier Monitore; einer ist ein spannungsgesteuerter Kristalloszillator-Monitor 80, der mit dem Ausgang 79 des Oszillators 77 verbunden ist, und die anderen drei Monitore 144 sind Teil des Multiplexer-Signalselektors 56. Der Monitor 144 verfügt über denselben in Figur 6 gezeigten Schaltkreis wie der Monitor 80.
Figur 7 ist ein Diagramm des Multiplexer-Signalselektors 56. Die Eingänge 1, 2 und 3 der Monitore 144 sind zu entsprechenden Parallelausgängen der Puffer 85, 86 und 87 der anderen drei parallelen modularen Sinusoszillatoren der Gruppe der modularen Oszillatoren 21, 22, 23 und 24 verbunden. Der PASS-Ausgang 133 des mit dem Eingang 1 verbundenen Monitors 144 ist nicht verbunden. Der FAIL-Ausgang 134 des mit dem Eingang 1 verbundenen Monitors 144 ist zu dem Eingang eines jeden der AND-Gates 93, 94 und 95 verbunden. Der mit dem Eingang 2 verbundene Monitor 144 verfligt über einen PASS-Ausgang 133, der mit dem Eingang des AND-Gates 93 verbunden ist, und über einen FALL-Ausgang 134, der mit dem Eingang der AND-Gates 94 und 95 verbunden ist.
Der mit dem Eingang 3 verbundene Monitor 144 verfügt über einen PASS-Ausgang 133, der mit dem Eingang des AND-Gates 94 verbunden ist, und über einen FAIL-Ausgang 134, der mit dem Eingang des AND-Gates 95 verbunden ist. Der Ausgang des AND-Gates 93 ist mit einem Eingang eines ODER-Gates 96 verknüpft. Der Ausgang des AND-Gates 94 ist mit einem Eingang eines ODER-Gates 97 verknüpft. Der Ausgang des AND-Gates 95 ist einerseits mit dem Eingang des ODER-Gates 96 und andererseits mit dem Eingang des ODER-Gates 79 verknüpft. Das ODER-Gate 96 verfügt über einen Ausgang 60, und das ODER-Gate 97 verfügt über einen Ausgang 61 entsprechend den Ausgängen 60 und 61 des Multiplexer-Signalselektors 56.
Figur 8 ist eine Wahrheitstabelle 98 für den Selektor 56 in Abhängigkeit von den Eingängen 1, 2 und 3 und den sich ergebenden Ausgängen 60 und 61. Die Wahrheitstabelle 98 zeigt einen gewissen Satz von Ausgangssignalen 60 und 61 für eine gegebene Kombination von Eingangssignalen zu dem Eingangsmonitor 144, die entweder ein PASS oder ein FALL in bezug auf die Signale an den Eingängen 1, 2 und 3 anzeigen.
Die Wahrheitstabelle 98 kann mit der Wahrheitstabelle 99 der Figur 3 kombiniert werden.
Diese Kombination resultiert in einer Wahrheitstabelle 100 gemäß Figur 9, die die Eingänge 1, 2 und 3 in bezug auf den Ausgang 75 des Multiplexers 58 und in bezug auf den Ausgang 65 des Multiplexers 68 vergleicht. Falls demzufolge ein PASS am Eingang 1 anliegt, so wird der Eingang 71 als Ausgang 75 durch den Multiplexer 58 durchgeleitet, unabhängig von den Eingängen 2 und 3 des Signalselektors 56, und der Eingang 81 wird auf den Ausgang 65 des Multiplexers 68 gelegt. Falls am Eingang 2 ein PASS anliegt, am Eingang 1 ein FALL anliegt und ein beliebiges Signal am Eingang 3 anliegt, so wird der Eingang 72 auf den Ausgang 75 des Multiplexers 58 gelegt und der Eingang 82 auf den Ausgang 65 des Multiplexers 68. Falls am Eingang 3 ein PASS und an den Eingängen 1 und 2 ein FALL anliegt, so wird der Eingang 73 auf den Ausgang 75 des Multiplexers 58 und der Eingang 83 auf den Ausgang 65 des Multiplexers 68 geschaltet. Falls an allen Eingängen 1, 2 und 3 ein FALL anliegt, so wird der Eingang 74 auf den Ausgang 75 des Multiplexers 58 und der Eingang 84 auf den Ausgang 65 des Multiplexers 68 geschaltet.
Falls am Eingang 1 ein PASS anliegt, so ist unbeachtlich, was an den Eingängen 2 und 3 anliegt, und falls am Eingang 2 ein Paß anliegt, so ist unbeachtlich, was am Eingang 3 anliegt. Der Multiplexer-Signal-Selektor/Schaltkreis 56 aktiviert die Signal-Linien 60 und 61 in einer hierarchischen Ordnungsfolge, so daß die Multiplexer 58 und 68 Eingänge entsprechend zu dem Eingang mit der niedrigsten Nummer 71, 81 oder 72, 82 oder 73, 83 auswählen, der am Ausgang des entsprechenden Monitors 144 anliegt. Falls keines der Signale an den Eingängen 1, 2 oder 3 anliegt, so werden die Multiplexer 58 und 68 den vierten Eingang 74 und 84 auswählen.
Figur 10 zeigt ein Verdrahtungsdiagramm der kohärenten Querschiene 16. Die Verdrahtung zeigt alle Eingänge 1, 2 und 3 geerdet zu dem modularen Sinusoszillator 21 des Kanals 11. Das bedeutet, daß Kanal 11 der Master-Kanal ist, weil sein Multiplexersignalselektor-Schaltkreis 56 kein Eingangssignal findet und daher den Eingang 74, welcher einer festen Referenzspannung 54 entspricht, als Ausgang 75 des Multiplexers 58 auswählt, welcher durch den Tiefpaßfilter 76 hindurchgeht, der infolgedessen den spannungsgesteuerten Kristalloszillator 77 im Mittelbereich hält. Zwei der Eingänge des Kanals 12 sind auf den modularen Sinusoszillator 22 geerdet, und der dritte Eingang des Oszillators 22 ist mit einem Ausgang des modularen Sinusoszillators 21 des Kanals 11 verbunden. Der Multiplexersignalselektor-Schaltkreis 56 des Oszillators 22 hat keine Eingangsgrößen auf seinen ersten beiden Eingängen und wählt daher den Eingang 73 des Oszillators 21 des Kanals 11, falls dieser anwesend ist, oder ansonsten wählt der Selektor-Schaltkreis 56 den Referenzspannungs-Eingang 74, und der Kanal 12 wird zum Master, falls der Kanal 11 ausfällt. In einer ähnlichen Art und Weise ist nur ein Eingang des Kanals 13 geerdet. Der Kanal 11 wird ausgewählt, falls er vorliegt, dann Kanal 12 falls Kanal 11 ausfällt, und Kanal 13 wird ausgewählt mit der Internreferenzspannung 54 und dem Eingang 74 falls beide Kanäle 11 und 12 ausfallen. Bei Kanal 14 sind keine Eingänge des modularen Sinusoszillators 24 geerdet, demzufolge wählt der Selektor 56 abwärts vom Kanal 11 zum Kanal 12 zum Kanal 13 und zu seiner eigenen internen Referenzspannung 54 über den Eingang 74 am Multiplexer 58 abhängig davon, welches Signal vorliegt.
Die Ausgänge 5, 6 und 7 der vier Sinusoszillatoren 21, 22, 23 und 24 sind kohärent, weil der Phasendetektor/Tiefpaßfilter-Schaltkreis 76 den spannungsgesteuerten Kristalloszillator in den Slave-Einheiten einstellt, um den verbleibenden Sinusoszillatoren dem Ausgang des Master-Sinusoszillators folgen zu lassen.
Die in jedem der Kanäle 11, 12, 13 und 14 gegenwärtigen Sinuswellen, die Ausgangsgrößen der modularen Sinusoszillatoren 21, 22, 23 und 24 sind, werden durch Signalprozessoren oder Quadrierschaltkreise 31, 32, 33 und 34 quadriert, deren Schaltkreis-Details durch die Schaltkreise 31, 32, 33 und 34 der Figur 11 dargestellt sind. Die durch die Quadrierschaltkreise 31, 32, 33 und 34 quadrierten Signale werden in logische Pegel konvertiert, die mit der Zielanwendung eines zweifach fehlertoleranten Taktgebers kompatibel sind. Die logischen Signale werden unter den vier Kanälen 11, 12, 13 und 14 aufgeteilt und durch Bewertungseinrichtungen 41, 42, 43 und 44 bewertet, um an jedem Ausgang eines Kanals kohärente quadrierte Wellen bereitzustellen. Die Frequenz und Phase der quadrierten Wellen muß mit der Frequenz und Phase ihrer ursprünglichen Sinuswellen übereinstimmen, solange keine Fehler vorliegen, die sie veranlassen könnten, anders ausgestaltet zu sein.
Der Quadrierschaltkreis 31, 32, 33, 34 der Figur 11 verfügt über einen Betriebsverstärker 101 mit hoher Verstärkung, der in einer offenen Schleife betrieben wird, um eine abrupte Anderung des Ausgangs-Pegels bereitzustellen, falls das Eingangs-Signal 65, welches ein lokales Ausgangs-Signal 65 des Sinusoszillators desselben Kanals ist, seine Polarität umkehrt. Steuerungsdioden 102 und 103 stellen sicher, daß die Ausgangsgröße 104 entweder Null Volt beträgt, um ein logisches Null zu repräsentieren oder einen angemessenen positiven Spannungsbetrag aufweist, um eine logische Eins zu repräsentieren. Der Schaltkreis 31, 32, 33, 34 verfügt über vier Ausgänge, einen lokalen Ausgang 105 zum Gebrauch für einen lokalen Kanal, und drei andere Ausgänge 111, 112 und 113 für die Querschiene 18, die Bewertungseinrichtungen 41, 42, 43 und/oder 44 eines Parallelkanais. Die Ausgangsgröße 104 durchläuft einen Puffer 106, um mit den durch die in jedem Signalpfad befindlichen logischen AND-Gates 107, 108 und 109 in die parallelen Ausgänge 111, 112 und 113 eingebrachten Verzögerungen übereinzustimmen. Die Gates 107, 108 und 109 stellen sicher, daß die über die Ausgänge 111, 112 und 113 den parallelen Einheiten zur Verfügung gestellten Signale eine angemessene Frequenz aufweisen wie dies durch den Monitor-Schaltkreis 80 festgesetzt ist.
Figur 12 zeigt eine Verdrahtung der Bewertungseinrichtungs-Querschiene 18. Die Querschiene 18 verbindet untereinander die Quadrier-Schaltkreise 31, 32, 33 und 34 mit Bewertungs-Schaltkreisen 41, 42, 43 und 44 für einen Vier-Kanal-Taktgeber 10. Der Quadrier-Schaltkreis 31 verfügt über einen lokalen Ausgang 105, der mit dem lokalen Eingang 105 der Bewertungseinrichtung 41 verbunden ist, über einen mit dem Eingang 111 der Bewertungseinrichtung 42 verbundenen Ausgang 111, einen mit dem Eingang 111 der Bewertungseinrichtung 43 verbundenen Ausgang 112 und einen mit dem Eingang 111 der Bewertungseinrichtung 44 verbundenen Ausgang 113. Beim Quadrier-Schaltkreis 32 ist der Ausgang 111 mit dem Eingang 111 der Bewertungseinrichtung 41 verbunden, der Ausgang 112 mit dem Eingang 112 der Bewertungseinrichtung 43 und der Ausgang 113 mit dem Eingang 112 der Bewertungseinrichtung 44. Beim Quadrier-Schaltkreis 33 ist der Ausgang 111 mit dem Eingang 112 der Bwertungseinrichtung 41, der Ausgang 112 mit dem Eingang 112 der Bewertungseinrichtung 42 und der Ausgang 113 mit dem Eingang 113 der Bewertungseinrichtung 44 verbunden. Beim Quadrier-Schaltkreis 34 ist der Ausgang 111 mit dem Eingang 113 der Bewertungseinrichtung 41, der Ausgang 112 mit dem Eingang 113 der Bewertungseinrichtung 42 und der Ausgang 113 mit dem Eingang 113 der Bewertungseinrichtung 43 verbunden. Die lokalen Ausgänge 105 der Quadrier- Schaltkreise 31, 32, 33 und 34 sind mit den Eingängen 105 der entsprechenden Bewertungseinrichtungen 41, 42, 43 und 44 verbunden.
Die Figur 13 zeigt einen Bewertungs-Schaltkreis 41, 42, 43, 44, der in jedem der Kanäle 11, 12, 13 und 14 des fehlertoleranten Taktgebers 10 vorhanden ist. Der Bewertungs- Schaltkreis 41, 42, 43, 44 kombiniert die lokal erzeugte quadrierte Welle am Eingang 105 kommend von dem lokalen Quadrier-Schaltkreis 31, 32, 33, 34 mit den quadrierten Wellen an den Eingängen 111, 112 und 113 kommend von den parallelen Quadrier-Schaltkreisen 31, 32, 33 und/oder 34. Die quadrierten Wellen sind entweder anwesend und kohärent oder bedingt dadurch nicht anwesend, daß sie die Anforderungen des Monitors 80 nicht erfüllen, der in jedem Quadrier-Schaltkreis 31, 32, 33, 34 enthalten ist. Die lokal erzeugte quadrierte Welle am Eingang 105 und wenigstens eine andere quadrierte Welle an den Eingängen 111, 112 oder 113 muß anwesend sein, um einen Ausgang 114 zu erzeugen, falls das lokale Signal am Eingang 105 durch den internen Monitor 80 des Kanals als gut angesehen wird, oder es müssen wenigstens zwei Parallelsignale an den Eingängen 111, 112 und/oder 113 anliegen, falls die am Eingang 105 anliegende lokale quadrierte Welle als schlecht angesehen wird, um ein Ausgangssignal 114 zu erzeugen. Ein veränderter Erfolgsweg wird bereitgestellt, falls die lokale Einheit durch Gleichzeitigkeit der anderen drei Paralleleinheiten als gut angesehen wird. Dieser Weg stellt eine voll kohärente quadrierte Welle am Ausgang 114 bereit, in dem Fall, daß das lokale Signal am Eingang 105 vorübergehend seine Kohärenz verloren hat. Jede von den parallelen Einheiten extern erzeugten quadrierten Wellen an den Eingängen 111, 112 und 113 müssen erfolgreich einen individuellen Gültigkeits-Prüfschaltkreis 151, 152 oder 153 durchlaufen. Daher sind insgesamt drei Gültigkeits-Prüfschaltkreise 151, 152 und 153 pro Bewertungseinrichtung 41, 42, 43, 44 notwendig.
Ein Gültigkeits-Prüfschaltkreis 151, 152, 153 ist in jeder parallelen Eingangs-Signallinie 111, 112 und 113 angeordnet, um sicherzustellen, daß das auf der jeweiligen Signallinie anliegende Signal periodisch ist. Daher bewirkt eine mangelnde Aktivität an den Eingängen 111, 112 oder 113, daß die Ausgangsgröße des jeweiligen Gültigkeits- Prüfschaltkreises kontinuierlich niedrig ist. Auf der anderen Seite bewirkt Aktivität an den Eingängen 111, 112 oder 113, daß die Ausgangsgröße anliegend bei 121, 122 oder 123 der Gültigkeits-Prüfschaltkreise 151, 152 oder 153 mit den Eingängen 111, 112 oder 113 übereinstimmt.
Bei den Schaltkreisen 41, 42, 43, 44 der Figur 13 ist der lokale Eingang 105 mit den AND- Gates 116, 117 und 118 verbunden. Der Ausgang 121 des Gültigkeits-Prüfschaltkreises 151 ist mit den AND-Gates 116, 119, 124 und 125 verknüpft. Der Ausgang 122 des Gültigkeits-Prtüschaltkreises 152 ist mit den AND-Gates 117, 119, 124 und 126 verknüpft. Der Ausgang 123 des Gültigkeits-Prüfschaltkreises 153 ist mit den AND-Gates 118, 119, 125 und 126 verknüpft. Die Ausgänge der AND-Gates 116, 117, 118 und 119 sind mit einem ODER-Gate 131 verknüpft. Die Ausgänge der AND-Gates 124, 125 und 126 sind mit einem ODER-Gate 127 verknüpft. Der Ausgang des ODER-Gates 131 ist mit einem AND-Gate 132 verknüpft. Der Ausgang des ODER-Gates 127 ist mit einem AND-Gate 129 verknüpft. Der PASS-Ausgang 133 des lokalen Monitors 80 ist mit dem AND-Gate 132, und der FALL-Ausgang 134 des lokalen Monitors 80 ist mit dem AND-Gate 129 verknüpft. Der Ausgang des AND-Gates 132 und der Ausgang des AND-Gates 129 sind mit eineni ODER-Gate 130 verknüpft. Das Ausgangssignal des fehlertoleranten Taktgebers an den Kanälen 11, 12, 13 und 14 liegt am Ausgang 114 des ODER-Gates 130 der entsprechenden Bewertungs-Einrichtungen 41, 42, 43 und 44 an.
Figur 14 zeigt den Schaltkreis der Gültigkeits-Prüfeinrichtungen 151, 152, 153. Die Eingänge 111, 112 oder 113 sind mit einem Invertier-Puffer 135, einem nicht- invertierenden Puffer 136 und einem AND-Gate 137 verknüpft. Der Ausgang des Puffers 135 ist mit einem Widerstands-Kapazitäts-(RC)-Netzwerk verknüpft, wobei er an den Verbindungspunkt von Widerstand 138 und Kondensator 139 des Netzwerks anschließt. Das andere nicht mit dem Ausgang des Puffers 135 verknüpfte Ende des Widerstands 138 ist an eine positive Spannungsquelle angeschlossen, und das andere nicht mit dem Ausgang des Puffers 135 verbundene Ende des Kondensators 139 ist mit einem Referenzoder Erdungs-Anschluß verknüpft. Der Ausgang des Puffers 135 ist desweiteren mit einem NOR-Gate 140 verknüpft. Der Ausgang des nicht-invertierenden Gates 136 ist mit einem Widerstands-Kapazitätsnetzwerk verknüpft, nämlich an der Verbindungsstelle des Widerstands 141 und des Kondensators 142 des Netzwerks. Das nicht mit dem Ausgang des Puffers 136 verbundene Ende des Widerstands 141 ist mit einer positiven Spannungsquelle verbunden. Das nicht mit dem Ausgang des Puffers 136 verbundene Ende des Kondensators 142 ist mit einem Referenz- oder Erdungsanschluß verknüpft. Der Ausgang des Puffers 136 ist ebenfalls mit dem NOR-Gate 140 verknüpft. Der Ausgang des Gates 140 ist mit einem AND-Gate 137 verknüpft. Die Verknüpftmg der Ausgänge 121, 122 oder 123 des Gates 127 ist bei den Bewertungs-Schaltkreisen 41, 42, 43, 44 in Figur 13 gezeigt. Die Signale zu den zwei Widerstands-Kapazitätsnetzwerken oder Widerständen 138 und 141 sowie Kondensatoren 139 und 142 werden periodisch zurückgesetzt, um zu vermeiden. daß die Kondensatoren 139 und 142 eine hinlänglich hohe Ladung erzielen, die am NOR-Gate 140 als logische Eins erscheinen und dadurch den Ausgang des Gates 140 veranlassen, eine logische Null anzunehmen. Die Kondensatoren 139 und 140 werden vor einem Aufladen geschützt mittels einer periodischen Entladung als Ergebnis des Anliegens der quadratischen Wellen an den Eingängen 111, 112 oder 113 der Puffer 136 und des Inverters 135. Die Kondensatoren 139 oder 142 erreichen eine volle Ladung, falls die Eingänge 111, 112 oder 113 entweder bei einer logischen Null oder logischen Eins stehenbleiben. Die RC-Zeitkonstante des Widerstands 138 und des Kondensators 139 und des Widerstands 141 und Kondensators 142 sind auf einen Wert gesetzt, der im Hinblick auf die Frequenz der quadratischen Welle angemessen ist, die der Schaltkreis 151, 152, 153 überprüft. Die quadrierte Welle darf durch die Bewertungs-Schaltkreise 41, 42, 43, 44 über das AND-Gate 137 passieren, vorausgesetzt, daß der Ausgang des Gates 140 bei einer logischen eins ist. Die Ausgangsgröße 121, 122 oder 123 wird durch den Bewertungs- Schaltkreis 41, 42, 43, 44 bei einer logischen Null gehalten, falls die quadrierte Welle an den Eingängen 111, 112 oder 113 nicht korrekt umschaltet.

Claims

1. Fehlertolerantes Mehrkanal-Taktgebersystem mit mehreren, p&allele Kanäle bildenden Taktgeberkanälen (11-14) zum Erzeugen eines fehlertoleranten Taktgeberausgangssignals, wobei jeder Taktgeberkanal umfaßt:

einen Oszillator (21-24) zum Erzeugen von Sinussignalen;

eine an den Oszillator angeschlossene Quadriereinrichtung (31-34) zum Quadrieren der Sinussignale;

eine an die Quadriereinrichtung angeschlossene Bewertungseinrichtung (41-44) zum Zuordnen von Bedingungen und zum Abgeben eines fehlertoleranten Ausgangssignals, sofern die Bedingungen erfüllt sind;

erste Verbindungsmittel (16) zum Verbinden der Oszillatoren der verschiedenen Kanäle untereinander; und

zweite Verbindungsmittel (18) zum Verbinden der Quadriereinrichtungen und der Bewertungseinrichtungen;

dadurch gekennzeichnet,daß

a) jeder Taktgeberkanal (11 - 14) eine hierarchische Ordnungskennzeichnung als erster Kanal, zweiter Kanal, dritter Kanal, usw. hat;

b) der erste Taktgeberkanal als Hauptkanal und die übrigen Taktgeberkanäle als dem Hauptkanal nachgeführte Parallelkanäle arbeiten, so daß alle Taktausgangssignale in Frequenz und Phase kohärent sind;

c) ein Ausfall des als Hauptkanal arbeitenden Taktgeberkanals dazu führt, daß der zweite Taktgeberkanal der Hauptkanal wird und die übrigen Taktgeberkanäle diesem nachlaufen, usw.;

d) jeder der Sinusoszillatgren (21-24) umfaßt:

d1) mehrere an die Sinusoszillatoren der Parallelkanäle angeschlossene Phasen/Frequenz-Vergleicher (51 - 53);

d2) eine Bezugsspannungsquelle (54);

d3) einen an die Phasen/Frequenz-Vergleicher (51 - 53) sowie die Bezugsspannungsquelle (54) angeschlossenen ersten Multiplexer (58);

d4) ein an den ersten Multiplexer (58) angeschlossenes Filter (76);

d5) einen an das Filter (76) sowie an die Phasen/Frequenz-Vergleicher (51 - 53) angeschlossenen spannungsgesteuerten Oszillator (77);

d6) einen an den spannungsgesteuerten Oszillator (77) angeschlossenen Oszillatormonitor (80);

d7) einen an den spannungsgesteuerten Oszillator (77) angeschlossenen zweiten Multiplexer (68) mit einem Ausgang;

d8) einen an die Sinusoszillatoren (21 -24) der Parallelkanäle (11 - 14) sowie an den ersten (58) und zweiten (68) Multiplexer angeschlossenen Multiplexer- Signalselektor (56); wobei

e) jeder Taktgeberkanal (11 - 14) unabhängig mit Strom versorgt wird, so daß ein Stromausfall in einem der Taktgeberkanäle nicht notwendigerweise die übrigen Taktgeberkanäle beeinflußt.

2. Taktgebersystem nach Anspruch 1, gekennzeichnet durch:

a) mehrere an die spannungsgesteuerten Oszillatoren (77) der Parallelkanäle und an den spannungsgesteuerten Oszillator angeschlossene Puffer (85 - 87); sowie

b) einen an den spannungsgesteuerten Oszillator und den zweiten Multiplexer (68) angeschlossenen Verzögerungsschaltkreis (88).

3. Taktgebersystem nach Anspruch 1 oder 2, wobei jeder Quadrierschaltkreis (31 -34) umfaßt:

a) einen an den Ausgang des zweiten Multiplexers (68) angeschlossenen Verstärker (101) hohen Verstärkungsgrades;

b) ein an diesen Verstärker angeschlossenes Diodennetzwerk (102, 103); c) einen an dieses Diodennetzwerk angeschlossenen Puffer (106) mit einem Ausgang; und

d) mehrere UND-Gatter (107 - 109), wobei jedes UND-Gatter mit einem ersten Eingang an das Diodennetzwerk (102, 103), mit einem zweiten Eingang an den Oszillatormonitor (80) und mit einem Ausgang (111 - 113) an einen der Parallel- Taktgeberkanäle angeschlossen ist.

4. Taktgebersystem nach Anspruch 3, bei dem jede Bewertungseinrichtung (41 - 44) umfaßt:

a) eine erste Gruppe von UND-Gattern (116 - 118), von denen jedes mit einem ersten Eingang (105) an den Puffer (106) der Quadriereinrichtung (31-34) angeschlossen ist und einen zweiten Eingang aufweist;

b) mehrere Gültigkeits-Prüfschaltkreise (151 - 153), von denen jeder an einen zweiten Eingang jedes der UND-Gatter der ersten Gruppe von UND-Gattern (116 - 118) im Verhältnis 1:1 angeschlossen ist und wobei jeder Gültigkeitsprüfschaltkreis mit einem Puffer einer Quadrierschaltung eines Parallel-Taktgeberkanals (11 - 14) verbunden ist;

c) ein erstes Einzel-UND-Gatter (190) mit mehreren Eingängen, von denen jeder an einen der Gültigkeits-Prüfschaltkreise angeschlossen ist;

d) eine zweite Gruppe (von UND-Gattern (124 - 126), von denen jedes mit wenigstens einem Eingang an wenigstens einen der Gültigkeits-Prüfschaltkreise (151 - 153) angeschlossen ist;

e) ein an die erste Gruppe von UND-Gattern (116 - 118) sowie das erste Einzel- UND-Gatter (119) angeschlossenes erstes ODER-Gatter (131);

f) ein an die zweite Gruppe von UND-Gattern (124-126) angeschlossenes zweites ODER-Gatter (124);

g) ein an das erste ODER-Gatter (131) sowie an den Oszillatormonitor (80) des Sinusoszillators angeschlossenes zweites Einzel-UND-Gatter (132);

h) ein an das zweite ODER-Gatter (127) sowie an den Oszillatormonitor (80) des Sinusoszillators angeschlossenes drittes Einzel-UND-Gatter (129); und

i) ein an die zweiten und dritten UND-Gatter (132, 129) angeschlossenes drittes ODER-Gatter (140) mit einem fehlertoleranten Taktausgang (114).

5. Taktgebersystem nach einem der Ansprüche 1 bis 4, wobei:

a) das erste Verbindungsnetzwerk (16) den Sinusoszillator (21 - 24) jedes Taktgeberkanals (11 - 14) mit dem Sinusoszillator jedes parallelen Taktgeberkanals verbindet; und

b) das zweite Verbindungsnetzwerk (18) die Quadrierschaltung (31 - 34) jedes Taktgeberkanals (11 bis 14) mit der Bewertungseinrichtung (41-44) jedes parallelen Taktgeberkanals verbindet.

6. Taktgebersystem nach einem der vorangehenden Ansprüche mit:

einer mit den Oszillatoren (21 - 24) der verschiedenen Taktgeberkanäle verbundenen ersten Querschiene (16); sowie

einer mit den Bewertungseinrichtungen (41 - 44) der verschiedenen Taktgeberkanäle verbundenen zweiten Querschiene (18).

7. Taktgebersystem nach Anspruch 6, wobei:

die Gruppe von Taktgeberkanälen N Taktgeberkanäle umfaßt; und

die Oszillatoren (21 - 24) über die erste Querschiene (16) und die Bewertungsschaltungen (41 - 44) über die zweite Querschiene (18) derart untereinander verbunden sind, daß ein erster Taktgeberkanal als Hauptkanal arbeitet und den zweiten bis N-ten Taktgeber nackiführt, der zweite Taktgeber als Haupttaktgeber arbeitet und den dritten bis N-ten Taktgeber nachführt, falls der erste Taktgeber ausfällt, der dritte Taktgeber als Haupttaktgeber arbeitet und den vierten bis N-ten Taktgeber nachführt, falls der erste und der zweite Tal::tgeber ausfallen, und ein (M+1)-ter Taktgeber als Haupttaktgeber arbeitet und den (M+2)-ten bis N-ten Taktgeber nachführt, falls der erste bis M-te Taktgeber ausfallen.

8. Taktgebersystem nach einem der vorangehenden Ansprüche mit vier Kanälen, wobei:

a) der erste Taktgeberkanal (11) umfaßt:

einen ersten Oszillator (21);

einen an den ersten Oszillator (21) angeschlossenen ersten Signaiprozessor (31); sowie

eine an den ersten Signalprozessor (31) angeschlossene erste Bewertungseinrichtung (41);

b) der zweite Taktgeberkanal (12) umfaßt:

einen an den ersten Oszillator (21) angeschlossenen zweiten Oszillator (22);

einen an den zweiten Oszillator (22) sowie die erste Bewertungseinrichtung (41) angeschlossenen zweiten Signalprozessor (32); und

eine an die ersten und zweiten Signalprozessoren (31, 42) angeschlossene zweite Bewertungseinrichtung (42);

c) der dritte Taktgeberkanal umfaßt:

einen an den ersten und den zweiten Oszillator (21, 22) angeschlossenen dritten Oszillator (23); einen an den dritten Oszillator (23) sowie an die ersten und zweiten Bewertungseinrichtungen (41, 42) angeschlossenen dritten Signaiprozessor (33); und eine an die ersten, zweiten und dritten Signalprozessoren (31 - 33) angeschlossene dritte Bewertungseinrichtung (43); und

d) der vierte Taktgeberkanal umfaßt:

einen an die ersten, zweiten und dritten Oszillatoren (21-23) angeschlossenen vierten Oszillator (25);

einen an den vierten Oszillator (24) sowie die ersten, zweiten und dritten Bewertungseinrichtungen (41-43) angeschlossenen vierten Signalprozessor (34); und

eine an die ersten, zweiten, dritten und vierten Signalprozessoren (31 - 34) angeschlossene vierte Bewertungseinrichtung (44).

9. Vierkanal-Taktgebersystem nach Anspruch 8, wobei:

der erste Oszillator (21) an eine Masseleitung angeschlossene erste, zweite und dritte Eingänge (1, 2, 3) sowie erste, zweite, dritte und vierte Ausgänge (5, 6, 7, 65) hat; der zweite Oszillator (22) hat an die Masseleitung angeschlossene erste und zweite Eingänge (1, 2), einen an den ersten Ausgang (5) des ersten Oszillators (21) angeschlossenen dritten Eingang sowie erste, zweite, dritte und vierte Ausgänge; der dritte Oszillator (23) hat einen an die Masseleitung angeschlossenen ersten Eingang (1), einen an den zweiten Ausgang (6) des ersten Oszillators (21) angeschlossenen zweiten Eingang (2), einen an den ersten Ausgang (5) des zweiten Oszillators (22) angeschlossenen dritten Eingang (3) sowie erste, zweite, dritte und vierte Ausgänge; und

der vierte Oszillator (24) hat einen an den dritten Ausgang (7) des ersten Oszillators angeschlossenen ersten Eingang, einen an den zweiten Ausgang (6) des zweiten Oszillators (22) angeschlossenen zweiten Eingang (2), einen an den ersten Ausgang (5) des dritten Oszillators (23) angeschlossenen dritten Eingang (3) sowie erste, zweite, dritte und vierte Ausgänge.

10. Vierkanal-Taktgebersystem nach Anspruch 8 oder 9, wobei:

a) der erste Oszillator (21) bei ordnungsgemäßem Betrieb ein Hauptoszillator ist und die zweiten, dritten und vierten Oszillatoren (22-24) dem ersten Oszillator nachgeführt sind;

b) der zweite Oszillator (22) bei ordnungsgemäßem Betrieb und beim Fehlen eines ordnungsgemäß arbeitenden ersten Oszillators (21) der Hauptoszillator ist und die dritten und vierten Oszillatoren (23,24) dem zweiten Oszillator (22) nachgeflihrt werden;

c) der dritte Oszillator (23) bei ordnungsgemäßem Betrieb und beim Fehlen eines ordnungsgemäß arbeitenden ersten (21) und zweiten (22) Oszillators der Hauptoszillator ist und der vierte Oszillator (24) dem dritten Oszillator (23) nachgeführt wird; und

d) der vierte Oszillator (24), wenn er ordnungsgemäß arbeitet und bei nicht ordentlich arbeitendem ersten, zweiten und dritten Oszillatoren (21 - 23) der Hauptoszillator ist.

11. Vierkanal-Taktgebersystem nach Anspruch 8, 9 oder 10, wobei:

jeder der ersten, zweiten, dritten und vierten Oszillatoren (21-24) umfaßt: an die ersten, zweiten und dritten Eingänge des Oszillators angeschlossene Signalauswahlmittel zum Auswählen eines zufriedenstellenden Signals vom ersten, zweiten oder dritten Eingang (in dieser Reihenfolge) oder einer Bezugsspannung im Falle des Fehlens eines zufriedenstellenden Signals;

ein an die Signalauswahleinrichtung (58) angeschlossenes Filter (76) zum Filtern eines ausgewählten zufriedenstellenden Signals oder der Bezugsspannung; und einen spannungsgesteuerten Signalgenerator (77), der mit einem Eingang an das Filter (46) sowie mit einem Ausgang an die ersten, zweiten, dritten und vierten Ausgänge (5, 6, 7, 65) des Oszillators angeschlossen ist, um ein Signal zu erzeugen, welches dem ausgewählten zufriedenstellenden Signal nachgeführt ist oder sich entsprechend der Bezugsspannung einstellt.

12. Vierkanal-Taktgebersystem nach einem der Ansprüche 8 bis 11, wobei jeder Signalprozessor (31, 32, 33, 34) mit einem Eingang (65) an den vierten Ausgang (65) des ersten, zweiten, dritten bzw. vierten Oszillators (21-24) angeschlossen ist und erste, zweite, dritte und vierte Ausgänge (111, 112, 113, 105) aufweist.

13. Vierkanal-Taktgebersystem nach einem der Ansprüche 8 bis 12, wobei:

jede der ersten, zweiten, dritten und vierten Bewertungseinrichtungen (41 - 44) umfaßt:

einen Eingang (111);

einen an den ersten Eingang angeschlossenen ersten Signalüberprüfer (151), um anzuzeigen, ob ein aktives Signal vorhanden ist und wenn ja, dieses weiterzuleiten; einen zweiten Eingang (112);

einen an den zweiten Eingang angeschlossenen zweiten Signalprüfer (152), um anzuzeigen, ob ein aktives Signal vorhanden ist, und wenn ja, dieses aktive Signal weiterzuleiten;

einen dritten Eingang (113);

einen an den dritten Eingang angeschlossenen dritten Signalprüfer (123), um anzuzeigen, ob ein aktives Signal vorhanden ist und wenn ja, dieses aktive Signal weiterzuleiten;

einen vierten Eingang (105);

einen Ausgang (114), und

an den Ausgang der ersten, zweiten und dritten Signalüberprüfer angeschlossene UND/ODER-Logikschaltungen (116 - 119, 124 - 127, 129 - 132), um vom vierten Ausgang ein Signal auszuwählen, falls das Signal zufriedenstellend ist und wenigstens zwei der Signalprüfer ein aktives Signal weiterleiten, und zum Auswählen eines aktiven Signals von einem der Signalprüfer, wenn das Signal vom vierten Ausgang nicht zufriedenstellend ist und wenigstens zwei Signalprüfer ein aktives Signal weiterleiten, so daß ein fehlertolerantes Taktsignal zum Ausgang gelangt; wobei die erste Bewertungseinrichtung (41) mit ihrem ersten Eingang (111) an den ersten Ausgang (111) des zweiten Signalprozessors (32), mit ihrem zweiten Eingang (112) an den ersten Ausgang (111) des dritten Signalprozessors (33), mit ihrem dritten Ausgang (113) an den ersten Ausgang (111) des vierten Signalprozessors (34) und mit ihrem vierten Eingang (105) an den vierten Ausgang (105) des ersten Signalprozessors (31) angeschlossen ist;

die zweite Bewertungseinrichtung (42) mit ihrem ersten Eingang (111) an den ersten Ausgang (111) des ersten Signalprozessors (31), mit ihrem zweiten Eingang (112) an den zweiten Ausgang (112) des dritten Signalprozessors (33), mit ihrem dritten Eingang (113) an den zweiten Ausgang (112) des vierten Signalprozessors und mit ihrem vierten Eingang an den vierten Ausgang des zweiten Signalprozessors angeschlossen ist;

die dritte Bewertungseinrichtung (43) mit ihrem ersten Eingang (111) an den zweiten Ausgang (112) des ersten Signalprozessors (31), mit ihrem zweiten Eingang (112) an den zweiten Ausgang (112) des zweiten Signalprozessors (32), mit ihrem dritten Eingang (113) an den dritten Ausgang (113) des vierten Signalprozessors (34) und mit ihrem vierten Eingang an den vierten Ausgang (105) des dritten Signalprozessors (33) angeschlossen ist; und

die vierte Bewertungseinrichtung (44) mit ihrem ersten Eingang (111) an den dritten Ausgang (113) des ersten Signalprozessors (31), mit ihrem zweiten Eingang (112) an den zweiten Ausgang (112) des zweiten Signalprozessors (32), mit ihrem dritten Eingang (113) an den dritten Ausgang (113) des dritten Signalprozessors (33) und mit ihrem vierten Eingang (115) an den vierten Ausgang (105) des vierten Signalprozessors (34) angeschlossen ist.