DE69333206T2 - Paketvermittlungssystem unter Verwendung des Belegstatus der Ausgangspuffer - Google Patents
Paketvermittlungssystem unter Verwendung des Belegstatus der Ausgangspuffer Download PDFInfo
- Publication number
- DE69333206T2 DE69333206T2 DE69333206T DE69333206T DE69333206T2 DE 69333206 T2 DE69333206 T2 DE 69333206T2 DE 69333206 T DE69333206 T DE 69333206T DE 69333206 T DE69333206 T DE 69333206T DE 69333206 T2 DE69333206 T2 DE 69333206T2
- Authority
- DE
- Germany
- Prior art keywords
- idle
- status bit
- output
- packet
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/505—Corrective measures
- H04L49/506—Backpressure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
- H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
- Die vorliegende Erfindung betrifft allgemein Paketvermittlungssysteme und insbesond ere ein Paketvermittlungssystem mit Eingangs-/Ausgangspufferung zum Vermitteln von Paketen, z. B. von ATM-(Asynchronous Transfer Mode) Zellen.
- In Paketvermittlungssystemen mit Eingangs-/Ausgangspufferung werden, wie in einem Artikel "A very high-speed ATM switch with input and output buffers", Yukihiko Doi et al., ISS'92, Seiten 231–235 beschrieben, ankommende Pakete in einem Eingangspuffer gespeichert und auf ein Self-Routing-Netzwerk ausgegeben, wo sie gemäß der Routing-Information der Pakete zu einem Ziel-Ausgangspuffer weitergeleitet werden. Um einen hohen Durchsatz zu erreichen, müssen für Verkehrsspitzen (Bursty Traffic) so viele Ausgangspuffer mit hoher Speicherkapazität bereitgestellt werden wie möglich, und muß ein Hochgeschwindigkeits-Scheduling-Algorithmus für Multicast-Verkehr bereitgestellt werden. Es ist wünschenswert, die Anzahl erforderlicher Ausgangspuffer zu reduzieren und den Scheduling-Algorithmus sowohl für Punkt-zu-Punkt-(Point-to-Point) als auch für Multicast-Verkehr zu vereinfachen.
- Daher ist es eine Aufgabe der vorliegenden Erfindung, ein Paketvermittlungssystem mit hohem Durchsatz bereitzustellen, in dem keine Ausgangspuffer mit hoher Speicherkapazität erforderlich sind.
- Es ist eine andere Aufgabe der vorliegenden Erfindung, ein Paketvermittlungssystem mit hohem Durchsatz bereitzustellen, das mit einem vereinfachten Scheduling-Algorithmus sowohl für Punkt-zu-Punkt- als auch für Multicast-Verkehr implementierbar ist.
- Gemäß einem breiteren Aspekt der vorliegenden Erfindung wird ein Paketvermittlungssystem bereitgestellt, das mehrere Eingangspuffer aufweist, die mit mehreren jeweils zugeordneten Ankunftsleitungen (Incoming Links) verbunden sind, und mehrere Ausgangspuffer, die mit mehreren jeweils zugeordneten Ausgangsleitungen (Outgoing Links) verbunden sind. Ein Self-Routing-Netzwerk ist zwischen den Ein- und Ausgangspuffern verbunden, um Pakete gemäß der in ihrem Header enthaltenen Routing-Information von den Eingangspuffern zu den Ausgangspuffern zu übertragen. Mehrere Ausgangscontroller sind jeweils Ausgangspuffern zugeordnet. Jeder Ausgangscontroller bestimmt die zum Speichern weiterer Pakete verfügbare freie Speicherkapazität des zugeordneten Ausgangspuffers, und bestimmt, ob die freie Speicherkapazität größer ist als ein vorgegebener Wert. Wenn festgestellt wird, daß die freie Speicherkapazität größer ist als der vorgegebene Wert, wird ein Idle-Status-Bit erzeugt, und wenn festgestellt wird, daß die freie Speicherkapazität kleiner ist als der vorgegebene Wert, wird ein Busy-Status-Bit erzeugt. Mehrere Eingangscontroller sind jeweils Eingangspuffern zugeordnet, um die Idle- und Busy-Status-Bits von den Ausgangscontrollern in einem Idle/Busy-Speicher zu speichern und ein ankommendes Paket in den zugeordneten Eingangspuffer zu schreiben. Jeder Eingangscontroller liest ein Paket vom zugeordneten Eingangspuffer auf das Self-Routing-Netzwerk aus, wenn ein Idle-Status-Bit im dem Ziel des gespeicherten Pakets entsprechenden Idle/Busy-Speicher gespeichert ist.
- Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Paketvermittlungssystem mit Eingangspuffern, die mit jeweils zugeordneten Ankunftsleitungen (Incoming Links) verbunden sind, Ausgangspuffern, die mit jeweils zugeordneten Ausgangsleitungen (Outgoing Links) verbunden sind, und einem Self-Routing-Netzwerk zum Überträgen von Paketen von den Eingangspuffern zu den Ausgangspuffern gemäß der in den Paketen enthaltenen Routing-Information bereitgestellt. Mehrere Ausgangscontroller sind jeweils Ausgangspuffern zugeordnet, um die zum Speichern weiterer Punkt-zu-Punkt-Pakete und weiterer Multicast-Pakete verfügbare freie Speicherkapazität der zugeordneten Ausgangspuffer zu bestimmen. Jeder Ausgangscontroller bestimmt, ob die freie Speicherkapazität der Punkt-zu-Punkt-Pakete größer ist als ein erster vorgegebener Wert, und bestimmt, ob die freie Speicherkapazität größer ist als ein zweiter vorgegebener Wert, der kleiner ist als der erste vorgegebene Wert, und erzeugt ein erstes Idle-Status-Bit oder ein erstes Busy-Status-Bit in einem Idle/Busy-Status-Speicher, wenn festgestellt wird, daß die freie Speicherkapazität größer bzw. kleiner ist als der erste vorgegebene Wert, und erzeugt ein zweites Idle-Status-Bit oder ein zweites Busy-Status-Bit, wenn festgestellt wird, daß die freie Speicherkapazität größer bzw. kleiner ist als der zweite vorgegebene Wert. Mehrere Eingangscontroller sind mit jeweils zugeordneten Eingangspuffern verbunden, um die ersten Idle- und Busy-Status Bits und die zweiten Idle- und Busy-Status-Bits in einem Idle/Busy-Speicher zu speichern und ein ankommendes Punkt-zu-Punkt-Paket in den zugeordneten Eingangspuffer zu speichern und es zu lesen, wenn ein erstes Idle-Status-Bit im dem Ziel des Punkt-zu-Punkt-Pakets entsprechenden Idle/Busy-Speicher gespeichert ist, und ein ankommendes Multicast-Pakets in den zugeordneten Eingangspuffer zu schreiben und es zu lesen, wenn ein zweites Idle-Status-Bit im dem ankommenden Multicast-Paket entsprechenden Idle/Busy-Speicher gespeichert ist.
- Kurzbeschreibung der Zeichnungen
- Die vorliegende Erfindung wird nachstehend unter Bezug auf die beigefügten Zeichnungen ausführlich beschrieben; es zeigen:
-
1 ein Blockdiagramm eines erfindungsgemäßen Self-Routing-ATM-Vermittlungssystems; -
2 eine Tabelle zum Darstellen von Idle/Busy-Status-Bits, die durch einen Ausgangscontroller gemäß verschiedenen Zellentypen erzeugt und in einem Idle/Busy-Status-Speicher jedes Eingangscontrollers gespeichert sind; -
3 ein Ablaufdiagramm einer Befehlsfolge, die durch einen Selektor eines Eingangscontrollers ausgeführt wird, wenn eine Zelle aus einem zugeordneten RIRO-Speicher ausgelesen wird; und -
4 eine modifizierte Version des Ablaufdiagramms von3 . - Ausführliche Beschreibung
-
1 zeigt ein erfindungsgemäßes ATM- (Asynchronous Transfer Mode) Vermittlungssystem. Das Vermittlungssystem weist mehrere Leitungsschaltungen111 –11N auf, die jeweils als Schnittstellen zwischen Ankunftsleitungen101 –10N und Eingangspuffern oder Random-in-Random-out-Speichern (RIRO)121 –12N dienen. Mit den Leitungsschaltungen111 –11N und den RIRO-Speichern121 –12N sind jeweils zugeordnete Eingangscontroller131 –13N verbunden, die jeweils eine Adressensteuerung für ankommende ATM-Zellen bereitstellen, um ihre Schreib- und Leseadressen des zugeordneten RIRO-Speichers auf eine später ausführlich beschriebene Weise zu bestimmen. Eine Header-Übersetzungstabelle14 ist mit den Leitungsschaltungen111 –11N verbunden, um das im Header jedes ankommenden Pakets enthaltene VCI-/VPI-(virtual call identi fier/virtual path identifier) Feld, das als "ATM-Zelle" bezeichnet wird, auf bekannte Weise in eine Ausgangsleitungsadresse (OLA) zu übersetzen, die eine geeignete Ausgangsleitung des Vermittlungssystems spezifiziert. Jede ankommende Zelle enthält in ihrem Header ein Zellentypfeld, um den Zellentyp als Zelle für Daten mit konstanter Bitrate (CBR), variabler Bitrate (VBR), Punkt-zu-Punkt- oder Multicast-Daten oder eine Kombination dieser Typen zu spezifizieren. Nach der Header-Übersetzung für eine ankommende ATM-Zelle führt jede Leitungsschaltung11i (i = 1, 2,... N) die Zellentyp(CT)-Daten und die Ausgangsleitungsadresse (OLA) dem zugeordneten Eingangscontroller13i zu, und führt die gesamten Inhalte der Zelle dem zugeordneten RIRO-Speicher12i zu, wo die Zelle an einer Stelle gespeichert wird, die durch eine vom Eingangscontroller13i zugeführte Schreibadresse WA spezifiziert ist, und schließlich wird der RIRO-Speicher12i in Antwort auf eine Leseadresse RA vom Eingangscontroller13i ausgelesen. - Die Ausgänge der RIRO-Speicher
121 –12N sind mit einem Self-Routing-Netzwerk15 verbunden, das einen Zeitmultiplexbus16 aufweist, auf dem die Ausgangssignale der RIRO-Speicher12 zeitlich gemultiplext werden, und mit mehreren mit dem Bus16 verbundenen Adressenfiltern171 –17N . Die Adressenfilter17i sind den entsprechenden Ausgangsleitungen20i zugeordnet, und ihnen sind die Ausgangsleitungsadresse (OLA) der entsprechenden Ausgangsleitung plus zwei Zellentypenidentifizierungen zugewiesen, die CBR- bzw. VBR-Zellen identifizieren. Jedes Adressenfilter17 weist zwei Ausgangsanschlüsse zum Zuführen von CBR- bzw. VBR-Zellen zu den Ausgangspuffern eines entsprechenden Paars auf. Jedes Adressenfilter läßt diejenigen ATM-Zellen zu einem der Ausgangspuffer des entsprechenden Paars durch, die die Ausgangslei tungsadresse des Adressenfilters und eine der Zellentypidentifizierungen des Adressenfilters enthalten. Die Ausgangspuffer werden durch FIFO-(First-in-First-out) Speicher CBR1 –CBRN zum ausschließlichen Speichern von CBR-Zellen und FI-FO-Speicher VBR1–VBRN zum ausschließlichen Speichern von VBR-Zellen implementiert. Die Ausgänge der FIFO-Speicher jedes Paars sind zusammen mit einer entsprechenden der Ausgangsleitungen201 –20N verbunden. - Mehrere Ausgangscontroller
191 –19N sind mit Ausgangs-FIFO-Speichern CBR1–CBRN bzw. VBR1–VBRN verbunden. Jeder Ausgangscontroller weist "freie Speicherkapazität" (Zellen)-Zähler30 und32 auf, die jeweils mit den zugeordneten FIFO-Speichern verbunden sind, um die im zugeordneten FIFO-Speicher gespeicherten Zellentypen unter Verwendung ihres Zellentypenfeldes zu identifizieren und die Anzahl von Zellen eines spezifischen Typs zu erfassen, die in jedem der zugeordneten FIFO-Speicher gespeichert werden können. Vergleicher31 und33 sind mit dem Ausgang der "freie Speicherkapazität"-Zähler30 bzw.32 verbunden, um den von den jeweiligen "freie Speicherkapazität"-Zählern erhaltenen Zählwert der freien Speicherkapazität mit Bezugswerten N und 2N zu vergleichen, um eine logische 0 (Idle) zu erzeugen, die anzeigt, daß ein Ziel-FIFO-Speicher eine ausreichende freie Speicherkapazität zum Annehmen von Zellen aufweist, oder eine logische 1 (Busy), die anzeigt, daß er keine ausreichende freie Speicherkapazität aufweist. - Insbesondere erzeugt der Vergleicher
31 eine "0", wenn der Zählwert der freien Speicherkapazität in den FIFO-Speichern CBRi (i = 1, 2,..., N) größer oder gleich N ist, oder eine "1", wenn der Zählwert der freien Speicherkapazität kleiner ist als N. Der Vergleicher31 erzeugt außerdem eine "0", wenn der Zählwert der freien Speicherkapazität in den FIFO-Speichern CBRi größer oder gleich 2N ist, oder eine "1", wenn der Zählwert der freien Speicherkapazität kleiner als 2N ist. Ähnlich erzeugt der Vergleicher33 eine "0", wenn der Zählwert der freien Speicherkapazität in den FIFO-Speichern VBRi größer oder gleich N ist, oder eine "1", wenn der Zählwert der freien Speicherkapazität kleiner als N ist. Der Vergleicher33 erzeugt außerdem eine "0", wenn der Zählwert der freien Speicherkapazität in den FIFO-Speichern VBRi größer oder gleich 2N ist, oder eine "1", wenn der Zählwert der freien Speicherkapazität kleiner ist als 2N. - Ferner ist ein Prioritätsselektor
34 in jedem der Ausgangscontroller19 vorgesehen. Der Prioritätsselektor34 ist mit den FIFO-Speichern des zugeordneten Paars verbunden, um zuerst eine CBR-Zelle vom CBR-Speicher des Paars zu lesen, wenn gleichzeitig eine VBR-Zelle in den VBR-Speicher des Paars gespeichert wird. - Die Vergleicher
31 und33 jedes Ausgangscontrollers führen ihre Idle/Busy-Status-Bits einer Schreibschaltung21 zu. Die Schreibschaltung21 wählt die Ausgangscontroller sequentiell aus, um ihre Ausgangssignale zu empfangen, und erzeugt ein Schreibadressensignal und überträgt es zusammen mit den Idle/Busy-Status-Bits an alle Eingangscontroller13 . - Jeder Eingangscontroller
13 weist einen Eingangsselektor40 und einen Ausgangsselektor44 auf. Zwischen den Eingangs- und Ausgangsselektoren40 und44 sind mehrere FI-FO-Speicher41 ,42 ,431 –43N zum jeweiligen Speichern verschiedenartiger (bezüglich der Priorität und dem Ziel) Zellen verbunden. Eine Warteschlange45 für freie Adressen ist zwischen einem Ausgangsanschluß des Selektors44 und einem Eingang des Selektors40 verbunden, um freie Adressen zu speichern, die als Schreibadressen für jede ankommende Zelle verwendet werden können. Außerdem ist in jedem Eingangscontroller ein Idle/Busy-Speicher46 zum Speichern der Id le/Busy-Status-Bits vorgesehen, die von der Schreibschaltung21 übertragen werden, wie in2 dargestellt. - Der Selektor
40 jedes Eingangscontrollers empfängt die CT- und OLA-Felder einer ankommenden Zelle von der zugeordneten Leitungsschaltung11 . Beim Empfang der CT-/OLA-Daten liest der Selektor40 eine freie Adresse von der Warteschlange45 und führt sie dem Schreibadresseneingang des zugeordneten RIRO-Speichers12 zu, um die ankommende Zelle in den Speicher12 zu schreiben. Gleichzeitig hängt sie die CT/OLA-Daten an die Schreibadresse an, um ein Leseadressensignal zu erzeugen, und führt es einem der Speicher41 ,42 ,431 –43N gemäß dem nun im RIRO-Speicher12 gespeicherten Zellentyp zu. - In der Warteschlange
41 sind CBR-Zellen entweder des Punkt-zu-Punkt- oder des Multicast-Typs gespeichert. VBR-Multicast-Zellen werden in der Warteschlange42 gespeichert, und VBR-Punkt-zu-Punkt-Zellen werden gemäß ihren durch ihre OLA-Daten angezeigten Zielen in einem der Speicher431 –43N gespeichert. CBR-Zellen wird die höchste Priorität zugeordnet, VBR-Multicast-Zellen wird die zweithöchste Priorität zugeordnet, und VBR-Punkt-zu-Punkt-Zellen wird die niedrigste Priorität zugeordnet. - Nachstehend wird die Funktionsweise des Ausgangsselektors
44 unter Bezug auf3 beschrieben. Der Selektor44 empfängt den Systemtakt, um den Zeitschlitz zum Lesen eines Adressensignals zu bestimmen (Schritt50 ), eine Variable Q auf null zu setzen (Schritt51 ), und auf das Ausgangsende von Warteschlangen41 ,42 und43 , beginnend mit der Warteschlange41 , zuzugreifen, um zu bestimmen, ob ein Adressensignal in dieser Warteschlange gespeichert ist (Schritt52 ). Wenn eines vorhanden ist, verzweigt sich die Steuerung bei Schritt52 zu Schritt53 , um das gespeicherte Adressensignal zu lesen und die CT- und OLA-Daten des Adressensignals dem Idle/Busy-Speicher46 zuzuführen. Dadurch wird ein Idle/Busy-Status-Bit aus einer Speicherstelle des Idle/Busy-Speichers46 ausgelesen, die der aus dem zugeordneten RIRO-Speicher12 auszulesenden Zelle entspricht. In Schritt54 wird die Variable Q um "1" erhöht, und in Schritt55 bestimmt die Steuerung, ob das Idle/Busy-Status-Bit vom Idle/Busy-Speicher46 den Wert "1" oder "0" hat. Wenn das Idle/Busy-Status-Bit den Wert "1" hat, springt die Steuerung zu Schritt52 zurück, um die Verarbeitung bezüglich des Ausgangsendes der nächsten Warteschlange zu wiederholen, und wenn es den Wert "0" hat, verzweigt die Steuerung zu Schritt56 , um die in Schritt53 abgerufenen Adressendaten dem zugeordneten RIRO-Speicher12 als eine Leseadresse und der Warteschlange45 für freie Adressen als freie Adresse zuzuführen. Die Steuerung schreitet zu Schritt57 fort, um zu bestimmen, ob die Variable Q einem Wert K gleicht, der die Anzahl der Speicher41 ,42 und43 anzeigt. Wenn Q < K ist, springt die Steuerung zu Schritt52 zurück, um die vorstehende Verarbeitung bezüglich der nächsten Warteschlange zu wiederholen, und wenn Q = K ist, springt die Steuerung zu Schritt50 zurück. Wenn die Entscheidung in Schritt52 negativ ist (NEIN), wird Schritt58 ausgeführt, wobei die Variable Q um "1" erhöht wird, und daraufhin wird in Schritt56 der Wert von Q bestimmt. - Auf diese Weise werden diejenigen Zellen, bezüglich denen entschieden wurde, daß die Speicherkapazität ihrer Ziel-Ausgangspuffer nicht ausreicht, um sie anzunehmen, in ihren Speichern belassen, bis die Ziel-Ausgangspuffer verfügbar sind.
- Es ist ein Vorteil der vorliegenden Erfindung, daß die Speicherkapazität jedes Ausgangspuffers reduziert werden kann und das Scheduling der von jedem Eingangspuffer auf das Self-Routing-Netzwerk
15 auszugebenden Zellen mit einer relativ langsamen Geschwindigkeit ausgeführt werden kann. -
4 zeigt eine modifizierte Ausführungsform, wobei den Speichern43 Prioritäten zugeordnet sind, indem sowohl die Anzahl von in jedem dieser Speicher43 gespeicherten Adressensignalen als auch der Zellentyp der gespeicherten Adressensignale berücksichtigt werden. Wie dargestellt ist, ist zwischen den Schritten51 und52 des Ablaufdiagramms von3 ein Schritt60 zum Zählen der in jedem der Speicher41 ,42 ,431 –43N gespeicherten Adressensignale vorgesehen, und diesen Speichern werden gemäß ihren gespeicherten Adressenzählwerten und ihren Zellentypen jeweils Prioritäten zugewiesen, so daß Adressensignale gemäß den in Schritt52 zugeordneten Prioritäten aus diesen Speichern ausgelesen werden.
Claims (6)
- Paketvermittlungssystem mit: mehreren Eingangspuffern (
121 –12N ), die mit mehreren jeweils zugeordneten Ankunftsleitungen (101 –10N ) verbunden sind, mehreren Ausgangspuffern (CBR1–CBRN, VBR1–VBRN), die mit mehreren jeweils zugeordneten Ausgangsleitungen (201 –20N ) verbunden sind, und einem Self-Routing-Netzwerk (15 ), das zwischen den Eingangspuffern und den Ausgangspuffern verbunden ist, um Pakete gemäß einer in den Paketen enthaltenen Routing-Information von den Eingangspuffern zu den Ausgangspuffern zu übertragen; gekennzeichnet durch mehrere Ausgangscontroller (191 –19N ), die jeweils den Ausgangspuffern zugeordnet sind, wobei jeder der Ausgangscontroller dazu geeignet ist, eine zum Speichern weiterer Pakete verfügbare freie Speicherkapazität des zugeordneten Ausgangspuffers zu bestimmen, und zu bestimmen, ob die freie Speicherkapazität größer ist als ein vorgegebener Wert, und ein Idle-Status-Bit zu erzeugen, wenn festgestellt wird, daß die freie Speicherkapazität größer ist als der vorgegebene Wert, oder ein Busy-Status-Bit, wenn festgestellt wird, daß die freie Speicherkapazität kleiner ist als der vorgegebene Wert; und mehrere Eingangscontroller (131 –13N ), die jeweils den Eingangspuffern zugeordnet sind, wobei jeder der Eingangscontroller aufweist: eine Speichereinrichtung (46 ) zum Speichern des Idle-Status-Bits und des Busy-Status-Bits von den Ausgangscontrollern und Lese/Schreibsteuerungseinrichtungen (40 –45 ) zum Schreiben eines ankommenden Pakets in den zugeordneten Eingangspuffer und zum Auslesen des ankommenden Pakets aus dem zugeordneten Eingangspuffer auf das Routing-Netzwerk, wenn ein Idle-Status-Bit in der der Routing-Information des ankommenden Pakets entsprechenden Speichereinrichtung gespeichert ist. - Paketvermittlungssystem nach Anspruch 1, dadurch gekennzeichnet, daß jeder der Ausgangscontroller (
191 –19N ) dazu geeignet ist, Punkt-zu-Punkt-Pakete und Mul- ticast-Pakete zu speichern und zu bestimmen, ob die freie Speicherkapazität für die Punkt-zu-Punkt-Pakete größer ist als ein erster vorgegebener Wert, und ob die freie Speicherkapazität für die Multicast-Pakete größer ist als ein zweiter vorgegebener Wert, der kleiner ist als der erste vorgegebene Wert, ein erstes Idle-Status-Bit oder ein erstes Busy-Status-Bit zu erzeugen, wenn die freie Speicherkapazität entsprechend größer oder kleiner ist als der erste vorgegebene Wert, und ein zweites Idle-Status-Bit oder ein zweites Busy-Status-Bit zu erzeugen, wenn die freie Speicherkapazität entsprechend größer oder kleiner ist als der zweite vorgegebene Wert; und dadurch, daß die Speichereinrichtung (46 ) in jedem der Eingangscontroller dazu geeignet ist, das erste Idle-Status-Bit und das erste Busy-Status-Bit und das zweite Idle-Status-Bit und das zweite Busy-Status-Bit von den Ausgangscontrollern zu speichern, und die Lese/Schreibsteuerungseinrichtung (40 –45 ) dazu geeignet ist, ein ankommendes Punkt-zu-Punkt-Paket in- den zugeordneten Eingangspuffer zu schreiben und das ankommende Punkt-zu-Punkt-Paket daraus auszulesen und auf das Self-Routing-Netzwerk (15 ) auszugeben, wenn ein erstes Idle-Bit in der der Routing-Information des ankommenden Punkt-zu-Punkt-Pakets entsprechenden Speichereinrichtung gespeichert ist, ein ankommendes Multicast-Paket in den zugeordneten Eingangspuffer zu speichern und das ankommende Multicast-Paket daraus auszulesen und auf das Self-Routing-Netzwerk auszugeben, wenn ein zweites Idle-Status-Bit in der dem ankommenden Multicast-Paket entsprechenden Speichereinrichtung gespeichert ist. - Paketvermittlungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder der Eingangscontroller aufweist: eine Warteschlange (
45 ) für freie Adressen; eine High-Priority-Warteschlange (41 ) und eine Low-Priority-Warteschlange (42 ,431 –43N ); eine erste Selektoreinrichtung (40 ), die dazu geeignet ist, ein Adressensignal von der Warteschlange (45 ) für freie Adressen abzurufen, ein ankommendes Paket in eine durch das abgerufene Adressensignal spezifizierte Speicherstelle des zugeordneten Eingangspuffers zu schreiben und das abgerufene Adressensignal gemäß der Priorität des ankommenden Pakets in eine der High- und Low-Priority-Warteschlangen (41 ,42 ,431 –43N ) zu schreiben; eine zweite Selektoreinrichtung (44 ), die dazu geeignet ist, ein Adressensignal von jeder der High- und Low-Priority-Warteschlangen abzurufen, ein Idle/Busy-Status-Bit von der dem abgerufenen Adressensignal entsprechenden Speichereinrichtung (46 ) abzurufen, zu bestimmen, ob das Idle/Busy-Status-Bit den Wert "0" oder "1" hat und das abgerufene Adressensignal der Warteschlange (45 ) für freie Adressen und dem zugeordneten Eingangspuffer zuzuführen, wenn das abgerufene Idle/Busy-Status-Bit den Wert "0" hat, oder das abgerufene Adressensignal in den High- und Low-Priority-Warteschlangen zu belassen, wenn das Idle/Busy-Status-Bit den Wert "1" hat; und dadurch, daß jeder der Ausgangspuffer einen High-Priority-Speicher (CBR) zum Speichern von Paketen mit hoher Priorität und einen Low-Priority-Speicher (VBR) zum Speichern von Paketen mit niedriger Priorität aufweist und ferner eine Einrichtung (19 ) aufweist, die ein Paket vom High-Priority-Speicher (CBR) des zugeordneten Ausgangspuffers zur zugeordneten Ausgangsleitung früher weiterleitet als ein Paket vom Low-Priority-Speicher (VBR) des zugeordneten Ausgangspuffers, wenn mehr als ein Paket gleichzeitig in den High- und Low-Priority-Speichern des zugeordneten Ausgangspuffers vorhanden ist. - Paketvermittlungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jeder der Eingangscontroller aufweist: eine Warteschlange (
45 ) für freie Adressen; mehrere Warteschlangen (41 ,42 ,431 –43N ) für besetzte Adressen; eine erste Selektoreinrichtung (40 ), die dazu geeignet ist, ein Adressensignal von der Warteschlange (45 ) für freie Adressen abzurufen, ein ankommendes Paket in den dem abgerufenen Adressensignal entsprechenden Eingangspuffer zu schreiben und das abgerufene Adressensignal gemäß der Routing-Information des ankom menden Pakets in eine der Warteschlangen für besetzte Adressen zu schreiben; und eine zweite Selektoreinrichtung (44 ), die dazu geeignet ist, ein Adressensignal von jeder der Warteschlangen (41 ,42 ,431 –43N ) für besetzte Adressen abzurufen, ein Idle/Busy-Status-Bit von der Speichereinrichtung (46 ) abzurufen, die dem von den Warteschlangen für besetzte Adressen abgerufenen Adressensignal entspricht, zu bestimmen, ob das abgerufene Idle/Busy-Bit den Wert "0" oder "1" hat, und das abgerufene Adressensignal der Warteschlange für freie Adressen und dem zugeordneten Eingangspuffer zuzuführen, wenn das abgerufene Idle/Busy-Status-Bit den Wert "0" hat, oder das abgerufene Adressensignal in den Warteschlangen für besetzte Adressen zu belassen, wenn das abgerufene Idle/Busy-Status-Bit den Wert "1" hat. - Paketvermittlungssystem nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Selektoreinrichtung (
44 ) dazu geeignet ist, das Adressensignal von jeder der Warteschlangen für besetzte Adressen gemäß der Priorität der darin gespeicherten Pakete abzurufen. - Paketvermittlungssystem nach einem der vorangehenden Ansprüche, ferner gekennzeichnet durch eine Einrichtung (
21 ) zum sequentiellen Empfangen eines Idle/Busy-Status-Bits von jedem der Ausgangscontroller und zum Erzeugen eines Schreibadressensignals und zum Übertragen des Schreibadressensignals zusammen mit dem Idle/Busy-Status an alle Eingangscontroller, um das Idle/Busy-Status-Bit in die Speichereinrichtung (46 ) der Eingangscontroller zu schreiben.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34502092A JP2655464B2 (ja) | 1992-12-25 | 1992-12-25 | パケット交換方式 |
JP34502092 | 1992-12-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69333206D1 DE69333206D1 (de) | 2003-10-23 |
DE69333206T2 true DE69333206T2 (de) | 2004-07-01 |
Family
ID=18373747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69333206T Expired - Lifetime DE69333206T2 (de) | 1992-12-25 | 1993-12-27 | Paketvermittlungssystem unter Verwendung des Belegstatus der Ausgangspuffer |
Country Status (5)
Country | Link |
---|---|
US (1) | US5412648A (de) |
EP (1) | EP0603916B1 (de) |
JP (1) | JP2655464B2 (de) |
CA (1) | CA2112528C (de) |
DE (1) | DE69333206T2 (de) |
Families Citing this family (82)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6330240B1 (en) | 1987-04-24 | 2001-12-11 | Hitachi, Ltd. | ATM cell switching system |
US5365519A (en) | 1991-03-05 | 1994-11-15 | Hitachi, Ltd. | ATM switch1ng system connectable to I/O links having different transmission rates |
US5528584A (en) * | 1994-10-27 | 1996-06-18 | Hewlett-Packard Company | High performance path allocation system and method with fairness insurance mechanism for a fiber optic switch |
JP2570641B2 (ja) * | 1994-12-20 | 1997-01-08 | 日本電気株式会社 | Atmスイッチにおける自己ルーチングスイッチ方法とその回路 |
JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
US6115748A (en) | 1995-07-19 | 2000-09-05 | Fujitsu Network Communications, Inc. | Prioritized access to shared buffers |
EP0839421A4 (de) * | 1995-07-19 | 2001-07-18 | Fujitsu Network Communications | Zugeordnete und dynamische vermittlungsflusssteuerung |
US5724349A (en) * | 1995-08-31 | 1998-03-03 | Lucent Technologies Inc. | Terabit per second ATM packet switch having out-of-band control with multi casting |
AU6970896A (en) | 1995-09-14 | 1997-04-01 | Ascom Nexion Inc. | Transmitter controlled flow control for buffer allocation in wide area atm networks |
US6490248B1 (en) * | 1995-09-18 | 2002-12-03 | Kabushiki Kaisha Toshiba | Packet transfer device and packet transfer method adaptive to a large number of input ports |
US6122279A (en) * | 1995-10-02 | 2000-09-19 | Virata Limited | Asynchronous transfer mode switch |
DE19548985A1 (de) | 1995-12-28 | 1997-07-03 | Siemens Ag | Verfahren zur Priorisierung von Zellenströmen in Systemen, die Informationen nach einem asynchronen Transfermodus (ATM) übertragen |
US5991298A (en) | 1996-01-16 | 1999-11-23 | Fujitsu Network Communications, Inc. | Reliable and flexible multicast mechanism for ATM networks |
US5754791A (en) * | 1996-03-25 | 1998-05-19 | I-Cube, Inc. | Hierarchical address translation system for a network switch |
US5784003A (en) * | 1996-03-25 | 1998-07-21 | I-Cube, Inc. | Network switch with broadcast support |
US5940596A (en) * | 1996-03-25 | 1999-08-17 | I-Cube, Inc. | Clustered address caching system for a network switch |
US5689644A (en) * | 1996-03-25 | 1997-11-18 | I-Cube, Inc. | Network switch with arbitration sytem |
US5822300A (en) * | 1996-04-02 | 1998-10-13 | Compaq Computer Corporation | Congestion management scheme |
US5995511A (en) * | 1996-04-05 | 1999-11-30 | Fore Systems, Inc. | Digital network including mechanism for grouping virtual message transfer paths having similar transfer service rates to facilitate efficient scheduling of transfers thereover |
DK174882B1 (da) * | 1996-04-12 | 2004-01-19 | Tellabs Denmark As | Fremgangsmåde og netværkselement til overførsel af datapakker i et teletransmissionsnetværk |
KR980007190A (ko) * | 1996-06-12 | 1998-03-30 | 김광호 | 유휴 가상 패스 식별자와 가상 채널 식별자의 수 계산회로 |
US6870854B1 (en) | 1996-06-21 | 2005-03-22 | Hitachi, Ltd. | Packet switching device and cell transfer method |
US5748905A (en) | 1996-08-30 | 1998-05-05 | Fujitsu Network Communications, Inc. | Frame classification using classification keys |
JPH10126419A (ja) * | 1996-10-23 | 1998-05-15 | Nec Corp | Atm交換機システム |
US6229812B1 (en) * | 1996-10-28 | 2001-05-08 | Paxonet Communications, Inc. | Scheduling techniques for data cells in a data switch |
JP3123447B2 (ja) * | 1996-11-13 | 2001-01-09 | 日本電気株式会社 | Atm交換機のスイッチ制御回路 |
US5835491A (en) * | 1996-11-21 | 1998-11-10 | Xerox Corporation | Method for supporting multicast capabilities in switching networks with a reservation ring |
US5912889A (en) * | 1996-11-21 | 1999-06-15 | Xerox Corporation | ATM switch with output port clustering for dynamically allocating bandwidth between ports |
US5889779A (en) * | 1996-12-02 | 1999-03-30 | Rockwell Science Center | Scheduler utilizing dynamic schedule table |
US6791947B2 (en) * | 1996-12-16 | 2004-09-14 | Juniper Networks | In-line packet processing |
SE516249C2 (sv) * | 1997-02-19 | 2001-12-10 | Ericsson Telefon Ab L M | Flödeskontroll vid switching |
SE9700714L (sv) * | 1997-02-27 | 1998-08-28 | Ericsson Telefon Ab L M | Metod att kontrollera datapaketflödet i en växelenhet samt en växelenhet anpassad att verka enligt metoden |
SE520465C2 (sv) * | 1997-07-11 | 2003-07-15 | Ericsson Telefon Ab L M | Redundansterminering i flerstegsväxel för ATM-trafik |
US6044061A (en) * | 1998-03-10 | 2000-03-28 | Cabletron Systems, Inc. | Method and apparatus for fair and efficient scheduling of variable-size data packets in an input-buffered multipoint switch |
US6208644B1 (en) * | 1998-03-12 | 2001-03-27 | I-Cube, Inc. | Network switch providing dynamic load balancing |
US6483839B1 (en) | 1998-03-18 | 2002-11-19 | Conexant Systems, Inc. | Apparatus and method for scheduling multiple and simultaneous traffic in guaranteed frame rate in ATM communication system |
US6414963B1 (en) | 1998-05-29 | 2002-07-02 | Conexant Systems, Inc. | Apparatus and method for proving multiple and simultaneous quality of service connects in a tunnel mode |
JP4159253B2 (ja) * | 1998-06-16 | 2008-10-01 | アルカテル−ルーセント | クレジットベースのバッファ制御を有するディジタルトラフィック交換機 |
US6434115B1 (en) | 1998-07-02 | 2002-08-13 | Pluris, Inc. | System and method for switching packets in a network |
KR100333250B1 (ko) | 1998-10-05 | 2002-05-17 | 가나이 쓰토무 | 패킷 중계 장치 |
DE69934644T2 (de) * | 1998-10-05 | 2007-11-15 | Alcatel Lucent | Netzwerkvermittlungseinrichtung mit auf der Basis von Benutzung verteilten Umleitungsdatenbanken |
GB2344030B (en) * | 1998-11-17 | 2003-06-04 | 3Com Technologies Ltd | Credit-based scheme for high performance communication between devices in a packet-based communication system |
JP3556495B2 (ja) * | 1998-12-15 | 2004-08-18 | 株式会社東芝 | パケットスイッチ及びパケット交換方法 |
JP3743194B2 (ja) | 1999-02-25 | 2006-02-08 | 株式会社日立製作所 | パケット中継装置 |
CA2273522C (en) * | 1999-06-01 | 2009-03-24 | Nortel Networks Corporation | High speed ethernet based on sonet technology |
US20020018474A1 (en) * | 2000-06-01 | 2002-02-14 | Seabridge Ltd. | Efficient packet transmission over ATM |
CA2355473A1 (en) * | 2000-09-29 | 2002-03-29 | Linghsiao Wang | Buffer management for support of quality-of-service guarantees and data flow control in data switching |
US20080095121A1 (en) * | 2002-05-14 | 2008-04-24 | Shattil Steve J | Carrier interferometry networks |
US8670390B2 (en) | 2000-11-22 | 2014-03-11 | Genghiscomm Holdings, LLC | Cooperative beam-forming in wireless networks |
KR100396916B1 (ko) * | 2000-12-18 | 2003-09-02 | 한국전자통신연구원 | 고속 라우터를 위한 입출력 포트간의 패킷 연결 방법 |
KR20020049948A (ko) * | 2000-12-20 | 2002-06-26 | 엘지전자 주식회사 | 패킷 스위칭 시스템 |
SE0004829D0 (sv) * | 2000-12-22 | 2000-12-22 | Pharmacia Groningen Bv | Methods of obtaining ophthalmic lenses providing the eye with reduced aberrations |
US20020136229A1 (en) * | 2001-01-09 | 2002-09-26 | Lucent Technologies, Inc. | Non-blocking crossbar and method of operation thereof |
US10931338B2 (en) | 2001-04-26 | 2021-02-23 | Genghiscomm Holdings, LLC | Coordinated multipoint systems |
US9819449B2 (en) | 2002-05-14 | 2017-11-14 | Genghiscomm Holdings, LLC | Cooperative subspace demultiplexing in content delivery networks |
US9893774B2 (en) | 2001-04-26 | 2018-02-13 | Genghiscomm Holdings, LLC | Cloud radio access network |
US10425135B2 (en) | 2001-04-26 | 2019-09-24 | Genghiscomm Holdings, LLC | Coordinated multipoint systems |
US10355720B2 (en) | 2001-04-26 | 2019-07-16 | Genghiscomm Holdings, LLC | Distributed software-defined radio |
FR2825546A1 (fr) * | 2001-06-01 | 2002-12-06 | Jean Pierre Daniel An Gauthier | Systeme de commutation de flux a debit garanti au travers d'une matrice |
US9225471B2 (en) | 2002-05-14 | 2015-12-29 | Genghiscomm Holdings, LLC | Cooperative subspace multiplexing in communication networks |
US9136931B2 (en) | 2002-05-14 | 2015-09-15 | Genghiscomm Holdings, LLC | Cooperative wireless networks |
US8942082B2 (en) | 2002-05-14 | 2015-01-27 | Genghiscomm Holdings, LLC | Cooperative subspace multiplexing in content delivery networks |
US9270421B2 (en) | 2002-05-14 | 2016-02-23 | Genghiscomm Holdings, LLC | Cooperative subspace demultiplexing in communication networks |
US10142082B1 (en) | 2002-05-14 | 2018-11-27 | Genghiscomm Holdings, LLC | Pre-coding in OFDM |
US9628231B2 (en) | 2002-05-14 | 2017-04-18 | Genghiscomm Holdings, LLC | Spreading and precoding in OFDM |
US10200227B2 (en) | 2002-05-14 | 2019-02-05 | Genghiscomm Holdings, LLC | Pre-coding in multi-user MIMO |
US10644916B1 (en) | 2002-05-14 | 2020-05-05 | Genghiscomm Holdings, LLC | Spreading and precoding in OFDM |
AT411948B (de) * | 2002-06-13 | 2004-07-26 | Fts Computertechnik Gmbh | Kommunikationsverfahren und apparat zur übertragung von zeitgesteuerten und ereignisgesteuerten ethernet nachrichten |
US7349416B2 (en) * | 2002-11-26 | 2008-03-25 | Cisco Technology, Inc. | Apparatus and method for distributing buffer status information in a switching fabric |
US11552737B1 (en) | 2004-08-02 | 2023-01-10 | Genghiscomm Holdings, LLC | Cooperative MIMO |
US11381285B1 (en) | 2004-08-02 | 2022-07-05 | Genghiscomm Holdings, LLC | Transmit pre-coding |
US11184037B1 (en) | 2004-08-02 | 2021-11-23 | Genghiscomm Holdings, LLC | Demodulating and decoding carrier interferometry signals |
US7505405B2 (en) * | 2004-10-08 | 2009-03-17 | International Business Machines Corporation | Method, apparatus, and computer program product for optimizing packet flow control through buffer status forwarding |
WO2006059384A1 (ja) * | 2004-12-02 | 2006-06-08 | Fujitsu Limited | データバッファ装置、キャッシュ装置、データバッファ制御方法 |
US8315274B2 (en) * | 2006-03-29 | 2012-11-20 | Honeywell International Inc. | System and method for supporting synchronous system communications and operations |
EP3516832B1 (de) * | 2016-09-21 | 2023-05-31 | Telefonaktiebolaget LM Ericsson (PUBL) | Verfahren und vorrichtung zum routen von datenpaketen über ein netzwerk |
US10637705B1 (en) | 2017-05-25 | 2020-04-28 | Genghiscomm Holdings, LLC | Peak-to-average-power reduction for OFDM multiple access |
US10243773B1 (en) | 2017-06-30 | 2019-03-26 | Genghiscomm Holdings, LLC | Efficient peak-to-average-power reduction for OFDM and MIMO-OFDM |
US11343823B2 (en) | 2020-08-16 | 2022-05-24 | Tybalt, Llc | Orthogonal multiple access and non-orthogonal multiple access |
US11917604B2 (en) | 2019-01-25 | 2024-02-27 | Tybalt, Llc | Orthogonal multiple access and non-orthogonal multiple access |
EP3915236A4 (de) | 2019-01-25 | 2023-05-24 | Genghiscomm Holdings, LLC | Orthogonaler mehrfachzugriff und nicht-orthogonaler mehrfachzugrif |
WO2020242898A1 (en) | 2019-05-26 | 2020-12-03 | Genghiscomm Holdings, LLC | Non-orthogonal multiple access |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6367047A (ja) * | 1986-09-08 | 1988-03-25 | Nippon Telegr & Teleph Corp <Ntt> | パケツトスイツチ |
JP2533103B2 (ja) * | 1987-02-25 | 1996-09-11 | 富士通株式会社 | パケツト交換方式 |
JPS63227150A (ja) * | 1987-03-16 | 1988-09-21 | Nec Corp | 非同期式時分割多重交換方式 |
JP2753254B2 (ja) * | 1988-04-06 | 1998-05-18 | 株式会社日立製作所 | パケツト交換システム |
CA1320257C (en) * | 1989-04-20 | 1993-07-13 | Ernst August Munter | Method and apparatus for input-buffered asynchronous transfer mode switching |
US5014265A (en) * | 1989-11-30 | 1991-05-07 | At&T Bell Laboratories | Method and apparatus for congestion control in a data network |
US5291482A (en) * | 1992-07-24 | 1994-03-01 | At&T Bell Laboratories | High bandwidth packet switch |
-
1992
- 1992-12-25 JP JP34502092A patent/JP2655464B2/ja not_active Expired - Lifetime
-
1993
- 1993-12-27 US US08/173,214 patent/US5412648A/en not_active Expired - Lifetime
- 1993-12-27 EP EP93120960A patent/EP0603916B1/de not_active Expired - Lifetime
- 1993-12-27 DE DE69333206T patent/DE69333206T2/de not_active Expired - Lifetime
- 1993-12-29 CA CA002112528A patent/CA2112528C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CA2112528A1 (en) | 1994-06-26 |
CA2112528C (en) | 1999-07-20 |
EP0603916A3 (de) | 1996-12-27 |
JPH06197128A (ja) | 1994-07-15 |
JP2655464B2 (ja) | 1997-09-17 |
US5412648A (en) | 1995-05-02 |
EP0603916B1 (de) | 2003-09-17 |
EP0603916A2 (de) | 1994-06-29 |
DE69333206D1 (de) | 2003-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69333206T2 (de) | Paketvermittlungssystem unter Verwendung des Belegstatus der Ausgangspuffer | |
DE69216105T2 (de) | Atm-breitbandkoppelfeldeinrichtung mit gepufferten eingängen | |
DE69733703T2 (de) | Puffer von Mehrfachsendezellen in Vermittlungsnetzen | |
DE3856510T2 (de) | Mehrstufige Vermittlungseinrichtung für Nachrichtenkanäle | |
DE69637462T2 (de) | ATM-Vermittlungsstelle mit Eingangs- und Ausgangsanschlussstellen | |
DE69731606T2 (de) | Anlage und verfahren zur änderung von schwellen für überlastkontrolle in atm-vermittlungsstellen | |
DE69915704T2 (de) | Ampic dram | |
DE60120830T2 (de) | Paketvermittlungssystem und Verfahren | |
DE69020578T2 (de) | Grundelement für ein verbindungsnetzwerk eines knotens zur schnellen paketvermittlung. | |
DE69428186T2 (de) | Mehrfachsendeeinrichtung | |
DE3751046T2 (de) | Vermittlungssystem. | |
DE69917835T2 (de) | Datenpfadstrukturen mit Rotatorumschalter | |
DE69129851T2 (de) | Konfigurierbare gigabit/s Vermittlunganpassungseinrichtung | |
DE69124645T2 (de) | Verfahren und Schaltung zur Verkehrsformung | |
DE69520229T2 (de) | ATM-VERMITTLUNGSSTELLE mit höher Kapazität | |
EP0412343B1 (de) | Koppelnetz und Koppelnetzmodul für ein ATM-System | |
CA2038121C (en) | Atm exchange with copying capability | |
DE69328380T2 (de) | Verfahren und vorrichtung zur vermittlung von mehreren verkehrsklassen | |
DE60036682T2 (de) | Maschine zur gewichteten ringförmigen Ablaufsteuerung | |
DE2620220C3 (de) | ||
DE68929523T2 (de) | ATM-Vermittlungssystem | |
DE69324274T2 (de) | Selektive überlastungsregelung für informationsnetze | |
DE69112746T2 (de) | Datenpufferungssystem mit einem Pufferspeicher der Datenblöcke mit fester oder veränderlicher Länge speichert. | |
DE69738386T2 (de) | Verbesserungen in oder sich beziehend auf eine ATM-Vermittlungsstelle | |
DE3787600T2 (de) | Koppelpunktschaltung für Datenpaketraumvermittlung. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: JUNIPER NETWORKS, INC. (N.D.GES.D. STAATES DELAWAR |