DE69314139T2

DE69314139T2 - Steuerschaltung für Flüssigkristallanzeigevorrichtung

Info

Publication number: DE69314139T2
Application number: DE69314139T
Authority: DE
Inventors: Sei Saitoh
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1992-12-02
Filing date: 1993-12-02
Publication date: 1998-05-07
Anticipated expiration: 2013-12-03
Also published as: JP2500417B2; DE69314139D1; EP0600499A1; KR960016730B1; EP0600499B1; JPH06175617A; KR940015957A; US5534885A

Description

Hintergrund der Erfindung

Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Flüssig kristallanzeige-Treiberschaltung, und insbesondere eine Schaltung zum Ansteuern einer Flüssigkristallanzeigetafel, die ein Bild mit mehreren Farbtönen anzeigen kann.

Beschreibung des zugehörigen Standes der Technik

Als Flüssig kristallanzeige-Treiberschaltung zum Erzeugen einer Quelenspannung, die eine durch einen aktiven Matrizentyp verkörperte Flüssigkristallanzeigetafel ansteuert, ist eine Schaltung zum Ermöglichen eines Bildes mit mehreren Farbtönen oder eines Schwarz/Weiß-Bildes in der Größenordnung von acht Grauskalenpegel in der Form einer LSI (einer integrierten Schaltung großen Ausmaßes) implementiert worden und wird nun in Massen produziert und weit verbreitet verwendet.
Fig. 1 ist ein Blockdiagramm, das ein Beispiel einer herkömmlichen Flüssigkristallanzeige-Treiberschaltung zeigt. Zum Anzeigen eines Bildes mit mehreren Grautönen auf einer Flüssigkristallanzeigetafel ist es erforderlich, eine Treiberspannung entsprechend einer erforderlichen Luminanz von Treiberspannungs- Ausgangsanschlüssen T1 bis Tk einer Transistorumschaltschaltung 3 an entsprechende Quellen leitungen der Flüssigkristallanzeigetafel anzulegen.
Für diesen Zweck enthält die Treiberschaltung "k" Stufen von "n"-Bit- Schieberegistern 15a bis 15k, die Bildeingangsdaten Vi von einem Bilddateneingangsanschluß empfangen, eine entsprechende Anzahl von "n"-Bit-Latches 16a bis 16k, die jeweils die "n"-Bit-Daten eines entsprechenden der "n"-Bit- Schieberegister 15a bis 15k zwischenspeichern, und eine entsprechende Anzahl von Selektorschaltungen 14a bis 14k zum selektiven Einschalten von Ausgangstransistoren Q11 bis Qmk, die in der Transistorumschaltschaltung 3 enthalten sind, auf der Basis einer Ausgabe der Latches 16a bis 16k.
Es werden nämlich "n"-Bit-Digitalbild-Eingangsdaten Vi, die "m" Grauskalenpegel anzeigen, vom Bilddateneingangsanschluß 7 zugeführt, und in Antwort auf einen an einen Takteingangsanschluß 1 angelegten Taktimpuls Vc in den "n"-Bit- Schieberegistern 15a bis 15k verschoben und gespeichert. In Antwort auf einen Latch-lmpuls Vr, der an einen Latch-Impulseingangsanschluß 2 angelegt wird, werden die in jedem der Register gespeicherten Daten zu einem entsprechenden der "n"-Bit-Latches 16a bis 16k übertragen.
Die in einem jeweiligen Latch zwischengespeicherten "n"-Bit-Daten werden durch eine entsprechende der Auswahl- bzw. Selektorschaltungen 14a bis 14k decodiert, um zu bewirken, daß ein Transistor der ersten "m" Ausgangsstufentransistoren Q11 bis Qm1, die an den Treiberausgangsanschluß T1 der Transistorumschaltschaltung 3 angeschlossen sind, eingeschaltet wird, und daß ein Transistor der "k"- ten "m" Ausgangsstufentransistoren Q1k bis Qmk, die an den Treiberausgangsanschluß Tk angeschlossen sind, eingeschaltet wird. Bei dieser Anordnung werden Spannungen V1, V2, ..., Vm entsprechend den Drain-Spannungsanschlüssen 8a bis 8m von "m" Grauskalenpegel zugeflihrt, so daß einer externen Flüssigkristallanzeige Spannungen von "m" Grauskalenpegel zugeführt werden.
Beispielsweise ist unter der Annahme, daß die Bildeingangsdaten Vi aus digitalen Signalen D&sub0;, D&sub1;, ..., Dn-1 zusammengesetzt sind, die Spannung Vo, die am Treiberausgangsanschluß T1 erscheint, so wie es in Fig. 2 gezeigt ist.
Bei dieser herkömmlichen Flüssigkristallanzeige-Treiberschaltung ist es dann, wenn die Anzahl von Grauskalenpegeln erhöht wird, erforderlich, externe Spannungsversorgungen mit einer Kapazität mit geringem Widerstand und großem Strom anzuschließen, und daher müssen dann, wenn die Treiberschatung in der Flüssigkristallanzeigetafel eingebaut ist, Verdrahtungseitungen verdickt werden, und der Gesamtaufbau der Flüssigkristallanzeigetafel wird entsprechend groß. Zusätzlich ist es bei einer Erhöhung bezüglich der Anzahl von Pixeln in der Flüssigkristallanzeigetafel für die Treiberschaltung erforderlich, daß sie einen niedrigen Widerstand hat.
Weiterhin wird dann, wenn die Anzahl von Grauskalenpegeln erhöht wird, wenn eine Pufferschaltung mit einer niedrigen Impedanz und einer großen Ausgangskapazität auf demselben Halbleitersubstrat implementiert wird, die Größe dieses Typs extrem groß, und daher wird die Treiberschaltung teuer. Aus diesem Grund sind die meisten dieser Art von Flüssigkristallanzeige-Treibern in der Größenordnung von 8 Grauskalenpegeln bis zu 16 Grauskalenpegeln. Für eine Vollfarbenanzeige ist es jedoch für eine in Zukunft zu vermarktende Flüssigkristallanzeigetafel erforderlich, eine Grauskala von 64 Pegeln oder darüber zu haben.
Unter diesem Umstand hat der Anmelder der vorliegenden Erfindung zum Erhöhen der Anzahl von Grauskalenpegeln einen Ansatz vorgeschlagen, der in der Beschreibung der japanischen Patentanmeldung mit der Nr. Hei 4-80176 offenbart ist. Dieser Ansatz zeigt das Merkmal, daß nicht nur lediglich einer der Transistoren Q&sub1;&sub1; bis Qm1 der Transistorumschaltschaltung eingeschaltet wird, wie bei der in Fig. 1 gezeigten Schaltung, sondern auch gleichzeitig eine Vielzahl von Transistoren der Transistoren Q&sub1;&sub1; bis Qm1 eingeschaltet werden, so daß die vom Treiberspannungsausgangsanschluß T1 ausgegebene Spannung mehrere Spannungspegel hat.
Fig. 3 ist ein Blockdiagramm dieser Flüssigkristallanzeige-Treiberschaltung, und in Fig. 3 sind Elementen, die gleich jenen sind, die in Fig. 1 gezeigt sind, dieselben Bezugszeichen zugeteilt.
Zu diesem Zweck enthält die Treiberschaltung "k" Stufen von "(n+1)"-Bit- Schieberegistern 5a bis 5k, die Bildeingangsdaten von einem Bilddateneingangsanschluß 7 empfangen, eine entsprechende Anzahl von "(n+1)"-Bit-Latches 6a bis 6k, die jeweils die "(n+1)"-Bit-Daten eines entsprechenden der "(n+1)"-Bit- Schieberegister 5a bis 5k zwischenspeichern und eine entsprechende Anzahl von Auswahlschaltungen 4a bis 4k zum selektiven Einschalten von Ausgangstransistoren Q11 bis Qmk, die in der Transistorumschaltschaltung 3 enthalten sind, durch Decodieren der von den Latches 6a bis 6k ausgegebenen Daten. Mit einer selektiven Einschaltsteuerung der Transistoren Q11 bis Qmk in der Transistorumschaltschaltung 3 wird eine Treiberausgangsspannung Vo an jedem der Treiberspannungsausgangsanschlüsse T&sub1; bis Tk erzeugt.
Es werden nämlich digitale Bildeingangsdaten Vi, die aus "(n+1)"-Bits (D&sub0;, D&sub1;, ..., Dn) gebildet sind, vom Eingangsanschluß 7 zugeführt, und in Antwort auf einen Taktimpuls Vc in den "(n+1)"-Bit-Schieberegistern 5a bis 5k sequentiell verschoben und gespeichert. In Antwort auf einen Latch-lmpuls Vr werden die in einem jeweiligen der Register gespeicherten Daten zu einem entsprechenden der "(n+1)"-Bit- Latches 6a bis 6k übertragen. Die in einem jeweiligen Latch zwischengespeicherten "(n+1)"-Bit-Daten werden durch eine entsprechende der Auswahlschaltungen 4a bis 4k dafür decodiert, daß entweder ein Transistor oder zwei Transistoren der ersten "m" Ausgangsstufentransistoren Q11 bis Qm1, die an den Treiberausgangsanschluß T1 der Transistorumschaltschaltung 3 angeschlossen sind, gleichzeitig eingeschaltet werden, und daß entweder ein Transistor oder zwei Transistoren der "k"-ten "m" Ausgangsstufentransistoren Q1k bis Qmk, die an den Treiberausgangsanschluß Tk angeschlossen sind, gleichzeitig eingeschaltet werden. Bei diesem Aufbau werden Spannungen V1, V2, ..., Vm entsprechend den Drain- Spannungsanschlüssen 8a bis 8m von "m" Grauskalenpegeln oder ihre kombinierten Spannungen erzeugt.
Beispielsweise ist unter der Annahme, daß die "(n+1)"-Bit-Bildeingangsdaten Vi aus digitalen Signalen D&sub0;, D&sub1;, ..., Dn zusammengesetzt sind, die Spannung Vo, die am Treiberausgangsanschluß T1 erscheint, so wie es in Fig. 4 gezeigt ist.
Hier wird dann, wenn für die digitalen Signale (D&sub0;, D&sub1;, ..., Dn) = (0, 0, ..., 0) gilt, nur der Ausgangstransistor Q&sub1;&sub1; durch die zugehörige Auswahlschaltung 4a eingeschaltet, so daß die Ausgangsspannung V&sub1; ausgegeben wird. Wenn für die digitalen Signale (D&sub0;, D&sub1;, ..., Dn) = (0, 0, ..., 1) gilt, werden die Ausgangstransistoren Q&sub1;&sub1; und Q&sub2;&sub1; durch die zugehörige Auswahlschaltung 4a gleichzeitig eingeschaltet. Gleichzeitig wird unter der Annahme, daß alle Ausgangstransistoren Q&sub1;&sub1; bis Qmk dieselbe Stromtreiberkapazität haben, die Ausgangsspannung Vo = (V&sub1; + V&sub2;)/2.
Das bedeutet, daß die Ausgangstransistoren gleichmäßig auf demselben Siliziumsubstrat ausgebildet sind, die Eigenschaften der Ausgangstransistoren Q&sub1;&sub1; bis Qmk nur eine kleine Schwankung in einer relativ kleinen Zone innerhalb desselben Chips haben, selbst wenn sie sich von einer Herstellungsgruppe zu einer anderen und von einem Wafer zu einem anderen stark unterscheiden. Die Streuung der Transistoren ist nämlich in der Größenordnung von maximal 10 %. Daher wird Vo zu Vo (V&sub1; + V&sub2;)/2 in Abhängigkeit von einem Verhältnis bei einem Ein- Widerstandsverhältnis der Ausgangstransistoren Q&sub1;&sub1; und Q&sub2;&sub1;. Weiterhin werden zum Realisieren mehrerer Grauskalenpegel in der Flüssigkristallanzeigetafel die Intervalle der Spannungsschritte durch Dividieren der Spannung von etwa 3 V bis 4 V, die an die Flüssigkristallanzeige angelegt wird, durch die Anzahl erforderlicher Grauskalenpegel erhalten.
Beispielsweise dann, wenn 16 Grauskalenpegel erforderlich sind, werden die Spannungsschritte mit den Spannungsintervallen in der Größenordnung von 0,25 V (=4 V/16) an die Flüssigkristallanzeigetafel angelegt. Demgemäß ist unter der Annahme, daß dann, wenn die Ausgangstransistoren Q&sub1;&sub1; und Q&sub2;&sub1; gleichzeitig eingeschaltet sind, eine relative Schwankung zwischen den Ausgangstransistoren Q&sub1;&sub1; und Q&sub2;&sub1; 10 %, und wenn (V&sub1; - V&sub2;) = 0,25 V, die Schwankung der Ausgangsspannung Vo in der Größenordnung von 25 mV. Dies ist nicht so signifikant bei einem auf der Flüssig kristallanzeigetafel angezeigten Bild.
Gleichermaßen werden entweder einer oder zwei von jeweiligen "m" Transistoren der Ausgangstransistoren Q1k bis Qmk durch die zugehörige Auswahlschaltung 4k gleichzeitig eingeschaltet. Somit können (2m - 1) unterschiedliche Ausgangstreiberspannungen von den "m" unterschiedlichen Spannungen Vm erhalten werden, die von den Spannungsversorgungsanschlüssen 8a bis 8m zugeführt werden.
Übrigens sind die Schatungselemente der Transistorumschaltschaltung 3 der Annehmlichkeit halber aus den Transistoren Q&sub1;&sub1; bis Qmk aufgebaut worden. Jedoch kann auch dann, wenn die Transistoren durch Übertragungsgatter ersetzt werden, derselbe Effekt erhalten werden.
Bei der oben angegebenen Flüssig kristallanzeige-Treiberschaltung ist dann, wenn die Ausgangstransistoren Q&sub1;&sub1; und Q&sub2;&sub1; gleichzeitig eingeschaltet werden, da die Ausgangsimpedanz der Ausgangstransistoren Q&sub1;&sub1; und Qmk in der Größenordnung von etwa 10 kΩ bis etwa 5 kΩ ist, der Strom, der durch einen jeweiligen Ausgang fließt, in der Größenordnung von etwa 50 µA bis etwa 25 µA (= 0,25 V/10 kΩ bis 0,25 V/5 kΩ). In einer LCD-Treiber-LSI, bei der eine Treiberschatung für die Flüssigkristallanzeigetafel auf einem Siliziumsubstrat ausgebildet ist, wird der Strom in dem Fall der Ausgangsanzahl von "k" = 192 4,8 mA bis 9,6 mA, und daher wird die verbrauchte elektrische Leistung dementsprechend 1,2 mW bis 2,4 mW (= (4,8 mA bis 9,6 mA) × 0,25 V). Dieser Wert ist fast kein Problem bei der LCD- Treiber-LSI.
Jedoch verwendet die Flüssigkristallanzeigetafel wenigstens 10 LCD-Treiber-LSIs, die jeweils 192 Ausgänge haben, und daher benötigt eine Spannungsversorgung für die Flüssig kristallanzeige-Treiberschaltung wenigstens einen Strom, der den 10 LCD-Treiber-LSIs entspricht, d.h. eine Stromzuführkapazität von 48 mA bis 96 mA. Wenn die Spannungsversorgung 20 V beträgt, ist eine große verbrauchte elektrische Leistung von 0,96 W bis 1,92 W (= (48 mA bis 96 mA) × 20 v) erforderlich.
Weiterhin kann die herkömmliche Flüssigkristallanzeige-Treiberschaltung die (2m - 1) Grauskalenpegel durch gleichzeitiges Einschalten irgendwelcher zweier Transistoren der jeweiligen "m" Transistoren der Ausgangstransistoren Q1k bis Qmk mittels der Auswahlschaltung 4k realisieren. Jedoch dann, wenn die Potentialdifferenz zwischen den gleichzeitig eingeschalteten Transistoren groß ist, ist ein sehr großer Strom für die herkömmliche Flüssigkristallanzeige-Treiberschaltung erforderlich, und daher wird die verbrauchte elektrische Leistung entsprechend groß. Dies ist nicht praktisch.
EP-A-0,478,386 offenbart eine Treiberschaltung für eine Anzeigevorrichtung. Eine Vielzahl paralleler Signalelektroden ist vorgesehen, eine einer Vielzahl von Signalspannungen mit unterschiedlichen Pegeln wird in Übereinstimmung mit einem digitalen Videosignal ausgegeben, das eingegeben wird, oder zwei benachbarte der Signalspannungen werden gleichzeitig ausgegeben. Alternativ dazu wird eine der Signalspannungen zu einer Signalelekrode in einem Teil einer Ausgangsperiode zugeführt, und eine andere der Signaspannungen wird in einem anderen Teil der Ausgangsperiode zur Signalelektrode zugeführt.

Zusammenfassung der Erfindung

Demgemäß ist es eine Aufgabe der vorliegenden Erfindung, eine Flüssigkristallanzeige-Treiberschaltung zu schaffen, die den oben angegebenen Nachteil der herkömmlichen überwunden hat.
Eine weitere Aufgabe der vorliegenden Erfindung besteht im Schaffen einer Treiberschaltung für eine Flüssigkristallvorrichtung mit einer multiplen Grauskala und mit einer reduzierten Anzahl externer Spannungsversorgungen und mit einer reduzierten verbrauchten elektrischen Leistung.
Eine Flüssigkristallanzeige-Treiberschaltung gemäß der vorliegenden Erfindung ist im Anspruch 1 definiert. Die abhängigen Ansprüche 2 bis 6 offenbaren besondere Ausführungsbeispiele der Erfindung.
Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungsbeispiele der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen klar.

Kurze Beschreibung der Zeichnungen

Fig. 1 ist ein Blockdiagramm, das ein Beispiel einer herkömmlichen Flüssigkristallanzeige-Treiberschaltung zeigt;
Fig. 2 ist eine Tabelle, die die Beziehung zwischen den Bildeingangsdaten, der Treiberausgangsspannung und den Umschalftransistoren in der in Fig. 1 gezeigten Schaltung zeigt;
Fig. 3 ist ein Blockdiagramm einer weiteren Flüssigkristallanzeige- Treiberschaltung;
Fig. 4 ist eine Tabelle, die die Beziehung zwischen den Bildeingangsdaten, der Treiberausgangsspannung und den Umschalttransistoren in der in Fig. 3 gezeigten Schaltung zeigt;
Fig. 5 ist ein Blockdiagramm eines Ausführungsbeispiels der Flüssigkristallanzeige-Treiberschaltung gemäß der vorliegenden Erfindung;
Fig. 6 ist ein detailliertes Schaltungsdiagramm der in der in Fig. 5 gezeigten Flüssigkristallanzeige-Treiberschaltung gezeigten Ausgangsschaltung;
Fig. 7 ist eine Tabelle, die die Beziehung zwischen den Eingangsbilddaten und der Ausgangsspannung in der in Fig. 5 gezeigten Flüssigkristallanzeige-Treiberschaltung zeigt;
Fig. 8 ist ein Zeitdiagramm, das einen Betrieb der in Fig. 5 gezeigten Flüssigkristallanzeige-Treiberschaltung darstellt; Fig. 9 ist ein Blockdiagramm eines zweiten Ausführungsbeispiels der Flüssigkristallanzeige-Treiberschaltung gemäß der vorliegenden Erfindung;
Fig. 10 ist ein detailliertes Schaltungsdiagramm der Ausgangsschaltung, die in der in Fig. 9 gezeigten Flüssigkristallanzeige-Treiberschaltung enthalten ist;
Fig. 11 ist ein Schaltungsdiagramm, das ein Beispiel eines Übertragungsgatters darstellt;
Fig. 12 ist ein detailliertes Blockdiagramm, das die Auswahlschaltung in der in Fig. 9 gezeigten Flüssigkristallanzeige-Treiberschaltung zeigt;
Fig. 13 ist ein logisches Diagramm, das eine spezifische Schaltung der in der in Fig. 12 gezeigten Auswahlschaltung enthaltenen Steuerschaltung zeigt;
Fig. 14 ist eine Wahrheitstabelle, die die Beziehung zwischen den Eingängen und den Ausgängen der in Fig. 13 gezeigten Steuerschaltung zeigt;
Fig. 15, 16, 17 und 18 sind Ersatzschaltbilder, die verschiedene Zustände der in der in Fig. 9 gezeigten Flüssigkristallanzeige-Treiberschaltung enthaltenen Ausgangsschaltung zeigen; und
Fig. 19 und 20 sind Tabellen zum Darstellen eines Betriebs der in Fig. 9 gezeigten Flüssig kristallanzeige-Treiberschaltung.

Beschreibung der bevorzugten Ausführungsbeispiele

Nun werden unter Bezugnahme auf die Zeichnungen Ausführungsbeispiele der vorliegenden Erfindung beschrieben.
Nimmt man auf Fig. 5 Bezug, ist dort ein Blockdiagramm eines Ausführungsbeispiels der Flüssigkristallanzeige-Treiberschaltung gemäß der vorliegenden Erfindung gezeigt. Als Beispiel ist das gezeigte Ausführungsbeispiel derart konfiguriert, daß Buddaten von 5 Bits (DM3, DM2, DM1, DM0, DH0) empfangen werden und daß Treiberspannungen von 2&sup5; = 32 Grauskalenpegel erzeugt werden. Zusätzlich ist das signifikanteste Bit der 5-Bit-Buddaten mit "DM3" bezeichnet, und das am wenigsten signifikante Bit der 8-Bit-Bliddaten ist mit "DH0" bezeichnet. Der einfacheren Beschreibung halber werden die Bits "DM3" bis "DM0" der 5-Bit-Buddaten "Haupt- Bits" genannt, und das Bit "DH0" der 5-Bit-Bilddaten wird "Unter-(Interpolations-)Bit" genannt.
Die gezeigte Treiberschaltung enthält "k" Stufen von 5-Bit-Schieberegistern 20a bis 20k, die Bildeingangsdaten von einem Bilddateneingangsanschluß 7 empfangen, eine entsprechende Anzahl von 5-Bit-Latches 21a bis 21k, die jeweils die 5-Bit- Daten eines entsprechenden der 5-Bit-Schieberegister 20a bis 20k zwischenspeichern, externe Grauskalenpegel-Spnnungen VR0, VR1, ..., VR16 entsprechend den 16 Grauskalenpegeln, eine entsprechende Anzahl von Ausgangsschaltungen 22a bis 22k, die jeweils eine Zwischenspannung zwischen jedem Paar von benachbarten Spannungen der Grauskalenpegel-Spnnungen VR0, VR1, ..., VR16 auf der Basis des Interpolations-Bits "DH0" erzeugen, und eine entsprechende Anzahl von UND- Gattern UNDa bis UNDk zum Steuern der Ausgabe des Interpolations-Bits "DH0" von den 5-Bit-Latches 21a bis 21k zu den Ausgangsschaltungen 22a bis 22k auf der Basis einer Ausgangsspannungsinterpolationseingabe Vh.
Fig. 6 zeigt ein Schaltungsdiagramm der Ausgangsschaltungen 22a bis 22k. Jede der Ausgangsschaltungen 22a bis 22k enthält einen Decodierer 24, der die Haupt- Bits "DM3" bis "DM0" der 4 Bits zum Aktivieren eines Auswahlsignals, Übertragungsgatter TG&sub0; bis TG&sub1;&sub6;, die jeweils an die externen Grauskalenpegel-Spnnungen VR0, VR1, ..., VR16 angeschlossen sind, und Steuerschaltungen SE&sub0; bis SE&sub1;&sub6;, die jeweils das Interpolations-Bit "DH0" und eine entsprechende von Ausgaben OM0 bis OM16 des Decodierers 24 empfangen, zum Steuern eines entsprechenden der Übertragungsgatter. Jede der Steuerschaltungen SE&sub0; bis SE&sub1;&sub6; ist aus einem UND-Gatter und einem ODER-Gatter gebildet, die verbunden sind, wie es gezeigt ist.
Die 5-Bit-Bildeingangsdaten DM3 bis DM0 und DH0 werden durch den Bildeingangsanschluß 7 zugeführt und in Antwort auf den Taktimpuls Vc durch die 5-Bit- Schieberegister 20a bis 20k übertragen. In Antwort auf den Latch-Impuls Vr werden die Bildeingangsdaten in den 5-Bit-Schieberegistern 20a bis 20k übertragen und in den 5-Bit-Latches 21a bis 21k zwischengespeichert. Die Haupt-Bits DM3 bis DM0 der in einem jeweiligen Latch zwischengespeicherten Daten werden zum Decodierer 24 einer entsprechenden Ausgangsschaltung 22a bis 22k zugeführt, so daß ein aktiver Auswahlimpuls von einem der Ausgänge OM0 bis OM16 des Decodierers gemäß dem Inhalt der Haupt-Bits DM3 bis DM0 ausgegeben wird, wie es in Fig. 7 gezeigt ist. In Fig. 7 zeigt die Bezeichnung "EIN" einen aktiven Zustand und die Bezeichnung "AUS" zeigt einen inaktiven Zustand.
Das bedeutet, daß dann, wenn (DM3, ..., DM0) = (0, 0, 0, 0) der Ausgang OM0 "EIN" (aktiv) ist, und daß dann, wenn (DM3, ..., DM0) = (0, 0, 0,1), der Ausgang OM1 "EIN" (aktiv) ist. Wenn (DM3, ..., DM0) = (1,1,1,1) gilt, ist der Ausgang OM15 "EIN" (aktiv).
Zusätzlich wird das Unter-Bit DH0 der in einem jeweiligen Latch zwischengespeicherten Daten durch die UND-Gatter UNDa bis UNDk zu den Steuerschaltungen SE&sub0; bis SE&sub1;&sub6; der jeweiligen Ausgangsschaltung 22a bis 22k zugeführt, wenn die Ausgangsspannungsinterpolationseingabe Vh "1" (hoher Pegel) ist. Wenn das Unter-Bit DHO "0" ist, geben die Steuerschaltungen SE&sub0; bis SE&sub1;&sub6; die von den Ausgängen OM0 bis OM16 des Decodierers empfangenen Signale ohne Modifikation aus. Es wird nämlich nur irgendeines der Übertragungsgatter TG&sub0; bis TG&sub1;&sub6; gemäß dem Inhalt der Haupt-Bits DM3 bis DMO eingeschaltet, so daß eine der Grauskalenpegel-Spnnungen VR0 Bis VR16, die jeweils an die "bertragungsgatter TG&sub0; bis TG&sub1;&sub6; angeschlossen sind, ausgewählt und zu einem Ausgangsanschluß AUS (T&sub1; bis Tk) ausgegeben wird.
Andererseits werden dann, wenn das Unter-Bit DH0 "1" ist, die Steuerschaltungen SEn und SE(n+1) durch ein aktives Ausgangssignal OMn des Decodierers 24 ausgewählt, so daß die Übertragungsgatter TGn und TG(n+1) gleichzeitig ausgewählt werden. Als Ergebnis wird eine Zwischenspannung zwischen der Grauskalenpegel- Spnnung VRn, die an die Übertragungsgatter TGn angeschlossen ist, und den Grauskalenpegel-Spnnungen VR(n+1), die an das Übertragungsgatter TG(n+1) angeschlossen sind, am Ausgangsanschluß T&sub1; bis Tk der Ausgangsschaltungen 22a bis 22k erzeugt.
Hier wird unter der Annahme, daß alle Übertrag ungsgatter TG&sub0; bis TG&sub1;&sub6; derart aufgebaut sind, daß sie dieselbe Struktur und denselben Ein-Widerstand haben, die Ausgangsspannung {VRn + VR(n+1)}/2. Die bis hier erklärte Furiktion ist völlig dieselbe wie jene der herkömmlichen Flüssigkristallanzeige-Treiberschaltung. Hier ist die Beziehung zwischen den Eingangsbilddaten und der Ausgangsspannung so, wie es in Fig. 7 gezeigt ist.
Hier wird dann, wenn die Ausgangsspannungsinterpolationseingabe Vh "0" ist, der Ausgang der UND-Gatter UNDa bis UNDk "0", und daher wird nur ein Übertragungsgatter gemäß dem Inhalt der Haupt-Bits DM3 bis DM0 ausgewählt. Andererseits wird dann, wenn die Ausgangsspannungsinterpolationseingabe Vh "1" ist, wenn das Unter-Bit DH0 "0" ist, ein Übertragungsgatter gemäß dem Inhalt der Haupt-Bits DM3 bis DM0 gleich dem Fall von Vh "0" ausgewählt. Jedoch dann, wenn das Unter-Bit DH0 "1" ist, wird eine Grauskalenspannung nahe einer Zwischenspannung zwischen einem Paar von benachbarten Grauskalenspannungsversorgungsspannungen ausgewählt, wie es oben angegeben ist.
Weiterhin wird ein Betrieb des Ausführungsbeispiels der Flüssigkristallanzeige- Treiberschaltung unter Bezugnahme auf das Zeitdiagramm der Fig. 8 beschrieben. In einer Flüssigkristallanzeigetafel vom aktiven Matrixtyp wird eine von einer Quellenseiten-Flüssigkristallanzeige-Treiberschaltung zugeführte Spannung durch einen Verdrahtungsleiter auf der Flüssigkristallanzeigetafel zu einem Dünnfilmtransistor, der zu einem entsprechenden Pixel auf der Flüssigkristallanzeigetafel gehört, während einer horizontalen Abtastperiode T&sub0; geladen.
Beispielsweise wird dann, wenn die in den 5-Bit-Latches 21a bis 21k in Antwort auf den Latch-lmpuls Vr zwischengespeicherten Daten (DM3, DM2, DM1, DM0, DH0) = (0, 0, 0, 0, 1) sind, wenn die Ausgangsspannungsinterpolationseingabe Vh "0" ist, das Übertragungsgatter TG&sub0; gemäß Fig. 7 ausgewählt, so daß V&sub0; ausgegeben wird und daß die Anzeigetafel während einer ersten Teilperiode T&sub1; der horizontalen Abtastperiode T&sub0; auf V&sub0; geladen wird.
Als nächstes werden dann, wenn die Ausgangsspannungsinterpolationseingabe Vh "1" wird, die Übertragungsgatter TG&sub0; und TG&sub1; gemäß Fig. 7 ausgewählt, so daß die Spannung (V&sub0; + V&sub1;)/2 ausgegeben wird, und so daß die Anzeigetafel während einer zweiten und letzten Teieriode T&sub2; der horizontalen Abtastperiode T&sub0; von V auf (V&sub0; + V&sub1;)/2 geladen wird. In diesem Fall ist es unter der Annahme, daß die Spannung vor der Ladung V&sub1;&sub6; ist, für die Spannung erforderlich, sich über einen vollen Schwingungsbereich zwischen V&sub0; und V&sub1;&sub6; zu ändern, und daher ist eine ausreichende Zeitperiode T&sub1; zur Änderung über den vollen Schwingungsbereich erforderlich. Während der Zeitperiode T&sub2; ist es ausreichend, wenn die Spannung sich nur von V&sub0; zu (V&sub0; + V&sub1;)/2 ändert, nämlich über 1/32 des vollen Schwingungsbereichs. Demgemäß kann die Zeitperiode T&sub2; im Vergleich zu den Zeiten von T&sub0; und T&sub1; ausreichend verkürzt werden.
Beispielsweise wird angenommen, daß die Zeitkonstante zum Laden der Flüssigkristallanzeigetafel T&sub0;/6 ist. Ebenso wird angenommen, daß der gesamte Schwingungsbereich 5 V ist, eine Fehlerrate der geladenen Spannung beim Laden über der Periode T&sub0; etwa 0,3 % ist, nämlich 15 mV. Hier ist dann, wenn das Spannungsintervall eines Grauskalenpegels, nämlich 5 V/32 (= 0,15 V), während einer Periode T&sub0;/3 unter derselben Ladungszeitkonstante geladen wird, die Fehlerrate der geladenen Spannung etwa 13 %, nämlich etwa 20 mV. Demgemäß können die Zeitperioden T&sub1; und T&sub2; jeweils zu 2T&sub0;/3 und T&sub0;/3 gemacht werden.
Beim oben angegebenen Betrieb ist die Periode, in der zwei Übertragungsgatter der Übertragungsgatter TG&sub0; bis TG&sub1;&sub6; gleichzeitig im Ein-Zustand sind, die Periode T&sub2;. Demgemäß ist die Zeitperiode, in der die zwei Übertragungsgatter gleichzeitig eingeschaltet sind, so daß der Strom durch die Grauskalenpegel- Spannungsversorgungen fließt und daher die elektrische Leistung verbraucht wird, auf 1/3 verkürzt. Wenn die Zeitkonstante zum Laden der Flüssigkristallanzeigetafel extrem kürzer als die Zeitperiode T&sub0; ist, oder wenn die Anzahl von Grauskalenpegeln erhöht wird, um das Spannungsintervall jedes einzelnen Grauskalenpegels noch kleiner zu machen, kann die Periode von T&sub2; noch kleiner gemacht werden, und daher kann der durchschnittliche Strom der Grauskalenpegel- Spannungsversorgungen entsprechend weiter reduziert werden.
Übrigens ist es eine Selbstverständlichkeit, daß dann, wenn das Unter-Bit DH0 "0" ist, kein Strom durch die Grauskalenpegel-Spannungsversorgungen fließt. Es ist ausreichend, wenn die Ausgangsspannungsinterpolationseingabe Vh entsprechend den Eigenschaften der Flüssigkristallanzeigetafel optimiert ist.
Nun wird unter Bezugnahme auf Fig. 9 ein zweites Ausführungsbeispiel der Flüssigkristallanzeige-Treiberschaltung gemäß der vorliegenden Erfindung erklärt, welches zum Reduzieren des Stroms der Grauskalenpegel-Spannungsversorgungen gemäß dem Prinzip des ersten Ausführungsbeispiels konfiguriert ist, und welches eine multiple Grauskala erhalten kann, die um ein Bit erhöht ist, und zwar mit derselben Anzahl von externen Grauskalenpegel-Spannungsversorgungen. Das bedeutet, daß die Bildeingangsdaten von 5 Bits auf 6 Bits erhöht sind und die Grauskalenpegel von 2&sup6; = 64 mit derselben Anzahl (17) von externen Grauskalenpegel- Spannungsversorgungen erzeugt werden.
Gleich wie beim ersten Ausführungsbeispiel werden die vier signifikantesten Bits DM3 bis DM0 der 6-Bit-Bildeingangsdaten die "Haupt-Bits" genannt, und die zwei am wenigsten signifikanten Bits DH1 bis DH0 der 6-Bit-Bildeingangsdaten werden die "Unter-Bits" genannt.
Die gezeigte Treiberschaltung enthält "k" Stufen von 6-Bit-Schieberegistern 28a bis 28k, die Bildeingangsdaten von einem Bilddateneingangsanschluß 7 empfangen, eine entsprechende Anzahl von 6-Bit-Latches 29a bis 29k, die jeweils die 6-Bit- Daten eines entsprechenden der 6-Bit-Schieberegister 28a bis 28k zwischenspeichern, und eine Anzahl von UND-Gattern UND1a bis UND1k und UND0a bis UND0k zum Steuern der Ausgabe der lnterpolations-Bits auf der Basis einer Ausgangsspannungsinterpolationseingabe Vh, und eine Anzahl von Ausgangsschaltungen 26a bis 26k, die jeweils externe Grauskalenpegel-Spannungen VR0, VR1, ..., VR16 empfangen, zum Erzeugen von Spannungen von 64 Grauskalenpegeln.
Jede der Ausgangsschaltungen 26a bis 26k hat einen Aufbau, wie er in Fig. 10 gezeigt ist. Jede der Grauskalenpegel-Spannungen VRn ist an ein Ende eines Haupt-Übertragungsgatters TGMn und an ein Ende eines Unter- Übertragungsgatters TGHn parallel angeschlossen, und das andere Ende aller Übertragungsgatter ist gemeinsam an einen Ausgangsanschluß AUS (T&sub1; bis Tk) angeschlossen. Fig. 11 zeigt eine detaillierte Logikschaltung des Übertragungsgatters, das als Haupt-Übertragungsgatter TGMn und als Unter-Übertragungsgatter TGHn verwendet wird. Ein N-Kanal-Transistor NMOS und ein P-Kanal-Transistor PMOS sind zwischen einem Eingang "I" und einem Ausgang "O" zueinander parallel geschaltet und ein Gattersignal G wird an ein Gate des N-Kanal-Transistors NMOS und durch einen Inverter INV zu einem Gate des P-Kanal-Transistors PMOS geführt. Somit werden dann, wenn das Gattersignal G auf einem hohen Pegel ist, sowohl der N-Kanal-Transistor NMOS als auch der P-Kanal-Transistor PMOS eingeschaltet, d.h. das Übertragungsgatter wird eingeschaltet. Wenn das Gattersignal G auf einem niedrigen Pegel ist, werden sowohl der N-Kanal- Transistor NMOS als auch der P-Kanal-Transistor PMOS ausgeschaltet, d.h. das Übertragungsgatter wird ausgeschaltet.
Die Haupt-Übertragungsgatter TGM0 bis TGM16 und die Unter-Übertragungsgatter TGH0 bis TGH16 werden durch eine Selektorschaltung 25 ein-aus-gesteuert. Fig. 12 zeigt ein detailliertes Blockdiagramm der Selektorschatung 25. Die Selektorschaltung 25 enthält einen Decodierer 24, der die Haupt-Bits DM3 bis DM0 zum Erzeugen von 16 Auswahlsignalen OM&sub1;&sub5; bis OM&sub0; empfängt, was gleich dem ersten Ausführungsbeispiel ist, und Steuersignale SEL&sub0; bis SEL&sub1;&sub6;, welche den Steuerschatungen SE&sub0; bis SE&sub1;&sub6; des ersten Ausführungsbeispiels entsprechen, die aber die Unter- Bits DH1 und DH0 empfangen. Eine spezifische Schaltung jeder der Steuerschaltungen SEL&sub0; bis SEL&sub1;&sub6; ist in Fig. 13 dargestellt, und deren Wahrheitstabelle ist in Fig. 14 gezeigt. Jede der Steuerschaltungen SEL&sub0; bis SEL&sub1;&sub6; enthält drei ODER-Gatter ODER&sub1;, ODER&sub2; und ODER&sub3;, drei UND-Gatter UND&sub1;, UND&sub2; und UND&sub3; und ein NAND-Gatter NAND&sub1;, die verbunden sind, wie es in Fig. 13 gezeigt ist.
Zuerst wird ein Betrieb der Ausgangsschaltungen 26a bis 26k beschrieben. Alle Haupt-Übertragungsgatter TGM0 bis TGM16 und alle Unter-Übertragungsgatter TGH0 bis TGH16 haben jeweils denselben Ein-Widerstand. Beispielsweise kann dies realisiert werden, wenn alle Übertragungsgatter denselben Aufbau und dieselbe Größe haben, wenn die Flüssigkristallanzeige-Treiberschaltung auf einem Siliziumsubstrat implementiert ist.
Ein Verhältnis zwischen dem Ein-Widerstand der Haupt-Übertragungsgatter TGM0 bis TGM16 und dem Ein-Widerstand der Unter-Übertragungsgatter TGH0 bis TGH16 ist derart eingestellt, daß es 1 : 2 ist. Gleichzeitig sind dann, wenn für die Unter-Bits (DH1, DH0) = (0, 0) gilt, die Ausgaben TGHn der Steuerschaltungen SEL&sub0; bis SEL&sub1;&sub6; "0", und die Ausgabe TGMn ist Mn, wie es aus der Wahrheitstabelle der Fig. 14 zu verstehen ist. Daher wird nur ein gemäß dem Inhalt der Haupt-Bits DM3 bis DM0 ausgewähltes Übertragungsgatter TGMn ausgewählt, so daß Vn vom Ausgang AUS ausgegeben wird. Ein Ersatzschaltbild der Ausgangsschaltung in diesem Zustand ist in Fig. 15 gezeigt. In Fig. 15 und in den nachfolgenden Fig. 16 bis 18 zeigt der Widerstandswert "R" den Ein-Widerstand der Haupt-Übertrag ungsgatter TGM0 bis TGM16 und der Widerstandswert "2R" zeigt den Ein-Widerstand der Unter- Übertragungsgatter TGH0 bis TGH16.
Als nächstes wird die Funktion der Unter-Bits DH1 und DH0 beschrieben. Zuerst ist angenommen, daß die Ausgabe OMn des Decodierers 24 gemäß dem Inhalt der Haupt-Bits DM3 bis DM0 ausgewählt oder aktiviert ist. Gleichzeitig werden dann, wenn die Unter-Bits (DH1, DH0) = (0, 1) sind, die Ausgänge TGMn und TGHn der Steuerschaltung SELn ausgewählt, und ebenso wird der Ausgang TGH(n+1) der Steuerschaltung SEL(n+1) ausgewählt, wie es aus der Wahrheitstabelle der Fig. 14 zu verstehen ist. Gleichzeitig wird ein Ersatzschaltbild der Ausgangsschaltung so, wie es in Fig. 16 gezeigt ist. Das bedeutet, daß die Ausgangsspannung von {3Vn + V(n+1)}14 ausgegeben wird.
Wenn die Unter-Bits (DH1, DH0) = (1, 0) sind, werden die Ausgänge TGMn und TGHn der Steuerschaltung SELn ausgewählt, und ebenso werden die Ausgaben TGM(n+1) und TGH(n+1) der Steuerschaltung SEL(n+1) ausgewählt, wie es aus der Wahrheitstabeile der Fig. 14 zu verstehen ist. In diesem Zustand wird ein Ersatzschaltbild der Ausgangsschaltung so, wie es in Fig. 17 gezeigt ist. Das bedeutet, daß die Ausgangsspannung von (Vn + V(n+1)}/2 ausgegeben wird.
Wenn die Unter-Bits (DH1, DH0) = (1, 1) sind, wird die Ausgabe TGHn der Steuerschaltung SELn ausgewählt, und ebenso werden die Ausgaben TGM(n+1) und TGH(n+1) der Steuerschaltung SEL(n+1) ausgewählt, wie es aus der Wahrheitstabelle der Fig. 14 zu verstehen ist. Gleichzeitig wird ein Ersatzschaltbild der Ausgangsschaltung so, wie es in Fig. 18 gezeigt ist. Das bedeutet, daß die Ausgangsspannung von {Vn + 3V(n+1)}/4 ausgegeben wird.
Wie es oben angegeben ist, können viele unterschiedliche Spannungen durch Parallelschalten der Haupt-Übertragungsgatter TGM0 bis TGM16 und der Unter- Übertragungsgatter TGH0 bis TGH16 zu den Grauskalenpegel- Spannungsversorgungen erzeugt werden, und durch Einschalten dieser Übertragungsgatter in verschiedenen unterschiedlichen Kombinationen.
Nun wird der Gesamtbetrieb des zweiten Ausführungsbeispiels der Flüssigkristallanzeige-Treiberschaltung beschrieben. Wie beim ersten Ausführungsbeispiel werden die Bildeingangsdaten DM3 bis DM0 und DH1 und DH0 durch die 6-Bit- Schieberegister 28a bis 28k übertragen und dann in Antwort auf den Latch-Impuls Vr in die 6-Bit-Latches 29a bis 29k zwischengespeichert. Zusätzlich werden die UND-Gatter UND0a bis UND0k und UND1a bis UND1k durch die Ausgangsspannungsinterpolationseingabe Vh gesteuert, um ein Anlegen der Unter-Bits DH1 und DH0 an die Ausgangsschaltung zu steuern. Somit kann die Beziehung zwischen den Bilddaten und der Ausgangsspannung erhalten werden, wie es in den Tabellen der Fig. 19 und 20 gezeigt ist. Demgemäß kann ein Betrieb wie beim ersten Ausführungsbeispiel durchgeführt werden, und der durchschnittliche Strom, der durch die Grauskalenpegel-Spannungsversorgungen fließt, kann effektiv reduziert werden. Wenn andererseits die Anzahl der Übertragungsgatter erhöht wird, ist es möglich, die Anzahl von Grauskalenpegel-Spannungen zu erhöhen.
Die Erfindung ist somit unter Bezugnahme auf die spezifischen Ausführungsbeispiele gezeigt und beschrieben worden. Es sollte jedoch beachtet werden, daß die vorliegende Erfindung keineswegs auf die Details der dargestellten Strukturen beschränkt ist, sondern Änderungen und Modifikationen innerhalb des Schutzumfangs der beigefügten Ansprüche durchgeführt werden können.

Claims

1. Flüssig kristallanzeige-Treiberschaltung, die folgendes aufweist:

eine Vielzahl von Schalteinrichtungen (22a, 22b, ..., 22k), die jeweils ein erstes Ende aufweisen, das gemeinsam an einer Quellenleitung einer Flüssigkristallanzeigetafel angeschlossen ist, und ein zweites Ende, das jeweils an einer Vielzahl von Treiberspannungen (VR0, VR1, ..., VR16) angeschlossen ist, um eine unterschiedliche Spannung zur Quellenleitung zuzuführen, und

eine Steuereinrichtung (20a, 20b, ..., 20k), die Bildeingabedaten zum selektiven Einschalten der Schalteinrichtungen empfängt, um eine Anzeige mit vielen Grautönen zu realisieren,

wobei die Steuereinrichtung (20a, 20b, ..., 20k) Einrichtungen enthält, die basierend auf den Bildeingabedaten angeordnet sind, um nur eine Schalteinrichtung aus der Vielzahl von Schalteinrichtungen (22a, 22n, ..., 22k) während einer ersten Teilperiode einer horizontalen Anzeigeperiode einzuschalten und um wenigstens zwei Schalteinrichtungen aus der Vielzahl von Schalteinrichtungen (22a, 22b, ... 22k) während einer zweiten Teilperiode der einen horizontalen Anzeigeperiode gleichzeitig einzuschalten, wobei die wenigstens zwei Schalteinrichtungen die eine Schalteinrichtung enthalten, die während der ersten Teilperiode eingeschaltet ist,

wobei die zweite Teieriode von der ersten Teilperiode unterschiedlich ist und der ersten Teilperiode folgt.

2. Flüssigkristallanzeige-Treiberschaltung nach Anspruch 1, wobei jede der Schalteinrichtungen (22a, 22b, ..., 22k) eine Vielzahl von Schaltelementen (TG0, TG1, ..., TG16) enthält, und

wobei dann, wenn die Vielzahl von Schalteinrichtungen ausgewählt ist, die Steuereinrichtung (20a, 20b, ..., 20k) auf der Basis der Bildeingabedaten so steuert, daß eine Kombination von Schaltelementen, die in der Vielzahl der ausgewählten Schalteinrichtungen enthalten ist, eingeschaltet wird.

3. Flüssigkristallanzeige-Treiberschaltung nach Anspwch 1, wobei die zweite Teilperiode kürzer als die der ersten Teilperiode und die der einen horizontalen Anzeigeperiode ist.

4. Flüssigkristallanzeige-Treiberschaltung nach Anspruch 3, wobei die erste Teilperiode eine Dauer von 2/3 von derjenigen der einen horizontalen Anzeigeperiode hat, und die zweite Teilperiode eine Dauer von etwa 1/3 von derjenigen der einen horizontalen Anzeigeperiode hat.

5. Flüssig kristallanzeige-Treiberschaltung nach Anspruch 1, wobei während der ersten Teilperiode nur die eine Schalteinrichtung ausgewählt wird, um einen Wert nahe einem vorbestimmten Sollwert auszuwählen, und eingeschaltet wird, und

wobei während der zweiten Teilperiode die eine Schalteinrichtung oder wenigstens einige der Vielzahl von Schalteinrichtungen gleichzeitig eingeschaltet werden, so daß der Sollspannungswert erhalten wird.

6. Flüssig kristallanzeige-Treiberschaltung nach Anspruch 1, wobei die nur eine Schalteinrichtung, die während der ersten Teilperiode eingeschaltet wird, durch einen Teil mit dem signifikantesten Bit (MSB) der Bildeingabedaten ausgewählt wird, wenn ein Teil mit dem am wenigsten signifikanten Bit (LSB) der Bildeingabedaten ein vorbestimmter Wert ist.