DE69207271T2 - Verfahren zur Demodulation von RDS-Signalen auf numerische Weise, und Demodulator zur Durchführung dieses Verfahrens - Google Patents

Description

• Die Erfindung betrifft ein Verfahren zur Demodulation von Signalen vom Typ RDS sowie einen Demodulator von RDS Signalen. pDas RDS-System (Radio Data System) ist ein System für das Senden digitaler Daten über einen Hilfsträger eines frequenzmodulierten Rundfunksignals, deren Spezifikationen durch den Europäischen Rundfunkverein definiert wurden.
• Die gesendeten Daten können sehr verschiedener Art sein (Art und Name des Senders, Uhrzeit und Datum usw. oder Funktextinformationen). Sie werden aus dem Hilfsträger mittels eines geeigneten Decoders hergeleitet, der insbesondere einen Demodulator umfaßt, welcher die Rohdaten (Datenbitfolgen) aus diesem Hilfsträger extrahiert.
• Genauer ist die vom RDS angewandte Modulation von der amplitudenmodulierten Art mit zwei Seitenbändern mit Unterdrückung der Trägerfrequenz und differentieller Kodierung durch zweiphasige Signale, wobei die Frequenz des Hilfsträgers 57 kHz beträgt (dieser Wert entspricht der 3. Harmonischen des Hilfsträgers des 19 kHz stereo Steuersignals des gesendeten Rundfunksignals) und die Seitenbänder sich in einer Entfernung von 1187,5 Hz der zentralen Hilfsträgerfrequenz befinden.
• Bisher wird die RDS Demodulationsfunktion analog und durch eine spezifische Komponente durchgeführt (integrierte Hybridschaltung). Unter anderen werden in den deutschen Patentanträgen DE-A-39 10330 und DE-A-37 43 213 Empfänger beschrieben, die solche Analogdemodulatoren enthalten.
• Aufgrund seiner spezifischen Eigenschaft verursacht diese Komponente zwangsweise erhöhte Herstellungskosten, einen erhöhten Energieverbrauch sowie einen zusätzlichen Platzbedarf. Dies sind Zwänge, die zum heutigen Trend gegenläufig sind, nämlich die Miniaturisierung der RDS-Schaltungen, insbesondere im Bereich der Empfänger für Rundfunkmeldedienste, bei denen die größtmögliche Miniaturisierung und die am längsten andauernde Autonomie besonders erwünscht sind.
• Im Patent US-A-3 835 386 wird ein Demodulator für Binärsignale vorgestellt, der über Mittel zum Erfassen der Umhüllenden verfügt.
• Ein Zweck der vorliegenden Erfindung ist es, einen neuen RDS-Demodulationsmodus bereitzustellen, der auf einem digitalen Konzept aufbaut anstatt des bisher üblichen analogen Konzepts.
• Der Hauptvorteil einer solchen RDS-Demodulation über digitalen Weg ist, daß sie mit Hilfe eines Programms über einen Mikroprozessor durchgeführt werden kann - handelt es sich beim Mikroprozessor um eine Komponente, die auf jeden Fall im Empfänger vorhanden sein muß, um die digitalen Rohsignale vor der weiteren Verarbeitung zu dekodieren.
• Es kann somit eine spezifische integrierte Schaltung eliminiert werden, die bisher der alleinigen Demodulationsfunktion diente. Neben der Kosten- und Platzbedarfsverringerung erlaubt dies eine Erhöhung der Autonomie des Empfängers durch Einsparen des bisher für die Demodulationsfunktion erforderlichen Energieverbrauchs.
• Zweck der Erfindung ist somit die Demodulation von RDS-Signalen, d. h., von Signalen bei denen insbesondere ein Hilfsträger eines Rundfunksignals durch ein Eingangssignal moduliert wird, welches digitale Daten trägt, wobei es sich bei der Modulation um eine Amplitudenmodulation des Hilfsträgers durch ein periodisches Signal mit im voraus festgelegter Frequenz handelt, und wobei die Amplitude des periodischen Signals bei der halben Periode im Verhältnis zu einem gegebenen Schwellenwert variiert.
• Das Verfahren der Erfindung ist durch die im Hauptanspruch dargestellten Schritte charakterisiert. Eine gewisse Anzahl vorteilhafter Eigenschaften der Anwendung dieses Verfahrens sind in den Ansprüchen 2 bis 5 dargestellt.
• Ein weiterer Zweck der Erfindung ist die Realisierung eines Demodulators für die bereits erwähnten RDS-Signale, d. h. eine Schaltung, die am Eingang eine modulierte Trägerfrequenz eines gesendeten Funksignals empfängt und am Ausgang ein binäres Datensignal liefert, das die in Anspruch 6 dargestellten Elemente umfaßt.
• Die Erfindung soll nun näher beschrieben werden, und zwar bezugnehmend auf die beigefügten Figuren.
• Figur 1 ist eine schematische Darstellung der Struktur der Schaltung der Erfindung.
• Figur 2 zeigt die Art, wie die binären RDS-Daten in dem Signal kodiert sind, so wie er am Eingang der Schaltungen erscheint.
• Figur 3 entspricht der Figur 2 nach Extraktion der positiven Signalumhüllenden.
• Figur 4 zeigt den Demodulationsalgorithmus, der das Extrahieren der Datenbits aus der RDS-Information ermöglicht.
• In Figur list die Schaltung der Erfindung im Blockschema dargestellt. Sie umfaßt im wesentlichen eine Analogschaltung für die Formatierung des Signals 1, die am Eingang den durch die RDS-Signale modulierten 57 kHz Hilfsträger empfängt und am Ausgang die positive Umhüllende liefert, d.h. das modulierende Signal, das die RDS-Daten enthält. Dieses modulierende Signal wird einem Analog-/Digitalwandler 2 zugeführt, der in klassischer Weise das Abtasten und die Umwandlung des Signals in einen digitalen Wert durchführt (beispielsweise über 8 Bits). Zuletzt ist ein digitaler Prozessor 3 ebenfalls vorgesehen, der die Demodulationsfunktion sicherstellt, d.h. das Erkennen der aufeinanderfolgenden Binärsymbole, die von der modulierten Trägerfrequenz befördert werden.
• Diese Gruppe liefert am Ausgang, ausgehend von der 57 kHz modulierten Hilfsträgerfrequenz, einerseits die digitalen RDS-Rohdaten (Folge von Datenbits) und andererseits ein synchrones Taktgebersignal für das Kadenzieren dieser Daten bei 1187,5 Hz, welches nach dem Fluß der demodulierten Daten erzeugt wird, was seinen perfekten Gleichlauf sicherstellt.
• Die Gruppe der Funktionen der Blöcke 1, 2 und 3 kann durch eine einzige Komponente verwirklicht werden, zum Beispiel ein integriertes Mikrorechenwerk, dessen Schaltkreise zur digitalen Signalverarbeitung die Schnittstelle zwischen dem analogen und dem digitalen Teil sicherstellen.
• Der Prozessor 3, der für die Demodulation der Erfindung angewandt wird, d.h. für das Extrahieren der digitalen Rohdaten, kann ebenfalls angewandt werden, um das Dekodieren dieser digitalen Daten, d.h. deren Gruppierung in Wörter, sicherzustellen sowie die Auswahl der einschlägigen Information, die Konversion ihres Formats usw.
• Die Figuren 2 und 3 veranschaulichen den Modus zum Modulieren des Hilfsträgers: diese Modulation, die typisch für RDS-Signale ist, ist eine Phasenmodulation bei der der Hilfsträger (der in Fig. 2 sichtbar ist) durch ein periodisches Signal mit derselben Kadenz wie der Digitaldatenfluß amplitudenmoduliert wird, wobei dieses moduherende Signal selbst einer Modulation durch Amplitudenvariation des Signals bei der halben Periode durch die binären RDS-Daten unterliegt. Ist demnach, wie in Fig. 2 dargestellt, das binäre Datensignal eine '0', so ist die Amplitude des Signals bei der halben Periode null (in der Praxis, ist sie kleiner als ein gegebener Schwellenwert); ist dagegen das gesendete Datensignale eine '1', ist die Amplitude des Signals bei der halben Periode nicht null "in der Praxis ist sie größer als der vorgegebene Schwellenwert).
• Figur 3 zeigt dieselben Signale wie Fig. 2, aber nach Extraktion der positiven Signalumhüllenden, d. h. nach Unterdrückung des 57 kHz Hilfsträgers und Aufrechterhalten der alleinigen 1187,5 Hz Seitenbänder. Der Schwellenwert im Verhältnis zu dem man die Amplitude des Signals bei der halben Periode vergleicht wurde mit 5 bezeichnet.
• Das Verfahren der Erfindung ist in den Diagrammen der Figuren 4 und 5 veranschaulicht: Figur 4 entspricht den vorausgehenden Synchronisierungsschritten der Perioden des Eingangssignals über die Abtastperioden, während Figur 5 den tatsächlichen Extraktionsschritten der Datenbits entspricht.
• Um die Synchronisierung (Fig. 4) durchzuführen, beginnt man (Block 10) mit dem Speichern einer Reihe von n aufeinanderfolgenden Abtastwerten, die eine Periode des 1187,5 Hz Eingangssignals darstellen. Man untersucht dann, ob es sich dabei um eine beliebige oder um eine synchronisierte Periode (Test 11) handelt, d. h., anders ausgedrückt, ob sie im betrachteten Zeitfenster einem Signal wie dem der Figur 3 entspricht oder nicht.
• Es wird angenommen, daß die Synchronisation effektiv ist (d. h., die Antwort auf Test 11 ist positiv), wenn die Signalperiode kumulativ die drei folgenden Eigenschaften aufweist: (i) die Amplitude am Anfang der Periode (anfängliches unter den n Abtastwerten) ist kleiner als der Schwellenwert 5, (ii) die Amplitude am Ende der Periode (letzter Abtastwert) ist ebenfalls kleiner als der Schwellenwert und (iii) die Amplitude in der Mitte der Periode "mittlerer Abtastwert> ist dagegen größer als der Schwellenwert. Anders ausgedrückt, man sucht ein Signal, wie das auf der rechten Seite der Figur 3 dargestellte.
• Wenn die Synchronisierung effektiv ist, kann man zur Demodulation übergehen.
• Andernfalls liest man den nächsten Abtastwert (Block 12), der den n-1 vorausgegangenen Abtastwerten hinzugefügt wird (Block 13), und dieser neue Satz von n Abtastwerten wird wieder Test 11 unterworfen und so weiter, bis eine effektive Synchronisierung festgestellt wird.
• Wenn diese Synchronisierung erreicht ist, kann man die Binärinformation extrahieren, durch Anwendung des in Figur 5 dargestellten Entscheidungsalgorithmus.
• Zunächst werden die Blöcke 15 und 17 unberücksichtigt gelassen.
• Der Algorithmus beginnt mit dem Lesen der n aufeinanderfolgenden Abtastwerte (Blöcke 14 und 1 6), und der so gebildete Satz von Abtastwerten wird durch die Tests 18 bis 22 analysiert.
• Zuerst wird geprüft, ob der Pegel des anfänglichen Abtastwertes tatsächlich kleiner als der Schwellenwert ist (Test 18), so wie der Pegel des letzten Abtastwertes (Test 19). Ist dies nicht der Fall, wird angenommen&sub1; daß die Synchronisierung verlorengegangen ist (Block 20), was die sofortige Rückkehr (Block 21) zum oben mit Bezug auf Figur 4 erläuterten Algorithmus für das Suchen der Synchronisation bewirkt.
• Andernfalls, d. h. wenn die Tests 18 und 1 9 den Erhalt der Synchronisierung bestätigen, wird der mittlere Abtastwert des vorher gelesenen Satzes von n Abtastwerten untersucht (Test 22) und je nachdem, ob dieser größer(Block 23) oder kleiner (Block 24) als der Schwellenwert ist, wird entschieden, ob das entsprechende Datenbit eine '1' bzw. eine '0' ist. Dieses Ergebnis wird an den Ausgang zur Weiterverarbeitung gegeben.
• Der Vorgang wird durch Lesen der n folgenden Abtastwerte (Blöcke 14 und 16), durch Bestätigung des Erhalts der Synchronisierung usw., wiederholt.
• Vorteilhafterweise ist der Schwellenwert 5 nicht fest und endgültig festgelegt, sondern es handelt sich um einen anpassenden Schwellenwert, der dynamisch als Funktion der Höchstamplitude der Signalumhüllenden variiert, d.h. der Amplitude, die man bei T/4 und bei 3T/4 messen kann, wobei T die Periode ist. Der Schwellenwert ist dann ein regelmäßig aktualisierter relativer Schwellenwert, wodurch die Variationen der langen Amplituden des zu untersuchenden Signals kompensiert werden können. Ausgehend von den aufeinanderfolgenden Abtastwerten von einer Halbperiode oder von allen Halbperioden des Signals, kann man ebenfalls dadurch vorgehen, daß man von einem Wert zum anderen den Höchstwert des Abtastwertes sucht und den Schwellenwert ausgehend von dem so gefundenen Wert festlegt (beispielsweise indem man als Schwellenwert 1/32, bzw. 1/1 6, 1/64 usw. des so gefundenen Höchstwertes nimmt).
• Andererseits ermöglicht der Algorithmus der Erfindung in sehr einfacher Weise und gleichzeitig zur Analyse der Abtastwerte, ein Taktgebersignal zu erzeugen, dessen Periode dieselbe ist, wie die des zu analysierenden Signals (d. h., entsprechend einer Frequenz von 1187,5 Hz) und vor allem, welches mit diesem synchron ist; d. h. daß entweder die steigende oder die absteigende Front des Taktgebersignals genau zu dem Zeitpunkt erzeugt wird, zu dem das binäre Datensignal durch den digitalen Demodulator herausgegeben wird.
• Zu diesem Zweck ist es ausreichend, die n Abtastwerte einer jeden Periode in zwei Takten zu lesen, d. h., daß es werden zuerst n/2 Abtastwerte gelesen (Block 14), dann wird eine Front des Taktgebersignals erzeugt (Block 1 5), dann werden die folgenden n/2 Abtastwerte gelesen (Block 16) und zuletzt wird die umgekehrte Front des Taktgebersignals erzeugt (Block 17). Da die in Frage kommenden Abtastwerte vorher durch den in der Fig. 4 dargestellten Algorithmus synchronisiert wurden, wird somit ein perfekt synchronisiertes Taktgebersignal erzeugt, wobei weder zusätzliche Komponenten noch ein zusätzlicher Algorithmus benötigt werden.

Claims (10)

1. Verfahren zur Demodulation von RDS-Signalen, bei dem ein Hilfsträger eines Rundfunksignals durch ein Eingangssignal moduliert wird, welches digitale Daten trägt, wobei es sich bei der Modulation um eine Amplitudenmodulation des Hilfsträgers durch ein periodisches Signal mit im voraus festgelegter Frequenz handelt, und wobei die Amplitude des periodischen Signals bei der halben Periode im Verhältnis zu einem gegebenen Schwellenwert (5) variiert; das Verfahren ist durch die folgenden Schritte gekennzeichnet:

(a) Abtastung (2) des Eingangssignals bei n Mal der im voraus festgelegten Frequenz,

(b) Synchronisierung (11) dieser Abtastwerte mit dem Eingangssignal durch Suche, für jede Serie von n erfaßten aufeinanderfolgenden Abtastwerten, des Abtastwertes der dem Periodenanfang des periodischen Signals entspricht,

(c) Analyse (18, 19, 22) dieser derart synchronisierten Reihe von n Abtastwerten, um folgendes zu bewirken:

Anlegen einer '1' am Ausgang (23), wenn der mittlere Abtastwert dieser Reihe größer ist als der Schwellenwert oder

andernfalls, Anlegen einer '0' am Ausgang (24) sowie

(d) Gewinnung der n nachfolgenden Abtastwerte (14 - 16) des ankommenden Signals und Rückkehr zum Schritt (c).

2. Verfahren gemäß Anspruch 1, wobei der Schritt (b) die folgenden Unterschritte umfaßt:

(b1) Speichern (10) einer Reihe von n auferneinaderfolgenden Abtastwerten des Eingangssignals,

(b2) Analyse, unter den abgestasteten Werten (18, 19, 22), des Wertes des anfänglichen, des zentralen und des letzten Abtastwertes,

(b3) Übergang zum Schritt (c), wenn der zentrale Abtastwert größer als der Schwellenwert (5) ist und der erste und der letzte Abtastwert (18, 19) beide kleiner als dieser Schwellenwert sind oder

(b4) andernfalls (24), Gewinnung eines neuen Abtastwertes und Zugabe dieses Wertes zu den n-1 letzten Abtastwerten der Serie solcher Werte, die im Unterschritt (b1) gewonnen wurden, und Ausführen des Unterschritts (b3) auf der Grundlage dieser neuen Reihe von n Abtastwerten,

3. Verfahren gemäß Anspruch 1, wobei der Schritt (c) außerdem einen vorausgehenden Unterschritt für das Erfassen des Synchronisationsverlustes (20) umfaßt, der die Rückkehr zum Schritt (a) erzwingt, wenn der anfängliche oder der letzte Abtastwert des Satzes von n Abtastwerten kleiner als der Schwellenwert (18, 19) ist.

4. Verfahren gemäß Anspruch 1, in dem gleichzeitig mit der Gewinnung der Abtastwerte des Eingangssignals ein Datentaktgebersignal an den Ausgang durch Erzeugung einer Impulsfront (1 5, 17) angelegt wird, nach Gewinnung der n/2 ersten und der n/2 letzten Abtastwerte einer jeden Serie von n synchronisierten Abtastwerten.

5. Vefahren gemäß Anspruch 1, wobei der Schritt (c) außerdem einen vorhergehenden Schritt für die dynamische Festlegung des Schwellenwertes umfaßt, der als Funktion der Amplitude des größeren Abtastwertes unter den n12 ersten Abtastwerten der Serie festgelegt wird.

6. Demodulator (4) für RDS-Signale, der am Eingang einen Hilfsträger eines Funksignals empfängt, das durch ein Eingangssignal moduliert wird, welches digitale Daten trägt, wobei es sich bei der Modulation um eine Amplitudenmodulation des Hilfsträgers durch ein periodisches Signal mit im voraus festgelegter Frequenz handelt, und wobei die Amplitude des periodischen Signals bei der halben Periode im Verhältnis zu einem gegebenen Schwellenwert (5) variiert, und der am Ausgang ein binäres Datensignal herausgibt, dadurch gekennzeichnet, daß er folgendes umfaßt:

- Mittel (2) für das Abtasten des Eingangssign als beim n-fachen der im voraus festgelegten Frequenz;

- Mittel (3) zum Synchronisieren der Abtastwerte des Eingangssignals durch Suchen des Abtastwertes, der einem Periodenanfang des periodischen Signals entspricht, für jede Serie von n aufeinanderfolgenden gewonnenen Abtastwerten,

- Mittel (3) zum Analysieren dieser Serie von n derart synchronisierten Abtastwerten, um:

eine '1' am Ausgang anzulegen, wenn der zentrale Abtastwert dieser Reihe größer ist als der Schwellenwert oder

andernfalls eine '0' am Ausgang anzulegen sowie

- Mittel zur Gewinnung (3) der n nachfolgenden Abtastwerte des Eingangssignals.

7. Demodulator gemäß Anspruch 6, dadurch gekennzeichnet, daß er zusätzlich Mittel zum Erfassen der Umhüllenden (1) umfaßt, um das periodische Signal aus dem modulierten Hilfsträger zu extrahieren.

8. Demodulator gemäß Anspruch 6, dadurch gekennzeichnet, daß die Mittel zum Abtasten des Eingangssignals einen Analog-/Digitalwandler umfassen.

9. Demodulator gemäß Anspruch 6, dadurch gekennzeichnet, daß die Mittel zum Synchronisieren der Abtastwerte des Eingangssignals, die Analysemittel und die Gewinnungsmittel, einen Digitalprozessor (3) umfassen.

10. Demodulator gemäß Anspruch 9, wobei der Digitalprozessor (3) am Ausgang ebenfalls ein Taktsignal abgibt, das gemäß der Abgabe der binären Ausgangswerte kadenziert ist.