DE69131958T2 - Verfahren zum Konfigurieren eines Speichersystems - Google Patents

Verfahren zum Konfigurieren eines Speichersystems

Info

Publication number
DE69131958T2
DE69131958T2 DE69131958T DE69131958T DE69131958T2 DE 69131958 T2 DE69131958 T2 DE 69131958T2 DE 69131958 T DE69131958 T DE 69131958T DE 69131958 T DE69131958 T DE 69131958T DE 69131958 T2 DE69131958 T2 DE 69131958T2
Authority
DE
Germany
Prior art keywords
memory
dram
bank
populated
banks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69131958T
Other languages
German (de)
English (en)
Other versions
DE69131958D1 (de
Inventor
Otto Sponring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor Inc
Original Assignee
Samsung Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor Inc filed Critical Samsung Semiconductor Inc
Application granted granted Critical
Publication of DE69131958D1 publication Critical patent/DE69131958D1/de
Publication of DE69131958T2 publication Critical patent/DE69131958T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
DE69131958T 1990-09-17 1991-09-17 Verfahren zum Konfigurieren eines Speichersystems Expired - Lifetime DE69131958T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58328390A 1990-09-17 1990-09-17
PCT/US1991/006714 WO1992005491A1 (en) 1990-09-17 1991-09-17 Method and apparatus for memory size selection

Publications (2)

Publication Number Publication Date
DE69131958D1 DE69131958D1 (de) 2000-03-09
DE69131958T2 true DE69131958T2 (de) 2000-10-12

Family

ID=24332459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69131958T Expired - Lifetime DE69131958T2 (de) 1990-09-17 1991-09-17 Verfahren zum Konfigurieren eines Speichersystems

Country Status (4)

Country Link
EP (1) EP0500915B1 (enExample)
AU (1) AU8722691A (enExample)
DE (1) DE69131958T2 (enExample)
WO (1) WO1992005491A1 (enExample)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN121478671B (zh) * 2025-10-30 2026-08-04 算苗科技(北京)有限公司 一种存储器模组及其数据处理方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234934A (en) * 1978-11-30 1980-11-18 Sperry Rand Corporation Apparatus for scaling memory addresses
FR2443735A1 (fr) * 1978-12-06 1980-07-04 Cii Honeywell Bull Dispositif de controle automatique de la capacite memoire mise en oeuvre dans les systemes de traitements de l'information
JPS55110355A (en) * 1979-02-16 1980-08-25 Toshiba Corp Memory board and selection system for it
GB2087607B (en) * 1980-11-06 1984-10-24 British Gas Corp Computer-based control system
US4566082A (en) * 1983-03-23 1986-01-21 Tektronix, Inc. Memory pack addressing system
JPS62190999U (enExample) * 1986-05-23 1987-12-04
US4908789A (en) * 1987-04-01 1990-03-13 International Business Machines Corporation Method and system for automatically assigning memory modules of different predetermined capacities to contiguous segments of a linear address range
US4951248A (en) * 1988-03-04 1990-08-21 Sun Microsystems, Inc. Self configuring memory system
US5027313A (en) * 1988-08-25 1991-06-25 Compaq Computer Corporation Apparatus for determining maximum usable memory size
US5012408A (en) * 1990-03-15 1991-04-30 Digital Equipment Corporation Memory array addressing system for computer systems with multiple memory arrays

Also Published As

Publication number Publication date
WO1992005491A1 (en) 1992-04-02
EP0500915A1 (en) 1992-09-02
EP0500915B1 (en) 2000-02-02
DE69131958D1 (de) 2000-03-09
EP0500915A4 (enExample) 1994-01-12
AU8722691A (en) 1992-04-15

Similar Documents

Publication Publication Date Title
DE3850901T2 (de) Datenverarbeitungsanordnung mit Mitteln zur angrenzenden Adressierung eines Speichers.
DE69124905T2 (de) Datenverarbeitungsvorrichtung zur dynamischen Zeiteinstellung in einem dynamischen Speichersystem
DE10345383B4 (de) Bankadreßabbildung gemäß einer Bankhaltezeit bei dynamischen Direktzugriffsspeichern
DE68923437T2 (de) Adressenübersetzung für Seiten mehrfacher Grösse.
DE69126268T2 (de) Halbleiterspeicheranordnung mit verriegelten Zeilenleitungszwischenverstärken, angesteuert durch ein Speisespannungseinschaltrücksetzsignal
DE19526007C2 (de) Horizontal partitionierter Befehls-Cache-Speicher
DE69131734T2 (de) Datenprozessor mit verschachteltem DRAM-Speicher
DE3834759C2 (enExample)
DE68920419T2 (de) Verfahren und Anordnung für eine leistungsfähige DRAM-Steuerung.
DE69018112T2 (de) Hochleistungsspeichersystem.
DE69031411T2 (de) Verfahren und Anordnung zum Lesen, Schreiben und Auffrischen eines Speichers mit direktem virtuellem oder physikalischem Zugriff
DE69316955T2 (de) Rechenanlage mit synchronem, dynamischem Speicher
DE69229667T2 (de) Simulierte cachespeicher-assoziativität
DE602004002300T2 (de) Selektive bankauffrischung
DE102004027121B4 (de) Ein Mehrfachbankchip, der mit einer Steuerung kompatibel ist, die für eine geringere Anzahl von Banken entworfen ist, und ein Verfahren zum Betreiben
DE10307244B4 (de) Automatische Vorladesteuerungsschaltung und zugehöriges Vorladesteuerungsverfahren
DE3852695T2 (de) Multiprozessorsystem mit mehreren Speichern.
DE3885985T2 (de) Speichersteueranordnung für ein Daten verarbeitendes System.
DE69330819T2 (de) Synchrone LSI-Speicheranordnung
DE69029815T2 (de) Zentralisierte referenz- und änderungstabelle für eine virtuelle speicheranordnung
DE60315190T2 (de) Vorladevorschlag
DE69222743T2 (de) Speichereinrichtung und Verfahren zur Verwendung in einer Datenverarbeitungsanordnung
DE112004000694B4 (de) Ein Verfahren und eine Vorrichtung zur Verbesserung der Multi-CPU-Systemleistung für Speicherzugriffe
DE69027919T2 (de) Anordnung und Verfahren zur Unterstützung des Zugriffs auf E/A-Geräte durch grosse, direkt abgebildete Datencache-Speicher
DE10233250A1 (de) Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition