DE69123717T2

DE69123717T2 - Schaltvorrichtung

Info

Publication number: DE69123717T2
Application number: DE69123717T
Authority: DE
Inventors: Willy Rombaut
Original assignee: L&M Services BV
Current assignee: L&M Services BV
Priority date: 1990-08-28
Filing date: 1991-08-22
Publication date: 1997-06-19
Anticipated expiration: 2011-08-23
Also published as: EP0497947A1; BE1004548A3; JPH05503823A; US5321312A; ES2098366T3; EP0497947B1; WO1992003864A1; DE69123717D1; ATE146627T1

Description

Die vorliegende Erfindung bezieht sich auf eine Schalteinrichtung zum Ein- und Ausschalten von Einheiten, die mit elektrischem Strom betreibbar sind, insbesondere Einheiten, die an das Stromversorgungsnetz anschließbar sind, die folgendes aufweist:
eine erste Reihe von Schaltern, die mit einem Verzweigungselement verbunden sind, das weiterhin mit ersten Eingängen von einer zweiten Reihe von Schaltern verbunden ist, welche jeweils einer ersten Ausgang, an den die Einheiten anschließbar sind, und einen zweiten Eingang aufweisen, an den eine Stromversorgung, insbesondere das Stromversorgungsnetz, anschließbar sind; und die ferner mindestens einen Adressengenerator aufweist, so daß jeder Adressengenerator mit einem ersten Eingang von mindestens einem Schalter der ersten Reihe verbunden ist, um dem daran angeschlossenen Schalter eine Adresse zuzuordnen, wobei die Adresse mit einer weiteren Adresse korrespondiert, welche der Einheit zugeordnet ist, die von dem Schalter gesteuert ist; wobei das Verzweigungselement an einen Bus angeschlossen ist, der mit einer vorgegebenen Anzahl n von Übertragungsleitungen zur Kommunikation zwischen dem einen oder mehreren Adressengenerator(en) und dem Verzweigungselement versehen ist.
Eine solche Schalteinrichtung ist aus der EP 0 119 187 bekannt und dient zur Verwendung in privaten Haushalten oder in gewerblichen Anlagen. Die mit elektrischem Strom betreibbaren Einheiten sind zum Beispiel durch Beleuchtungspunkte, Haushaltsgeräte, Maschinen und Computer gebildet. Die erste Reihe von Schaltern ist in dem Gebäude entweder an verschiedenen Stellen oder an demselben Ort angeordnet, wobei dies von der Art und der Funktion des Gebäudes abhängt, und sie haben den Zweck, die Einheiten zu steuern, insbesondere diese ein- und auszuschalten. Die Schalter der ersten Reihe sind mit einem Verzweigungselement verbunden, das zum Beispiel durch einen Verteilerkasten oder ein Verteilerfeld gebildet ist, von dem Strom oder Steuersignale einer zweiten Reihe von Schaltern zugeführt werden. Diese zweite Reihe von Schaltern ist zum Beispiel durch Relais oder Fernschalter gebildet, die dann dafür sorgen, daß den Einheiten der erforderliche Strom und die erforderliche Spannung zugeführt werden, um diese mit der erforderlichen elektrischen Energie zu versorgen.
Ein Nachteil dieser bekannten Einrichtung besteht darin, daß die Signalübertragung Signalpakete verwendet, die jeweils ihr eigenes Ursprungs- und Bestimmungs-Adressenlabel tragen und daher auf zwei Übertragungsleitungen arbeiten können. Außerdem ist eine solche Einrichtung kaum flexibel.
Das Ziel der Erfindung besteht in der Schaffung einer Lösung für die genannten Nachteile.
Eine Schalteinrichtung gemäß der Erfindung ist dadurch gekennzeichnet,
daß ein zweiter Eingang von jedem Schalter der ersten Reihe an eine Niederspannungs-Stromversorgungsquelle anschließbar ist;
daß das Verzweigungselement einen Steuersignalgenerator aufweist, der mit r Übertragungsleitungen. (2 ≤ r ≤ n) von den n Übertragungsleitungen verbunden ist;
daß der eine oder die mehreren Adressengenerator(en) mit einem Steuereingang versehen ist bzw. sind, der mit den r Übertragungsleitungen verbunden ist, um Steuersignale zu empfangen, die von dem Steuersignalgenerator erzeugt werden;
und daß der eine oder mehrere Adressengenerator(en) einen Ausgang aufweist bzw. aufweisen, der über die verbleibenden n-r Übertragungsleitungen mit dem Verzweigungselement verbunden ist, um zu dem Verzweigungselement eine t-te Teiladresse (1 ≤ t ≤ 2r-1) zu übertragen, und zwar unter der Steuerung eines jeweiligen t-ten Steuersignals, wobei jede t-te Teiladresse einen entsprechenden t-ten Teil der Adresse bildet, die von dem Adressengenerator erzeugt wird, der das Steuersignal empfangen hat.
Durch Zuordnen einer Adresse zu jedem Schalter der ersten Reihe und ferner durch Transportieren der Adresse über einen Bus mit einer vorbestimmten Anzahl von Übertragungsleitungen erhält man einerseits eine verminderte Anzahl von Drähten zwischen den ersten Schaltern und dem Verzweigungselement und andererseits eine sehr flexible Einrichtung, so daß eine vorzunehmende Modifizierung durch Zuordnen einer anderen Adresse in einfacher Weise realisiert werden kann. Ferner lassen sich durch Verwendung von 2r-1 Steuersignalen die Adressiermöglichkeiten ohne Notwendigkeit zusätzlicher Drähte steigern.
Ein erstes bevorzugtes Ausführungsbeispiel einer Schalteinrichtung gemäß der Erfindung zeichnet sich dadurch aus, daß die Anzahl r von Übertragungsleitungen gleich zwei ist. Auf diese Weise wird die Anzahl der Adressenmöglichkeiten durch Verwendung eines einfachen Zwei-Bit-Steuersignals gesteigert.
Ein zweites bevorzugtes Ausführungsbeispiel einer Schalteinrichtung gemäß der Erfindung zeichnet sich dadurch aus, daß die zweite Reihe von Schaltern gemäß einer Matrix angeordnet ist und daß jedem Schalter von der zweiten Reihe eine Matrixadresse zugeordnet ist, welche eine Zeile und eine Spalte der Matrix angibt, wobei das Verzweigungselement vorgesehen ist, um eine empfangene Adresse in eine entsprechende Matrixadresse umzuwandeln. Die Umwandlung in eine Matrixadresse ist einfach und läßt sich mit nur wenigen Komponenten realisieren.
Vorteilhafterweise weist der Adressengenerator einen programmierbaren Speicher auf. Eine Modifizierung läßt sich dann sehr einfach durch Programmieren der neuen Adresse vornehmen, was gegebenenfalls von den Benutzern selbst durchgeführt werden kann und somit das Einschalten eines Elektrikers nicht mehr erforderlich macht.
Ein drittes bevorzugtes Ausführungsbeispiel einer Schalteinrichtung gemäß der Erfindung ist dadurch gekennzeichnet, daß die Schalteinrichtung ferner folgendes aufweist:
einen Steuerimpulsgenerator, ein Vergleichselement sowie ein Abtastelement;
wobei der Steuerimpulsgenerator vorgesehen ist, um an einem Steuersignalausgang erste bzw. zweite Steuerimpulse zu erzeugen und zur Verfügung zu stellen, um sämtliche angeschlossene Einheiten in eine erste Stellung bzw. eine zweite Stellung umzuschalten, wobei der Steuersignalausgang mit einem Steuersignaleingang des Abtastelementes verbunden ist;
wobei das Abtastelement einen Ausgang aufweist, der mit dem Adresseneingang der zweiten Schalter verbunden ist, wobei das Abtastelement vorgesehen ist, um unter der Steuerung eines empfangenen Steuerimpulses eine Reihe von Abtastsignalen zu erzeugen, um sequentiell jeden von den zweiten Schaltern abzutasten und um jedesmal einen Abtastimpuls zu erzeugen, der eine tatsächliche Position eines abgetasteten Schalters repräsentiert, wobei das Abtastelement mit einem Abtastsignaleingang des Vergleichselements verbunden ist;
und wobei das Vergleichselement einen ersten Eingang, der mit den zweiten Schaltern verbunden ist, und einen Steuersignaleingang aufweist, um die ersten und zweiten Steuerimpulse zu empfangen, wobei das Vergleichselement vorgesehen ist, um für jeden abgetasteten zweiten Schalter den Abtastimpuls mit dem Steuerimpuls zu vergleichen, der an dem Steuersignaleingang anliegt, und um erste und zweite jeweiligen Vergleichssignale zu erzeugen, welche eine Korrespondenz bzw. Nicht-Korrespondenz der verglichenen Impulse angeben, wobei das Vergleichselement das Verzweigungselement mit dem zweiten Vergleichssignal aktiviert, um den abgetasteten zweiten Schalter umzuschalten. Dies ermöglicht bei allen angeschlossenen Einheiten ein Verzweigen an ein und derselben Stelle und ausgehend von ein und derselben Schalteinheit, und zwar unabhängig von der Stellung, in der sie sich befanden.
Vorzugsweise weist das Abtastelement einen Zähler auf, um als Abtastsignal aufeinanderfolgende Adressen zu erzeugen, die den ersten Schaltern zugeordnet sind. Dies ermöglicht eine einfache Realisierung.
Ein viertes bevorzugtes Ausführungsbeispiel einer Schalteinheit gemäß der Erfindung ist dadurch gekennzeichnet, daß der Steuerimpulsgenerator einen Alarmdetektor aufweist. Die Alarmeinheit ist somit in der Lage, alle Beleuchtungsstellen bei Detektion eines Einbruchs einzuschalten.
Die Erfindung wird nun anhand eines Beispiels beschrieben, das in den Zeichnungen dargestellt ist; darin zeigen:
Fig. 1 eine schematische Ansicht einer erfindungsgemäßen Schalteinrichtung mit daran angeschlossenen Einheiten;
Fig. 2 eine erste Reihe von Schaltern mit ihrem Adressengenerator;
Fig. 3 ein Beispiel eines Verzweigungselements gemäß der Erfindung;
Fig. 4 ein Beispiel eines Steuerimpulsgenerators, eines Abtastelements und eines Vergleichselements, die zu einer Schalteinrichtung gemäß der Erfindung gehören;
Fig. 5 ein Detail aus der zweiten Reihe von Schaltern.
In den Zeichnungen ist identischen oder analogen Elementen das gleiche Bezugszeichen zugeordnet.
Eine Schalteinrichtung gemäß der Erfindung ist in Fig. 1 schematisch dargestellt und weist eine erste Reihe von Schaltern 1-1, 1-2, ... 1-m (M&epsi; N) auf. Die Schalter 2-1, 2-2, ... 2-m sind zum Beispiel durch eine Drucktaste, wie dies in einem Gebäude allgemein bekannt ist, oder durch einen anderen monostabilen Schalter gebildet, der zum Steuern des Einschaltens einer Lampe verwendet wird. Es versteht sich, daß auch andere Arten von Schaltern, wie zum Beispiel Berührungskontakte, verwendet werden könnten. Jeder Schalter 2-k (1 ≤ k ≤ m) ist jedesmal mit einem Adressengenerator 3-k verbunden. In Fig. 1 ist jeder Schalter mit nur einem Adressengenerator verbunden, jedoch ist es auch möglich, mehrere Schalter mit demselben Adressengenerator zu verbinden.
Die Adressengeneratoren sind an einen Bus 4 angeschlossen, der eine Anzahl von Übertragungsleitungen besitzt, zum Beispiel acht. Eine vorbestimmte Anzahl n, zum Beispiel n = 5, ist zur Kommunikation zwischen dem Adressengenerator 3 und dem Verzweigungselement 5 vorgesehen. Durch Verwendung eines solchen Busses wird die gesamte Montage viel einfacher, da Standard- Komponenten und Verbinder verwendet werden. Die übrigen Leitungen von dem Bus dienen zum Beispiel für die Stromversorgung.
Das Verzweigungselement 5 ist zum Sammeln der Adressen von dem Adressengenerator 3 und zum Umwandeln der empfangenen Adressen in Matrixadressen vorgesehen, um die Schalter 8 der zweiten Reihe von Schaltern über die Übertragungsleitung 6 zu adressieren. Die zweite Reihe von Schaltern weist eine Ansammlung von Schaltern auf, die vorzugsweise nach den Zeilen (i) und Spalten (j) einer Matrix organisiert sind. Die Schalter 8/(i,j) sind vorzugsweise durch Teleschalter gebildet, zum Beispiel vom Typ 312/346512-024 oder 312/346511-024, hergestellt von Vynckier, und sie sind mit einem Impulsschalter mit einem mechanisch gekoppelten Signalkontakt versehen. Diese Schalter 8/(i,j) steuern selbst Einheiten, die mit elektrischem Strom betrieben werden, 9-p (1 ≤ p ≤ z) (z = Gesamtanzahl der Elemente) und die mit diesen Schaltern verbunden werden müssen, wobei diese Einheiten zum Beispiel durch Beleuchtungsstellen in einem Gebäude, elektrische Vorrichtungen wie Alarmsysteme, Computer oder die Steuerung einer Zentralheizung gebildet sind. Diese Schalter 8/(i,j) weisen einen weiteren Eingang 7 auf, der an eine Stromversorgung, zum Beispiel das Stromversorgungsnetz, angeschlossen ist, und schalten diese Versorgung in Richtung auf die Einheiten 9-p, um diese mit dem erforderlichen Strom zu versorgen.
Fig. 2 zeigt ein Beispiel einer ersten Reihe von Schaltern mit ihrem Adressengenerator. Aus Gründen der Einfachheit sind nur zwei Schalter 2 und zwei Adressengeneratoren 3 bei diesem Beispiel dargestellt, jedoch versteht es sich, daß mehr Schalter und Adressengeneratoren in identischer Weise angeschlossen werden können. Der Schalter 10 ist einerseits an eine Niederspannungs-Stromversorgungsquelle Vcc, zum Beispiel 6 oder 12 Volt Gleichstrom, angeschlossen und andererseits an einen Kondensator 11 und einen Widerstand 12 angeschlossen. Dem Kondensator 11 und dem Widerstand 12 parallel geschaltet ist eine erste Diode 13. Die Kathode der ersten Diode ist mit der Anode einer zweiten Diode verbunden, die zu einem Opto-Triac 14 zum Beispiel vom Typ K3020P, hergestellt von Telefunken, gehört. Die Anode der ersten Diode ist einerseits mit Erde verbunden und andererseits über einen Widerstand 15 mit der Kathode der zweiten Diode verbunden.
Der Opto-Triac 14 ermöglicht eine galvanische Trennung zwischen einem Schalter 2 und dem Adressengenerator 3. Es versteht sich, daß auch andere Verbindungen zwischen dem Adressengenerator und dem Schalter möglich sind, wie zum Beispiel eine kapazitive oder induktive Verbindung oder gegebenenfalls sogar eine galvanische Verbindung.
Die Verzweigung der Komponenten 11, 12, 13, 14 und 15 dient in erster Linie zum Unterdrücken gewisser mechanischer Störungen in dem Schalter 10, wie zum Beispiel der Überwindung eines Schalter-Haltezustands. Das Schließen des Schalters 10 ermöglicht ein Fließen des von der Quelle Vcc zugeführten Stroms zu dem Kondensator 11, so daß letzterer aufgeladen wird. Wenn der Kondensator 11 aufgeladen ist, muß letzterer über die zweite Diode des Opto-Triacs 14 entladen werden, da der Strom nicht von dem Kondensator über die erste Diode 13 an Erde fließen kann. Dies verursacht ein Aktivieren des Opto-Triacs 14 sowie eine Übertragung eines Schaltsignals zu dem Adressengenerator. Durch das Entladen des Kondensators wird ein Stromfluß in der durch die Komponenten 13, 14 und 15 gebildeten Schaltung aufrechterhalten. Wenn der Schalter 10 nun zum Beispiel eingeschaltet bleibt, hat dies keine Konsequenzen für den Adressengenerator, da dieser nur ein Signal über den Opto-Triac 14 empfangen hat und nach dem Aufladen des Kondensators ein von dem Schalter 10 stammender Strom nur über den Widerstand 14 zur Erde fließen kann.
Der Adressengenerator 3 weist ein Speicherelement 18 auf, vorzugsweise einen programmierbaren Speicher, der eine Modifizierung der programmierten Adresse ermöglicht. Dieses Speicherelement ist zum Beispiel durch einen DIP-Schalter( Dual-in- line Gehäuse) gebildet. Die Adresse, die dem damit verbundenen Schalter zugeordnet wird, wird in dem Speicherelement 18 gespeichert. In dem Speicherelement des Adressengenerators 3-1 ist daher zum Beispiel die dem Schalter 2-1 zugeordnete Adresse gespeichert. Diese Adresse korrespondiert dann mit einer weiteren Adresse, die einem Schalter 8 von der zweiten Reihe und somit einem Element 9-i zugeordnet ist. Die Ausgänge dieses Speicherelements 18 sind mit dem Bus 4 über die Übertragungsleitungen 25-a, 25-b verbunden, in denen Dioden 19 vorgesehen sind. Jede Leitung von 25-a und 25-b ist mit der Kathode bzw. Anode einer Diode verbunden, die zu der Reihe von Dioden 19-a bzw. 19-b gehört. Die Übertragungsleitungen 20, 21 und 22 von dem Bus 4 sind jedesmal sowohl mit einer Diode der Reihe 19-a als auch mit einer Diode der Reihe 19-b verbunden und dienen als Kommunikationsleitung für den Transport der Adresse. Eine Leitung 23 bzw. 24 von dem Bus 4 ist mit der Kathode bzw. Anode einer Diode 16 bzw. 17 verbunden. Zur Beschreibung der Arbeitsweise des Adressengenerators, muß zuerst die Arbeitsweise des Verzweigungselements erläutert werden.
Fig. 3(a + b + c) zeigt ein Beispiel eines Verzweigungselements 5 gemäß der Erfindung. Ein Eingang des Verzweigungselements ist mit dem Bus 4 verbunden. Die Übertragungsleitungen 20 bis 24 des Busses 4 sind über eine bekannte Übertragungseinheit 26, die wenigstens eine Rückstellfunktion besitzt, mit einem ersten 27 bzw. einem zweiten Flipflop 28 verbunden. Ein Takteingang des ersten bzw. des zweiten Flipflop ist über die Übertragungseinheit 26 mit der Kommunikationsleitung 24 bzw. 23 verbunden. Die Ausgänge 29 bzw. 30 (Q0, Q1, Q2) des ersten 27 bzw. zweiten Flipflop 28 übertragen die Signale, die auf den Kommunikationsleitungen 20, 21 und 23 vorhanden sind. Der Eingang D3 des ersten und des zweiten Flipflop ist mit der Stromversorgungsquelle Vcc verbunden. Die Leitungen 29 bzw. 30 sind mit den Eingängen eines ersten Decoders 31 bzw. eines zweiten Decoders 32 verbunden. Die Decoder sind zum Umwandeln einer empfangenen digitalen Adresse in eine Matrixadresse zum Adressieren der Schalter 8/(i,j) der zweiten Reihe von Schaltern 8 vorgesehen. Der Decoder 31 sorgt für die Spalten-Adressierung, während der Decoder 32 für die Zeilen-Adressierung sorgt. Die Decoder werden durch ein Signal aktiviert, das an ihrem Eingang D anliegt und von einem Ausgang Q3 des ersten Flipflop 27 stammt. Der Ausgang Q3 des Flipflop 27 ist über eine Diode 33 mit einer Leitung 34 verbunden.
Ein Ausgang Q3 des zweiten Flipflop 28 ist über eine Diode 35 mit einer Leitung 34 sowie über eine Leitung 36 mit der Basis eines ersten Transistors 37 verbunden, dessen Kollektor mit der Spannungsversorgungsquelle Vcc verbunden ist und dessen Emitter mit einer Leitung 24 verbunden ist. Die Leitung 36 weist ferner einen Verzweigungspunkt 83 auf. Diese Leitung 36 ist der Träger eines Zeilenauswahlsignals, wie dies im folgenden noch beschrieben wird. Die Leitung 34 ist über einen Inverter 38 mit der Basis eines zweiten Transistors 39 verbunden, dessen Emitter mit Erde verbunden ist und dessen Kollektor mit einer Leitung 23 verbunden ist. Die Transistoren 37 und 39 bilden einen Steuersignalgenerator, wie dies im folgenden noch beschrieben wird. Ein Verzweigungspunkt 84 ist mit einem Ausgang Q3 des zweiten Flipflop 28 verbunden und führt ein Spaltenausgangssignal, wie dies im folgenden erläutert wird.
Jeder Ausgang der Decoder 31 bzw. 32 ist jedesmal mit einem jeweiligen Gatter eines MOS-FET-Transistors 40 bzw. 41 verbunden. Die Source jedes MOS-FET-Transistors 40 ist jedesmal mit der Spannungsversorgungsquelle Vcc verbunden, während sein Drain mit der Adressierleitung zum Adressieren einer Matrixspalte (AKS) der zweiten Schalter verbunden ist. Die Source jedes MOS-FET-Transistors 41 ist mit Erde verbunden und das Drain ist mit der Adressierleitung zum Adressieren einer Matrixzeile (ARS) des zweiten Schalter verbunden.
Die Arbeitsweise des Verzweigungselements 5 und das Herausholen der Adressen von dem Adressengenerator 3 werden nun ausführlich beschrieben. Unter Betriebsbedingungen ist die Leitung 24 normalerweise hoch, da der erste Transistor 37 normalerweise leitend ist. Unter hoch bzw. niedrig ist zu verstehen, daß ein Signal mit einem hohen Pegel oder einem Logikwert 1, zum Beispiel 12 V, bzw. ein Signal mit einem niedrigen Pegel oder einem Logikwert 0, zum Beispiel 0 V, auf einer Leitung anliegt. In der Tat ist es so, daß dann, wenn kein Signal auf der Leitung 20 anliegt, auch kein Signal an dem Eingang D3 des zweiten Flipflop 28 anliegt, so daß der Ausgang Q3 des Flipflop 28 hoch ist und der Transistor 37 somit über die Leitung 36 leitend gehalten wird. Die von der Spannungsversorgungsquelle Vcc zugeführte Spannung wird somit über den Transistor 37 der Leitung 24 zugeführt, so daß dem Adressengenerator ein erstes Steuersignal zugeführt wird.
Durch Schalten eines Schalters 10 wird der Opto-Triac 14 aktiviert. Dies führt dazu, daß das auf der Leitung 24 anliegende Signal über die Diode 17 und den Opto-Triac 14 den Eingängen 4', 5' und 6' des Speicherelements 18 zugeführt wird und ferner über die Leitung 23 zu dem Verzweigungselement zurückfließt. Die Zufuhr eines Signals zu dem Adresseneingang 4', 5', 6' des Speicherelements 18 führt dazu, daß eine Teiladresse, nämlich die Bits D, E und F der erzeugten Adresse, über die Leitungen 25-b und die Dioden 19 den Leitungen 20, 21 und 22 zugeführt wird. Da nun ein Signal auf der Leitung 23 vorhanden ist, wird ein Taktimpuls erzeugt, der dem Takteingang (CLK) des zweiten Flipflop 28 zugeführt wird. Das dem Flipflop 28 zugeführte Taktsignal sorgt dafür, daß die Teiladresse (D, E, F), die auf den Adressenleitungen 20, 21 und 22 anliegt, nun in das zweite Flipflop 28 eingetaktet wird. Das an den Ausgängen des zweiten Flipflop 28 anliegende Signal wird bei diesem Pegel nicht von den Decodern aufgenommen, da der Ausgang Q3 des ersten Flipflop noch hoch ist. Das Flipflop 27 ist noch nicht eingetaktet worden.
Das Eintakten des Flipflop 28 führt dazu, daß der Ausgang Q3 dieses Flipflop niedrig wird, da ein hohes Signal an dem Eingang D3 anliegt. Da Q3 nun niedrig wird, wird das auf der Leitung 36 anliegende Signal ebenfalls niedrig, so daß der Transistor 37 gesperrt wird. Die Tatsache, daß Q3 niedrig wird, führt ferner dazu, daß dieses niedrige Signal über die Diode 35 dem Punkt P der Leitung 34 zugeführt wird. Die Leitung 34 wird dadurch niedrig, so daß wiederum verursacht wird, daß über den Inverter 38 ein hohes Signal zu dem zweiten Transistor 39 geleitet wird, so daß dieser leitend geschaltet wird und somit ein zweites Steuersignal erzeugt wird. Da die Transistoren 37 und 39 nun gesperrt bzw. leitend sind, werden die Leitungen 24 und 23 niedrig bzw. werden an Erde gelegt.
Der niedrige Pegel auf der Leitung 24 und das Schalten der Diode 17 sowie auch die Tatsache, daß die Leitung 23 an Erde gelegt ist und der Opto-Triac noch aktiviert ist, führen nun dazu, daß eine Schaltung zwischen der Leitung 23, der Diode 16, dem Opto-Triac 14 und den Adressenleitungen 1', 2' und 3' des Speicherelements 18 gebildet wird. Dies führt dazu, daß eine Teiladressse ABC unter der Steuerung des zweiten Steuersignals erzeugt wird und über die Leitungen 25-a und die Dioden 19 den Leitungen 20, 21 und 22 zugeführt wird. Dies führt dazu, daß der zweite Teil der durch den Adressengenerator 3 erzeugten Adresse zu dem Verzweigungselement übertragen wird. Da auf der Leitung 23 ein niedriger Pegel vorhanden ist, wird die Teiladresse ABC in invertierter Weise übertragen, wobei dies Konsequenzen für das Schalten der Dioden 19-a und das Schalten am Ausgang des Decoders 31 sowie an dem Pegel des MOS-FET 40 hat.
Da die Leitung 24 nun niedrig ist, wird ein Taktsignal gebildet, das an einem Takteingang des ersten Flipflop 27 zur Verfügung gestellt wird. Dies führt dazu, daß die an dem Eingang des Flipflop 27 anliegende Teiladresse ABC eingetaktet wird. Das an dem Eingang D3 des Flipflop 27 anliegende hohe Pegel verursacht nun, daß der Ausgang Q3 des Flipflop 27 niedrig wird, was ein Aktivieren der Decoder 31 und 33 und somit die Übertragung der Teiladresse ABC bzw. DEF an dem Ausgang des Flipflop 27 bzw. 28 zu den Decodern hervorruft, die diese dann in eine Matrixadresse umwandeln.
Der hohe Pegel an dem Ausgang Q3 des Flipflop 27 bringt den Punkt P auf der Leitung 34 wieder auf einen hohen Pegel, so daß über einen Inverter 38 ein Signal mit niedrigem Pegel auf der Basis des Transistors 39 und somit ein Sperren dieses Transistors hervorgerufen werden. Da Q3 des Flipflop 27 einen hohen Wert aufweist, ist Q3 niedrig, so daß ein Rückstellen der Flipflops 27 und 28 hervorgerufen wird. Dies führt dazu, daß Q3 des Flipflop 28 hoch wird und der Transistor 37 leitend wird, so daß die ursprüngliche Situation wiederhergestellt wird.
Die Signale an den Ausgängen der Decoder 31 und 32 haben in Abhängigkeit von ihrem Pegel die Wirkung, daß die Transistoren 40, 41 leitend oder nicht leitend werden, so daß die Übertragung des Matrixadressensignals verursacht wird.
Unter Verwendung des Verzweigungselements 5 einerseits wird die von dem Adressengenerator 3 erzeugte Adresse in eine Matrixadresse umgewandelt, und andererseits wird die Möglichkeit geschaffen, eine Adresse mit 6 Bit über drei Verbindungsleitungen zu übertragen. Letzterer Gesichtspunkt wird dadurch ermöglicht, daß die 6-Bit-Adresse in zwei Teiladressen von je 3 Bit übertragen wird. Ohne diese Ausbildung wäre die Adresse auf eine 4-Bit-Adresse begrenzt, so daß nur 2&sup4; mögliche Adressen verfügbar wären, während nun 2&sup6; Adressen möglich sind. Die Verwendung der Leitung 23 zum Übertragen eines Steuersignals zu dem Adressengenerator anstatt der Verwendung dieser Leitung als Adressenleitung eröffnet diese Möglichkeit zur Adressenerweiterung. Es versteht sich, daß die Wahl von zwei Teiladressen nur eine mögliche Wahl ist und daß auch andere Möglichkeiten verwendet werden könnten, so daß es auch möglich wäre, zwei Leitungen für 2-Bit-Steuersignale sowie zwei Adressenleitungen zu wählen, wobei auf diese Weise eine 8-Bit-Adresse unter Verwendung desselben Bus übertragen werden könnte. Generell ist es möglich, bei Vorhandensein von n vorbestimmten Leitungen in dem Bus, r Leitungen (2 ≤ r ≤ n) für die Übertragung eines Steuersignals auszuwählen, während die übrigen n-r Leitungen für den Adressenbus verwendet werden. Auf diese Weise können 2r-1 Steuersignale erzeugt werden, wobei für jedes t-tes Steuersignal (1 ≤ t ≤ 2r-1) der t-te Teil der Adresse übertragen wird. Die Adressenübertragungsleistung ist somit von einer (n-1)-Bit-Adresse auf eine [(n-1) + 2r-1]-Bit- Adresse erweitert.
Zusätzlich zu den Möglichkeiten der einzelnen Steuerung der Elemente ist es auch möglich, diese kollektiv zu steuern, nämlich durch Einschalten oder Ausschalten aller angeschlossenen Elemente in ein- und demselben Vorgang. Das kollektive Ein- oder Ausschalten kann zum Beispiel durch den Benutzer selbst oder durch einen für diesen Zweck vorgesehenen Steuerimpulsgenerator gesteuert werden, der zum Beispiel durch eine Zeittakt- oder eine Alarmvorrichtung gesteuert wäre.
Zum Ermöglichen eines solchen kollektiven Ein- oder Ausschaltens ist eine erfindungsgemäße Schalteinrichtung mit einem Steuerimpulsgenerator, einem Abtastelement und einem Vergleichselement ausgestattet, wobei ein Beispiel hierfür in Fig. 4 (a + b + c) angegeben ist. Der Steuerimpulsgenerator 101 weist ferner ein erstes und ein zweites Schaltelement 45 bzw. 46 zum Erzeugen eines "Alles-Aus" oder ersten Steuerimpulses bzw. eines "Alles-Ein" oder zweiten Steuerimpulses auf. Das erste und das zweite Schaltelement sind mit der Anode einer Diode 48 bzw. einer Diode 49 verbunden, deren Kathoden mit einem Eingang eines Inverters 59 und der Anode einer weiteren Diode 50 verbunden sind. Ein Ausgang des Inverters 59 ist mit einem zweiten Eingang eines logischen Exklusiv-ODER-Verknüpfungsglieds 60 verbunden, von dem ein erster Eingang an die Spannungsversorgungsquelle Vcc angeschlossen ist. Ein Ausgang des Exklusiv-ODER-Verknüpfungsglieds 60 ist an den ersten Eingang eines logischen UND-Verknüpfungsglieds 61 angeschlossen, das einen zweiten Eingang 47 aufweist, an dem das auf der Leitung 24 vorhandene invertierte Signal zur Verfügung gestellt wird. Ein Ausgang des UND-Verknüpfungsglieds 61 ist mit einem D-Eingang eines dritten Flipflop 62 verbunden. Ein Q-Ausgang dieses Flipflop 62 ist mit einem Rückstell-Eingang (RST) 105 eines Zählers 58 des Abtastelements 103 verbunden. Ein Rückstell-Eingang des dritten Flipflop 62 ist über einen Inverter 73 mit einem Ausgang Q7 des Zählers 58 verbunden. Der Ausgang des Inverters 73 ist ferner mit einem zweiten Eingang der logischen UND-Verknüpfungsglieder 86, 87 verbunden. Ein erster Eingang des logischen UND-Verknüpfungsglieds 86 bzw. 87 wird mit dem Zeilen- bzw. dem Spaltenauswahlsignal beaufschlagt, das von dem Punkt 83 bzw. 84 zugeführt wird. Der Ausgang der UND-Verknüpfungsglieds 86 und 87 ist mit dem Eingang G1 bzw. G2 eines Multiplexers 85 verbunden.
Ein Takteingang des Zählers 58 ist mit einem Ausgang eines logischen UND-Verknüpfungsglieds 53 verbunden, dessen erster Eingang an den Taktimpulsgenerator 54 angeschlossen ist und dessen zweiter Eingang an den Ausgang eines logischen Exklusiv-ODER-Verknüpfungsglieds 52 angeschlossen ist, dessen erster Eingang und dessen zweiter Eingang an die Spannungsversorgungsquelle Vcc bzw. an den Ausgang Q7 des Zählers 58 angeschlossen sind. Der Ausgang des Exlusiv-ODER-Verknüpfungsglieds 52 ist ferner mit einem zweiten Eingang eines weiteren Exklusiv-ODER-Verknüpfungsglieds 51 verbunden, dessen anderer Eingang mit einer Spannungs-Stromversorgungsquelle Vcc verbunden ist. Ein Ausgang des Exklusiv-ODER-Verknüpfungsglieds 51 ist mit der Kathode der Diode 50 verbunden. Der Ausgang des UND-Verknüpfungsglieds 53 ist ferner mit einem zweiten Eingang eines logischen UND-Verknüpfungsglieds 55 verbunden, dessen erster Eingang mit einem Ausgang eines logischen Exklusiv- ODER-Verknüpfungsglieds 56 des Vergleichselements 102 verbunden ist. Ein Ausgang des logischen UND-Verknüpfungsglieds 55 ist mit der Basis eines Transistors 74 verbunden, dessen Emitter und Kollektor mit einer Leitung 23 bzw. 24 verbunden sind.
Das zweite Schaltelement 46 ist ferner mit einem D-Eingang eines vierten Flipflop 63 verbunden, von dem ein Q-Ausgang mit einem ersten Eingang des Exklusiv-ODER-Verknüpfungsglieds 56 verbunden ist. Der Takteingang des vierten Flipflop 63 bzw. des dritten Flipflop 62 ist über den Inverter 73 mit dem Ausgang Q7 des Zählers 58 bzw. mit dem Taktimpulsgenerator 54 verbunden.
Der Zähler 58 weist Ausgänge Q1, Q2, Q3 und Q7 auf, die mit den Eingängen A, B, C und D eines dritten Decoders 65 verbunden sind. Die Ausgänge Q1, Q2 und Q3 sind ferner mit den Eingängen B1, B2 und B3 des Multiplexers 85 verbunden. Die Ausgänge Q4, Q5, Q6 und Q7 des Zählers 58 sind mit den Eingängen A, B, C und D eines vierten Decoders 64 verbunden. Die Ausgänge Q4, QS und Q6 sind weiterhin mit den Eingängen A1, A2 und A3 des Multiplexers 85 verbunden. Die Eingänge A4 und B4 des Multiplexers sind mit Erde verbunden. Die Ausgänge Q1 bis Q7 des dritten bzw. vierten Decoders 64 sind mit der jeweiligen Basis der Transistoren 69 bzw. 70 verbunden. Die Kollektoren der Transistoren 69 sind mit der Stromversorgungsquelle Vcc verbunden, und die Emitter werden über die Leitungen 76 der zweiten Reihe von Schaltern 8 mit der Spaltenadresse der Matrixadresse gespeist. Die Emitter der Transistoren 70 sind mit Erde verbunden, während die jeweiligen Kollektoren derselben mit der Kathode der Dioden verbunden sind, die zu einer Reihe optischer Koppler 71 gehören. Ein von den Zeilen der Matrix der zweiten Reihe von Schaltern 8 ausgehendes Signal wird den Anoden der Dioden der optischen Koppler 71 zugeführt. Die Kollektoren der optischen Koppler 71 sind über einen Inverter 57 mit einem zweiten Eingang des Exklusiv-ODER-Verknüpfungsglieds 56 verbunden.
Die jeweiligen Ausgänge des Multiplexers 85 sind über Widerstände mit den jeweiligen Basen der Transistoren 66, 67 und 68 verbunden, deren Emitter mit Erde verbunden sind. Die Kollektoren der jeweiligen Transistoren sind mit jeweiligen Leitungen 80, 81 und 82 verbunden, die weiter mit der Übertragungseinheit 26 (Fig. 3) verbunden sind. Die jeweiligen Leitungen 81, 81 und 82 korrespondieren mit den Leitungen 20, 21 und 22, transportieren jedoch ein invertiertes korrespondierendes Signal. Der Multiplexer 85 wird durch die an den Eingängen G1 und G2 anliegenden Signale aktiviert. Dadurch, daß die logischen UND-Verknüpfungsglieder 86, 87 durch das an dem Ausgang des Inverters 73 (invertierter Q7 des Zählers 58) anliegende Signal deblockiert werden, ist der Multiplexer 85 während des Zählvorgangs des Zählers 58 aktiv und blockiert, wenn der Zähler nicht zählt. Die Zufuhr des Zeilen- und Spaltenauswahlsignals 83, 84 sorgt für eine mit dem Multiplexer 85 synchronisierte Steuerung.
Es sein nun angenommen, daß ein Steuerimpuls für die Position "Alles Ein" durch das Schaltelement 46 erzeugt wird. Nach Beendigung eines Zählzyklus zeigt der Zähler 58 die maximale Anzahl an, so daß die Leitung Q7 an dem Ausgang des Zählers hoch wird (Logikwert 1). Der hohe Pegel, der an dem mit dem Exklusiv-ODER-Verknüpfungsglied 52 verbundenen Ausgang Q7 des Zählers 58 vorhanden ist, sorgt ferner dafür, daß an dem Ausgang des Exklusiv-ODER-Verknüpfungsglieds ein Logikwert 0 anliegt, so daß das UND-Verknüpfungsglied 53 blockiert wird und das Taktsignal nicht dem Zähler zugeführt wird. Der Logikwert 0 an dem Ausgang des Exklusiv-ODER-Verknüpfungsglieds 52 sorgt auch dafür, daß der Ausgang des Exklusiv-ODER-Verknüpfungsglieds 51 einen Logikwert 1 liefert, durch den die Diode 50 blockiert wird, und daß ein Steuerimpuls mittels des Schaltelements 46 über die Diode 49 und den Inverter 59 an das Exklusiv-ODER-Verknüpfungsglied 60 geliefert wird. Wenn der Zähler zählt und Q7 somit niedrig ist, liefert das Exklusiv-ODER- Verknüpfungsglied 51 einen Logikwert 0, durch den die Diode 50 leitend geschaltet wird und ein von dem Schaltelement 45 oder 46 stammender Steuerimpuls nicht zum dem Inverter 59 übertragen wird. Ein eingegebener Steuerimpuls kann somit das Zählen des Zählers nicht stören.
Der Inverter 59 liefert nun einen Logikwert 0 an das Exklusiv- ODER-Verknüpfungsglied 60, so daß durch letzteren ein Logikwert 1 geliefert wird. Dadurch wird das UND-Verknüpfungsglied 61 deblockiert und ein Logikwert 1 an dem Eingang D des dritten Flipflop 62 geliefert, da ein Logikwert 1 an dem Eingang 47 anliegt. Der Q-Ausgang 194 des Flipflop 62 wird nach Empfang eines Taktimpulses hoch, so daß der Zähler 58 zurückgestellt wird. Dadurch wird der Ausgangs Q7 des Zählers niedrig, das Flipflop 62 wird zurückgestellt und ferner werden über das Exklusiv-ODER-Verknüpfungsglied 52 und das UND-Verknüpfungsglied 53 die Taktsignale dem Zähler zugeführt, so daß letzterer in die Lage versetzt wird, seinen Zählzyklus zu starten.
Der durch das Schalterelement 46 gelieferte Steuerimpuls wird dem D-Eingang des vierten Flipflop 63 zugeführt, das durch den niedrigen Pegel des Ausgangs Q7 des Zählers 58 (über den Inverter 73) getaktet wird. Sobald der Ausgang Q7 niedrig wird, wird somit der Q-Ausgang des Flipflop 63 hoch und bleibt hoch, solange der Zähler 58 seinen Zählvorgang nicht beendet hat, und somit solange, bis Q7 hoch wird. Dadurch wird während des gesamten Zählzyklus das von dem Schaltelement 46 gelieferte Steuersignal an dem ersten Eingang 108 des Exklusiv-ODER-Verknüpfungsglieds 56 aufrechterhalten.
Für den Fall, daß ein "Alles-Aus"-Steuerimpuls von dem Schaltelement 45 für die Position "Alles Ein" erzeugt wird, würde hinsichtlich des Zählers 58 und des Flipflop 62 das gleiche passieren, wie dies vorstehend beschrieben wurde, wobei in der Tat die Schaltelemente 45 und 46 dem Inverter 59 parallel geschaltet werden, wobei jedoch dann ein Logikwert 0 dem D-Eingang des vierten Flipflop 63 zugeführt würde, der dann auch an dem ersten Eingang des Exklusiv-ODER-Verknüpfungsglieds 56 anliegen würde. Die Vorrichtung arbeitet also in analoger Weise für einen Steuerimpuls "Alles Aus" oder einen Steuerimpuls "Alles Ein".
Der Zähler 58 liefert nun unter der Steuerung der von dem Taktimpulsgenerator 54 erzeugten Taktimpulse sukzessive Zählstände an seinen Ausgängen Q1 bis Q7, wobei die Zählstände aufeinander folgende Adressen repräsentieren. Demgemäß erzeugt der Zähler Adressen, die denjenigen entsprechen, die von dem Adressengenerator 3 erzeugt werden, und diese Adressen werden dann ebenfalls über den Multiplexer 85 den Leitungen 80, 81 und 82 der Verzweigungseinheit zugeführt sowie in der vorstehend beschriebenen Weise verarbeitet. Diese Adressen werden nun in analoger Weise, wie dies für die Decoder 32 und 31 beschrieben wurde, mittels der Decoder 64 und 65 in Matrixadressen umgewandelt.
Durch das Zählen des Zählers 58 werden die Adressen in sukzessiver Weise erzeugt, so daß die Matrixelemente 8-i,j sukzessive abgetastet werden. Eine den Leitungen 76 zugeführte Spaltenadresse wird den Spalten 1 (Fig. 5) der Matrix der zweiten Reihe von Schaltern 8 zum Beispiel an den mechanisch gekoppelten Signalkontakten zugeführt, die die Stellung des zugehörigen Impulsschalters wiedergeben. Der Ausgang jedes mechanisch gekoppelten Signalkontakts ist mit einer Diode 77 versehen, um eine Störung zwischen den von dem Zähler zugeführten verschiedenen Abtastsignalen zu verhindern.
Es sei nun angenommen, daß einer der Schalter aus der i-ten Zeile und der J-ten Spalte geschlossen ist. Jedesmal, wenn ein hohes Abtastsignal dann über den Schalter der j-ten Spalte und der i-ten Zeile zu der j-ten Leitung 76 der Matrix übertragen wird, fließt dieses Abtastsignal durch die Diode 77 zu der i-ten Zeile 72 und liegt somit an der Anode der i-ten Diode 71 an. Wenn nun der Zähler die Matrixadresse i,j erzeugt, wird der i-te Transistor 70 leitend, und das an der Anode der i-ten Diode 71 anliegende Abtastsignal fließt über den i-ten Transistor 70 zur Erde. Dadurch wird der i-te optische Koppler 71 aktiviert, und dem Eingang 107 des Inverters 57 wird ein Logikwert 1 zugeführt. Dieser Logikwert 1 wird durch den Inverter 57 in einen Logikwert 0 umgewandelt, der dann an dem Exklusiv-ODER-Verknüpfungsglied 56 anliegt. Wenn nun der Steuerimpuls "Alles Ein" erzeugt worden ist, erscheint ein Logikwert 1 an dem ersten Eingang des logischen Exklusiv-ODER- Verknüpfungsglieds, so daß der Ausgang des Exklusiv-ODER-Verknüpfungsglieds zum Liefern eines Logikwerts 1 oder eines ersten Vergleichssignals veranlaßt wird, das dann über das UND- Verknüpfungsglied 55 unter der Steuerung des Taktsignals abgegeben wird und das den Transistor 74 leitend macht. Unter der Steuerung dieses ersten Vergleichssignals wird die Leitung 24 aktiv und der Schalter i,j bleibt in seiner Stellung, da er bereits Ein war. Für den Fall der Erzeugung eines "Alles-Aus"- Steuerimpulses erzeugt das Exklusiv-ODER-Verknüpfungsglied 56 ein zweites Vergleichssignal, und die Leitung 23 wird aktiv, so daß ein Rückstellen des Schalters i,j veranlaßt wird. Die gleiche Argumentation gilt, wenn ein "Alles-Aus"-Steuerimpuls erzeugt worden ist sowie festgestellt worden ist, daß der Schalter i,j nicht geschlossen war, wobei unter diesen Umständen ein Logikwert 1 an dem zweiten Eingang des Exklusiv-ODER- Verknüpfungsglieds 56 bewirkt, daß das Signal i,j umgeschaltet wird und der Schalter dadurch geschlossen wird.

Claims

1. Schalteinrichtung zum Ein- und Ausschalten von Einheiten (9-p; p = 1,..., z), die mit elektrischem Strom betreibbar sind, insbesondere Einheiten, die an das Stromversorgungsnetz anschließbar sind, die folgendes aufweist:

eine erste Reihe von Schaltern (1-k; k = 1,..., m), die mit einem Verzweigungselement (5) verbunden sind, das weiterhin mit ersten Eingängen von einer zweiten Reihe von Schaltern (8/(i,j)) verbunden ist, welche jeweils einen ersten Ausgang, an den die Einheiten (9-p) anschließbar sind, und einen zweiten Eingang aufweisen, an den eine Stromversorgung, insbesondere das Stromversorgungsnetz anschließbar ist; und die ferner mindestens einen Adressengenerator (3-k) aufweist, so daß jeder Adressengenerator mit einem ersten Eingang von mindestens einem Schalter der ersten Reihe verbunden ist, um dem daran angeschlossenen Schalter eine Adresse zuzuordnen, wobei die Adresse mit einer weiteren Adresse korrespondiert, welche der Einheit (9-p) zugeordnet ist, die von dem Schalter gesteuert ist;

wobei das Verzweigungselement (5) an einen Bus (4) angeschlossen ist, der mit einer vorgegebenen Anzahl n von Übertragungsleitungen (20 bis 24) zur Kommunikation zwischen dem einen oder mehreren Adressengenerator(en) (3-k) und dem Verzweigungselement versehen ist,

dadurch gekennzeichnet,

daß ein zweiter Eingang von jedem Schalter der ersten Reihe an eine Niederspannungs-Stromversorgungsquelle (Vcc) anschließbar ist;

daß das Verzweigungselement einen Steuersignalgenerator (37, 39) aufweist, der mit r Übertragungsleitungen (23 bis 24) (2 ≤ r ≤ n) von den n Übertragungsleitungen verbunden ist;

daß der eine oder die mehreren Adressengenerator(en) (3-k) mit einem Steuereingang versehen ist bzw. sind, der mit den r Übertragungsleitungen (23 bis 24) verbunden ist, um Steuersignale zu empfangen, die von dem Steuersignalgenerator (37, 39) erzeugt werden;

und daß der eine oder mehrere Adressengenerator(en) (3-k) einen Ausgang aufweist bzw. aufweisen, der über die verbleibenden n-r Übertragungsleitungen mit dem Verzweigungselement (5) verbunden ist, um zu dem Verzweigungselement eine t-te Teiladresse (1 ≤ t ≤ 2r-1) zu übertragen, und zwar unter der Steuerung eines jeweiligen t-ten Steuersignals, wobei jede t-te Teiladresse einen entsprechenden t-ten Teil der Adresse bildet, die von dem Adressengenerator erzeugt wird, der das Steuersignal empfangen hat.

2. Schalteinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl r von Übertragungsleitungen gleich zwei ist.

3. Schalteinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet,

daß die zweite Reihe von Schaltern gemäß einer Matrix angeordnet ist

und daß jedem Schalter von der zweiten Reihe eine Matrixadresse zugeordnet ist, welche eine Zeile und eine Spalte der Matrix angibt, wobei das Verzweigungselement vorgesehen ist, um eine empfangene Adresse in eine entsprechende Matrixadresse umzuwandeln.

4. Schalteinrichtung nach Anspruch 3, dadurch gekennzeichnet,

daß die Matrixadresse aus einer Spaltenadresse und einer Zeilenadresse besteht

und daß das Verzweigungselement mit einem ersten bzw. einem zweiten Decoder versehen ist, um die Umwandlung in die Spalten- bzw. die Zeilenadresse durchzuführen.

5. Schalteinrichtung nach einem der Ansprüche 1, 2, 3 oder 4, dadurch gekennzeichnet, daß der Adressengenerator ein Speicherelement aufweist.

6. Schalteinrichtung nach Anspruch 5, dadurch gekennzeichnet, daß das Speicherelement einen programmierbaren Speicher aufweist.

7. Schalteinrichtung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,

daß die Schalteinrichtung ferner folgendes aufweist:

einen Steuerimpulsgenerator (101), ein Vergleichselement (102) sowie ein Abtastelement (103);

wobei der Steuerimpulsgenerator (101) vorgesehen ist, um an einem Steuersignalausgang (104) erste bzw. zweite Steuerimpulse zu erzeugen und zur Verfügung zu stellen, um sämtliche angeschlossenen Einheiten (9-p) in eine erste Stellung bzw. eine zweite Stellung umzuschalten, wobei der Steuersignalausgang (104) mit einem Steuersignaleingang (105) des Abtastelementes verbunden ist;

wobei das Abtastelement (103) einen Ausgang (76) aufweist, der mit dem Adresseneingang (CKj, CRi) der zweiten Schalter (8/(i,j)) verbunden ist, wobei das Abtastelement vorgesehen ist, um unter der Steuerung eines empfangenen Steuerimpulses eine Reihe von Abtastsignalen zu erzeugen, um sequentiell jeden von den zweiten Schaltern abzutasten und um jedesmal einen Abtastimpuls zu erzeugen, der eine tatsächliche Position eines abgetasteten Schalters repräsentiert, wobei das Abtastelement (103) mit einem Abtastsignaleingang des Vergleichselementes (102) verbunden ist;

und wobei das Vergleichselement (102) einen ersten Eingang (107), der mit den zweiten Schaltern (8/(i,j)) verbunden ist, und einen Steuersignaleingang (108) aufweist, um die ersten und zweiten Steuerimpulse zu empfangen, wobei das Vergleichselement (102) vorgesehen ist, um für jeden abgetasteten zweiten Schalter den Abtastimpuls mit dem Steuerimpuls zu vergleichen, der an dem Steuersignaleingang (108) anliegt, und um erste und zweite jeweilige Vergleichssignale zu erzeugen, welche eine Korrespondenz bzw. eine Nicht-Korrespondenz der verglichenen Impulse angeben, wobei das Vergleichselement (102) das Verzweigungselement mit dem zweiten Vergleichssignal aktiviert, um den abgetasteten zweiten Schalter umzuschalten.

8. Schalteinrichtung nach Anspruch 7, dadurch gekennzeichnet, daß das Abtastelement einen Zähler aufweist, um als Abtastsignal aufeinanderfolgende Adressen zu erzeugen, die dem ersten Schalter zugeordnet sind.

9. Schalteinrichtung nach Anspruch 8, dadurch gekennzeichnet, daß das Vergleichselement ein Exklusiv-ODER-Verknüpfungsglied aufweist, von dem ein erster Gateeingang mit dem Steuersignaleingang verbunden ist und ein zweiter Gateeingang vorgesehen ist, um den Abtastimpuls zu empfangen.

10. Schalteinrichtung nach einem der Ansprüche 7, 8 oder 9, dadurch gekennzeichnet, daß der Steuerimpulsgenerator eine Schalteinheit aufweist.

11. Schalteinrichtung nach einem der Ansprüche 7, 8 oder 9, dadurch gekennzeichnet, daß der Steuerimpulsgenerator einen Alarmdetektor aufweist.