DE69120755T2

DE69120755T2 - Bildanzeigesystem

Info

Publication number: DE69120755T2
Application number: DE1991620755
Authority: DE
Inventors: Takaharu Nakamura
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1990-09-25
Filing date: 1991-09-24
Publication date: 1996-11-07
Anticipated expiration: 2011-09-25
Also published as: EP0477843A2; CA2052179C; DE69120755D1; CA2052179A1; EP0477843B1; EP0477843A3

Description

Die vorliegende Erfindung betrifft ein Bildanzeige- System und insbesondere ein Bildanzeigesystem mit der Fähigkeit, ein auf einer Anzeige angezeigtes Bild zu bewegen, zu vergrößern, zu verkleinern oder anderweitig zu bearbeiten.
Ein herkömmliches Bildanzeigesystem der beschriebenen Art hat einen Anzeigetaktgenerator, einen Anzeigeadressenzähler, einen Adreßbusschalter, einen Anzeigeadressenumsetz-RAM (Direktzugriffsspeicher), einen Speicheradressenschalter, einen Videospeicher, einen Digital-Analog-Umsetzer (DA) und einen Mikroprozessor. Der Anzeigetaktgenerator erzeugt einen Anzeigetakt mit einer bestimmten Periode. Wenn Daten aus dem Videospeicher auszulesen sind, gibt der Anzeigeadressenzähler eine Anzeigeadresse aus, indem er ansprechend auf einen Befehl von dem Mikroprozessor den Anzeigetakt zählt. Die Anzeigeadresse wird über den Adreßbusschalter dem Adresseneingang des Umsetz-RAMs zugeführt. Der Umsetz-RAM setzt die Eingangsanzeigeadresse auf Basis der darin gespeicherten Daten um und führt die umgesetzte Anzeigeadresse einer Datenleitung zu. Die umgesetzte Anzeigeadresse wird an den Adressenanschluß des Videospeichers geliefert mit dem Ergebnis, daß durch die Anzeigeadresse gekennzeichnete Bilddaten ausgelesen werden. Der DA-Umsetzer setzt die Bilddaten in ein Videosignal um.
Um die Position oder die Größe eines angezeigten Bildes zu verändern, wird der Mikroprozessor verwendet, um den Anzeigeadressenschalter und den Speicheradressenschalter derart zu schalten, daß der Adreßbus und der Datenbus des Umsetz-RAMs mit denjenigen des Mikroprozessors verbunden werden. Nachdem der Mikroprozessor die in dem RAM gespeicherten Daten geändert hat werden die Schalter in ihre ursprünglichen Zustände zurück versetzt, um das bearbeitete Bild anzuzeigen. Diese Art der Technik zum Auslesen von Daten aus einem Videospeicher durch Adressenumsetzung ist zum Beispiel offenbart in "A Raster Assembly Processor (RAP) for Integrated HDTV Display of Video data and Image windows", IEEE, GLOBECOM, 1987, 5. 731-739.
Das Problem mit dem herkömmlichen System besteht darin, daß der Umsetz-RAM alle von dem Anzeigeadressenzähler nacheinander erzeugten Anzeigeadressen umsetzen muß und deshalb eine äußerst große Kapazität braucht. Wenn die Anzeige zum Beispiel einen Auflösung von 640 Bildpunkten (horizontal) x 400 Zeilen (vertikal) hat, wird ein Umsetz- RAM benötigt, dessen Kapazität 4608000 Bit groß ist.
Aus US-A-4 309 700 ist bekannt:
ein horizontaler Anzeigeadressenzähler, um ansprechend auf einen Anzeigetakt eine horizontale Anzeigeadresse auszugeben;
ein vertikaler Anzeigeadressenzähler, um ansprechend auf den Anzeigetakt eine vertikale Anzeigeadresse auszugeben;
ein horizontaler Nur-Lese-Speicher mit einem Adresseneingang, mit dem die horizontale Anzeigeadresse verbunden ist;
ein vertikaler Anzeigeadressenumsetzspeicher mit einem Adresseneingang, mit dem die vertikale Anzeigeadresse verbunden ist;
ein Videospeicher mit Adresseneingängen, mit denen ein Datenbus von dem horizontalen Anzeigeadressenumsetzspeicher und ein Datenbus von dem vertikalen Anzeigeadressenumsetzspeicher verbunden sind, wobei der Videospeicher in Verbindung mit einem Zeichengenerator, einem Schieberegister und einer Videosteuerschaltung auf Basis der Eingangsadressen Videodaten ausgibt; und
eine Wiedereinschreibeinrichtung zum Einschreiben von in den vertikalen Anzeigeadressenumsetzspeichern gespeicherten Daten.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Bildanzeigesystem zur Verfügung zu stellen, das die benötigte Kapazität eines Adressenumsetz-RAMs beträchtlich verringert.
Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein allgemein verbessertes Bildanzeigesystem zur Verfügung zu stellen.
Diese Aufgaben werden durch die Merkmale des Patentanspruchs 1 gelöst.
Die obigen und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung in Verbindung mit den angehängten Zeichnungen genommen deutlicher, wobei:
Fig. 1 ein Blockdiagramm ist, das schematisch ein herkömmliches Bildanzeigesystem zeigt;
Fig. 2 ein Blockdiagramm ist, das schematisch ein Bildanzeigesystem zeigt, das die vorliegende Erfindung verkörpert;
Fig. 3 ein Speicherabbild ist, das einen in der Ausführungsform enthaltenen Videospeicher darstellt;
Fig. 4A und 4B Speicherabbilder sind, die jeweils einen ebenfalls in der Ausführungsform enthaltenen horizontalen und einen vertikalen Anzeigeadressenumsetz-RAM darstellen;
Fig. 5 ein Speicherabbild ist, das einen spezifischen Zustand anzeigt, in dem Daten bearbeitet werden, die in dem vertikalen Anzeigeadressenumsetz-RAM gespeichert sind;
Fig. 6 Tabellendaten zeigt, die in die horizontalen und vertikalen Umsetz-RAMs geschrieben werden sollen, um die Größe eines Bildes zu verdoppeln;
Fig. 7 einen Zusammenhang zwischen dem Videospeicher und einer Anzeige in dem in Fig. 6 gezeigten Zustand zeigt;
Fig. 8 ein Blockdiagramm ist, das schematisch eine alternative Ausführungsform der vorliegenden Erfindung zeigt; und
Fig. 9A und 9B zusätzliche Bits und einen spezifischen Zustand eines Bildschirms zeigen.
Um die vorliegende Erfindung besser zu verstehen, wird kurz auf ein in Fig. 1 gezeigtes Bildanzeigesystem nach bisherigem Stand der Technik Bezug genommen. Wie gezeigt hat das herkömmliche Bildanzeigesystem, allgemein 100, einen Anzeigetaktgenerator 101, einen Anzeigeadressenzähler 102, einen Adreßbusschalter 103, einen Anzeigeadressenumsetz-RAM 104, einen Speicheradressenschalter 105, einen Videospeicher 106, einen DA-Umsetzer 107 und einen Mikroprozessor 108. Der Anzeigetaktgenerator 101 erzeugt einen Anzeigetakt mit einer bestimmten Periode. Wenn Daten aus dem Videospeicher 106 ausgelesen werden sollen, veranlaßt der Mikroprozessor 108 den Anzeigeadressenzähler 102, den Anzeigetakt zu zählen und dadurch eine Anzeigeadresse zu erzeugen. Die Anzeigeadresse wird über den Adreßbusschalter 103 dem Adressenanschluß des RAMS 104 zugeführt. Ansprechend darauf setzt der RAM 104 auf Basis der darin gespeicherten Daten die Anzeigeadresse um und führt die sich ergebende umgesetzte Adresse über den Speicheradressenschalter 105 dem Adressenanschluß des Videospeichers 106 zu. Nach Empfang der Anzeigeadresse gibt der Videospeicher 106 Videodaten aus. Der DA-Umsetzer 107 setzt ihm vom Videospeicher 106 zugeführte Videodaten in ein Videosignal um. Um die Position oder die Größe eines angezeigten Bilds zu verändern, wird der Mikroprozessor 108 verwendet, um den Anzeigeadressenschalter 103 und den Speicheradressenschalter 105 derart zu schalten, daß der Adreßbus und der Datenbus des RAMS 104 mit denjenigen des Mikroprozessors 108 verbunden werden. Nachdem der Mikroprozessor 108 die in dem RAM 104 gespeicherten Daten geändert hat, werden die Schalter 103 und 105 in ihre ursprünglichen Zustände zurück versetzt, um ein Bild anzuzeigen.
Das herkömmliche System 100 hat den Nachteil, daß der Adressenumsetz-RAM alle nacheinander von dem Anzeigeadressenzähler 102 erzeugten Anzeigeadressen umsetzen muß und deshalb, wie bereits diskutiert, eine äußerst große Kapazität benötigt.
Bezugnehmend auf Fig. 2 ist ein Bildanzeigesystem gezeigt, das die vorliegende Erfindung verkörpert und allgemein mit der Referenznummer 200 bezeichnet wird. Wie gezeigt, hat das System 200 einen Anzeigetaktgenerator 201 zur Erzeugung eines Anzeigetakts. Ein horizontaler Anzeigeadressenzähler 202 zählt den Anzeigetakt, während er nacheinander horizontale Anzeigeadressen ausgibt. Ein vertikaler Adressenzähler 203 wird jedes Mal inkrementiert, wenn er m Taktimpulse von dem horizontalen Taktgenerator 201 empfängt (wobei m die Anzahl der Adressen in horizontaler Richtung ist), während er die sich ergebende Zählung als eine vertikale Anzeigeadresse ausgibt. Ein horizontaler Adreßbusschalter 204 wählt entweder einen Adreßbus aus, der an den horizontalen Anzeigeadressenzähler 202 angeschlossen ist, oder einen Adreßbus, der an einen Mikroprozessor 212, der beschrieben wird, angeschlossen ist. Ein vertikaler Adreßbusschalter 205 wählt entweder einen Adreßbus aus, der an den vertikalen Adressenzähler 203 angeschlossen ist, oder den Adreßbus, der an den Mikroprozessor 212 angeschlossen ist. Ein horizontaler Anzeigeadressenumsetz-RAM 206 hat einen Adresseneingang, mit dem die horizontale Anzeigeadresse verknüpft wird. Ein vertikaler Anzeigeadressenumsetz-RAM 207 hat einen Adresseneingang, mit dem die vertikale Anzeigeadresse verknüpft wird. Die Referenznummer 210 bezeichnet einen Videospeicher. Ein horizontaler Speicheradressenschalter 208 wird mit dem horizontalen Anzeigeadressenumsetz-RAM 206 verbunden, um entweder einen an dem Videospeicher 210 endenden Datenbus oder einen an dem Mikroprozessor 212 endenden Datenbus auszuwählen. Ein vertikaler Speicheradressenschalter 209 wählt entweder einen an dem Videospeicher 210 endenden Datenbus oder den an dem Mikroprozessor 212 endenden Datenbus aus. Ein DA-Umsetzer 211 setzt aus dem Videospeicher 210 ausgelesene Videodaten in ein Videosignal um und führt sie einer herkömmlichen Anzeige 214 zu. Der Mikroprozessor 212 steuert die Zustände der Schalter 204, 205, 208 und 209 und schreibt die in den RAMS 206 und 207 gespeicherten Daten wieder zurück. Die Referenznummer 213 bezeichnet eine Bildverarbeitungsschaltung.
Die Bildverarbeitungsschaltung 213 schreibt nacheinander Pixel für Pixel die ersten bis nten Zeilen der Videodaten in den Videospeicher 210. Insbesondere verarbeitet die Schaltung 213 TV (Fernseh)-Videodaten auf eine bestimmte Weise, um Pixel für Pixel Videodaten zu erzeugen, und erzeugt horizontale und vertikale Adressen, die gleichzeitig bestimmte horizontale und vertikale Schreibpositionen des Videospeichers 210 darstellen, und schreibt dabei die Bilddaten in derartige Adressen. Die Anzeige 214 zeigt die in dem Videospeicher 210 gespeicherten Buddaten Zeile für Zeile synchron mit einem horizontalen Abtastsignal an. Die Schalter 204, 205, 208 und 209 spielen gemeinsam die Rolle einer Wiedereinschreibeinrichtung.
In der Ausführungsform wird angenommen, daß die Auflösung 640 Bildpunkte in der horizontalen Richtung der Anzeige 214 und 400 Zeilen in der vertikalen Richtung ist. Folglich benötigen die horizontalen bzw. vertikalen Anzeigeadressen 10 Bits bzw. 9 Bits.
Fig. 3 ist ein Speicherabbild, das den Videospeicher 210 darstellt. In der Abbildung sind Bilddaten A der zweiten Zeile mit einer Adresse "0000000001000000001" bezeichnet. Fig. 4A und 4B sind Speicherabbilder, die die RAMs 206 bzw. 207 darstellen.
Im Betrieb führt der Anzeigetaktgenerator 201 dem horizontalen Anzeigeadressenzähler 202 und dem vertikalen Anzeigeadressenzähler 203 einen Anzeigebildpunkttakt zu. Der horizontale Anzeigeadressenzähler 202 beginnt, ansprechend auf ein Startsignal a von dem Mikroprozessor 212 den Eingangstakt zu zählen. Der Zähler 202 zählt wiederholt die Anzeigeadressen 0-639 von Bildpunkten in der horizontalen Richtung synchron mit der horizontalen Abtastperiode der Anzeige 14, während er die Zählung an den horizontalen 10-Bit- Anzeigeadreßbus liefert. Der horizontale Adreßbusschalter 204 hat einen mit dem Anzeigeadreßbus von dem Adressenzähler 202 verbundenen ersten Eingang und einen mit dem Adreßbus von dem Mikroprozessor 212 verbundenen zweiten Eingang. Der Schalter 204 wählt daher einen der mit seinen ersten und zweiten Eingängen verbundenen Adreßbusse aus und verbindet ihn mit dem Adressenanschluß des horizontalen Adressenumsetz-RAMS 206.
Während einer Bildanzeigeperiode wird der horizontale Adreßbusschalter 204 mit dem horizontalen Adressenzähler 202 verbunden. In diesem Zustand werden mit dem Taktsignal von dem Anzeigetaktgenerator 201 synchrone Anzeigeadressen nacheinander in den horizontalen Adressenumsetz-RAM 206 eingegeben, wobei Daten sequentiell aus dem RAM 206 ausgelesen werden. Die Daten aus dem RAM 206 haben eine 10-Bit-Busbreite und werden dem horizontalen Speicheradressenschalter 208 zugeführt. Dieser Schalter 208 liefert die eingegebenen 10-Bit-Daten an den unteren 10-Bit-Datenbus des Videospeichers 210. Die Videodaten in der horizontalen Richtung werden nacheinander, wie durch die der unteren Adresse des Videospeichers 210 zugeführten Adressen bezeichnet, ausgelesen.
Wenn man die Anzeige in der vertikalen Richtung betrachtet, zählt der vertikale Adressenzähler 203 die Adressen 0-399 der Anzeigezeilen, während er die Zählung an den vertikalen 9-Bit-Anzeigeadreßbus liefert. Während einer Bildanzeigeperiode wird die vertikale Anzeigeadresse von dem Adressenzähler 203 über den vertikalen Adreßbusschalter 205 dem vertikalen Adressenumsetz-RAM 207 zugeführt. Als Ergebnis werden die 9-Bit-Daten aus dem RAM 207 ausgelesen, wie durch die Eingangsadresse bestimmt, und dann durch den Schalter 209 an den oberen Adreßbus des Videospeichers geleitet.
Die oben dargelegte Anzeige in der horizontalen und vertikalen Richtung wird entsprechend der Abtastung auf dem Bildschirm der Anzeige 214 durchgeführt. Folglich werden Videodaten nacheinander aus dem Videospeicher 210 ausgelesen, von dem DA-Umsetzer 211 in analoge Videodaten umgesetzt und dann der Anzeige 214 zugeführt.
Die in den Videospeicher 210 eingegebenen Anzeigeadressen sind die Daten, die aus den horizontalen und vertikalen Adressenumsetz-RAMs 206 und 207 ausgelesen wurden.
Daher können die horizontalen und vertikalen Adressen in dem Videospeicher 210 geändert werden, wenn die Daten in den RAMs 206 und 207 wiedereingeschrieben werden. Die ermöglicht, daß ein angezeigtes Bild in horizontaler und vertikaler Richtung bewegt, vergrößert, verkleinert oder auf sonstige Weise verändert werden kann. Es sollte beachtet werden, daß das System 200 ein Bild nur auf der Spalten- oder Zeilenbasis des Videospeichers 210 bewegen kann.
Um die in den Umsetz-RAMs 206 und 207 gespeicherten Daten wiedereinzuschreiben, veranlaßt der Mikroprozessor 212 die horizontalen und vertikalen Adreßbusschalter 204 und 205 dazu, den Adreßbus des Mikroprozessors 212 mit den Adreßbussen der RAMs 206 und 207 zu verbinden. Ebenfalls veranlaßt der Mikroprozessor 212 die horizontalen und vertikalen Speicheradressenschalter 208 und 209 dazu, den Datenbus des Mikroprozessors 212 mit den Datenbussen der RAMS 206 und 207 zu verbinden. In diesem Zustand schreibt der Mikroprozessor 212 die in den RAMs 206 und 207 gespeicherten Daten wieder ein. Daraufhin verbindet der Mikroprozessor 212 die Schalter 204 und 205 wieder mit den Adressenzählern 202 und 203 und die Schalter 208 und 209 mit den Adreßbussen des Videospeichers 210. In der erläuternden Ausführungsform können die Schalter 204, 205, 208 und 209 jeder, wie gewünscht, als ein Schalter oder ein Gate implementiert werden.
Fig. 5 zeigt einen bestimmten Zustand, in dem die zweite und 640te Zeile des vertikalen Adressenumsetz-RAMs 207 durcheinander ersetzt sind. In diesem Fall ist alles, was notwendig ist, die Daten an den Adressen 000000001 und 101111111 des RAMS 207 gegenseitig durcheinander zu ersetzen. Die in dem anderen RAM 206 gespeicherten Daten bleiben in dem gleichen in Fig. 4A gezeigten Zustand.
Wie in Fig. 6 gezeigt, werden die Tabellendaten wie folgt in den horizontalen Umsetz-RAM 206 geschrieben, wenn es erwünscht ist, die Größe eines Bilds zu verdoppeln:
(Adresse : Daten) = (000H : 000H) , (001H : 000H), (002H : 001H), (003H : 001H),
..., (27FH : 13FH)
Als Ergebnis werden die Anzeigeadressen in der horizontalen Richtung, wie in Fig. 7 gezeigt, nacheinander pro 2 Bildpunkten um 1 (eins) inkrementiert. Das Bild wird daher in der horizontalen Richtung in der Größe verdoppelt. Ebenso werden Tabellendaten in den vertikalen Adressenumsetz-RAM 207 wie folgt geschrieben:
(Adresse : Daten) = (000H : 000H), (001H : 000H), (002H : 001H), (003H : 001H), ..., (18FH : OC7H)
Dann werden die Anzeigeadressen, wie in Fig. 7 gezeigt, nacheinander in der vertikalen Richtung pro zwei Zeilen um 1 inkrementiert, wobei die Bildgröße in der vertikalen Richtung verdoppelt wird.
Um die Bildgröße zu halbieren, werden Tabellendaten wie unten gezeigt in die RAMs 206 und 207 geschrieben:
RAM 206: (Adresse : Daten) = (000H : 000H),
(001H : 002H),
(002H : 004H),
(003H : 006H),
..., (27FH : 4FEH)
RAM 207: (Adresse : Daten) = (000H : 000H),
(001H : 002H)
(002H : 004H)
(003H : 006H)
..., (18FH : 31EH)
In diesem Fall werden die horizontalen und vertikalen Anzeigeadressen nacheinander pro jeweils 1 Bildpunkt um 2 inkrementiert. Als Ergebnis werden die horizontalen und vertikalen Adressen und daher die Bildgröße halbiert.
Durch das oben beschriebene Verfahren kann ein auf der Anzeige 214 angezeigtes Bild wie gewünscht in horizontaler und vertikaler Richtung bewegt, vergrößert, verkleinert und auf sonstige Art bearbeitet werden.
Die Anzeige 214 hat eine Auflösung, die, wie bereits festgestellt, 640 Bildpunkte in der horizontalen Richtung und 400 Zeilen in der vertikalen Richtung (siehe Fig. 7) beträgt. Die horizontalen und vertikalen Anzeigeadressen benötigen daher 10 Bits bzw. 9 Bits. Es folgt, daß die RAMs 206 und 207 jeweils nur die Kapazität von 640 x 10 = 6400 Bits und die Kapazität von 400 x 9 = 3600 Bits benötigen, d.h. die Gesamtkapazität beträgt nur 10000 Bits, was weitaus kleiner als die herkömmliche Kapazität ist, welche 4608000 Bits beträgt.
Wie bereits festgestellt, teilt das Bildanzeigesystem 200 Anzeigeadressen in die horizontalen und vertikalen Richtungen, verbindet einen horizontalen und einen vertikalen Adressenumsetz-RAM mit Anzeigeadreßbussen und setzt die Anzeigeadressen in die horizontalen und vertikalen Richtungen um. Das System 200 kann daher ein Bild verschieben, vergrößern, verkleinern oder auf sonstige Weise verändern, während es die erforderliche Kapazität der RAMs beachtlich verringert.
Das oben beschriebene System 200 ändert die Anzeigeadressen durch Verwendung eines einzigen Videospeichers, um dadurch einen bestimmten Zustand eines einzelnen Bilds, wie etwa die Position oder die Größe, zu verändern. Folglich ist das System 200 bei zwei oder mehr Bildern nicht brauchbar.
Bezugnehmend auf Fig. 8 wird eine alternative Ausführungsform der vorliegenden Erfindung beschrieben, die in der Lage ist, zwei verschiedene Bilder gleichzeitig zu bewältigen. Wie gezeigt hat das Bildanzeigesystem oder Multianzeigesystem, allgemein 800, einen Anzeigetaktgenerator 801. Ein horizontaler und ein vertikaler Adressenzähler 802 und 803 empfangen jeweils den Anzeigetakt und geben eine horizontale oder vertikale Anzeigeadresse aus. Ein erster und ein zweiter horizontaler Anzeigeadressenumsetz-RAM 806 und 814 haben jeweils einen Adresseneingang, mit dem die horizontale Anzeigeadresse verknüpft wird. Ein erster und ein zweiter vertikaler Anzeigeadressenumsetz-RAM 807 und 815 haben jeweils einen Adresseneingang, mit dem die vertikale Anzeigeadresse verknüpft wird. Ein erster und ein zweiter Videospeicher 810 und 818 werden an der unteren Seite ihrer Adresseneingänge jeweils mit den Datenbussen der horizontalen Adressenumsetz-RAMs 806 und 814 und an der oberen Seite derselben jeweils mit den Datenbussen der vertikalen Adressenumsetz-RAMs 807 und 815 verbunden. Diese Videospeicher 810 und 818 liefern Videodaten an die zugeordneten Datenbusse. Ein Controller 820 schreibt in den RAMs 806, 807, 814 und 815 gespeicherte Daten, wie erforderlich, wieder ein. Ein erster und ein zweiter Adressenschalter 804 und 812 sind jeweils mit den RAMs 806 und 814 verbunden, und jeder wählt entweder den an den horizontalen Anzeigeadressenzähler 802 angeschlossenen Adreßbus oder den an den Controller 820 angeschlossenen Adreßbus aus. Ein erster und ein zweiter Adreßbusschalter 805 und 813 sind jeweils mit den RAMs 807 und 815 verbunden, und jeder wählt entweder den an den Controller 820 angeschlossenen Adreßbus oder den an den vertikalen Anzeigeadressenzähler 803 angeschlossenen Adreßbus aus. Ein erster und ein zweiter Datenbusschalter 808 und 816 sind jeweils mit den RAMs 806 und 814 verbunden, und jeder wählt entweder den Datenbus zum Videospeicher 810 bzw. 818 oder den Datenbus zum Controller 820 aus. Ein erster und ein zweiter Datenbusschalter 809 und 817 sind jeweils mit den RAMs 807 und 815 verbunden, und jeder wählt entweder den Datenbus zum Videospeicher 810 bzw. 818 oder den Datenbus zum Controller 820 aus. Ein UND-Gatter 821 erzeugt, wie beschrieben wird, aus in den Umsetztabellendaten der RAMs 806 und 807 bereitgestellten zusätzlichen Bits UND-Verknüpfungen. Ein zweites UND-Gatter 822 erzeugt aus den in den Umsetztabellendaten der RAMs 814 und 815 bereitgestellten zusätzlichen Bits UND-Verknüpfungen. Eine erster und ein zweiter analoger Schalter 811 und 819 werden jeweils durch die UND-Gatter 821 und 822 an- und ausgeschaltet. Die zusätzlichen Bits werden zu den höchsten Bits der horizontalen und vertikalen Anzeigeadressen addiert. Daher werden die Eingänge der UND-Gatter 821 und 822 mit den höchsten Bits der Adreßbusse verbunden.
Im Betrieb erzeugen die horizontalen und vertikalen Adressenzähler 820 und 803 ansprechend auf den Anzeigetakt von dem Taktgenerator 801 jeweils eine horizontale oder vertikale Anzeigeadresse. Die horizontalen und vertikalen Anzeigeadressen werden jeweils durch die ersten horizontalen und vertikalen Adreßbusschalter 804 und 805 und die zweiten horizontalen und vertikalen Adreßbusschalter 812 und 813 an die ersten horizontalen und vertikalen Adressenumsetz-RAMs 806 und 807 und die zweiten horizontalen und vertikalen Adressenumsetz-RAMs 814 und 815 geleitet. Ansprechend darauf setzen die RAMs 806 und 807 und die RAMs 814 und 815 die Eingangsanzeigeadressen auf der Basis der darin gespeicherten Daten um. Die sich ergebenden Ausgaben der RAMs 806, 807, 814 und 815 werden jeweils durch die zugeordneten Datenbusschalter 808, 809, 816 und 817 an die unteren und oberen Adressen des ersten Videospeichers 810 und die unteren und oberen Adressen des zweiten Videospeichers 818 geleitet. Als Ergebnis werden Videodaten aus den Videospeichern 810 und 818 einer nicht gezeigten Anzeige zugeführt.
Es wird angenommen, daß die Auflösung der Anzeige 640 Bildpunkte (horizontal) x 400 Zeilen (vertikal) beträgt. Dann benötigt jeder der horizontalen Adressenumsetz-RAMs 814 und 816 10 Bits, da er bis zu 640 Bildpunkte zählt, während jeder der vertikalen Adressenumsetz-RAMS 807 und 815 9 Bits benötigt, da er bis zu 400 Zeilen zählt. In der erläuternden Ausführungsform wird jeder der horizontalen und vertikalen Adressenumsetz-RAMs mit einem zusätzlichen Bit versehen, das den Anzeigezeitablauf eines bestimmten Bilds anzeigt. Wenn die zusätzlichen Bits der zugeordneten RAMS beide 1 sind, werden Bilddaten auf die Anzeige angewendet; wenn eines von ihnen 0 ist, wird die Ausgabe der Bilddaten unterdrückt. Zu diesem Zweck werden die anlogen Schalter 811 und 819 jeweils mit den Bilddatenausgängen der Videospeicher 810 und 818 verbunden, und ihre Ausgaben werden gemeinsam mit der Anzeige verbunden.
Fig. 9A und 9B zeigen jeweils die zusätzlichen Bits zum Implementieren der oben genannten Steuerung und bestimmter auf einem Bildschirm 900 erscheinender Bilder. Zum Zeitpunkt für horizontale und vertikale Anzeige wird 1 in die zusätzlichen Bits I und II der ersten horizontalen und vertikalen Adressenumsetz-RAMs 806 und 807 und in die zusätzlichen Bits III und IV der zweiten horizontalen und vertikalen Adressenumsetz-RAMs 814 und 815 geschrieben; zu anderen Zeitpunkten wird 0 in die zusätzlichen Bits I-IV geschrieben. In dem bestimmten in Fig. 9A und 9B gezeigten Zustand wird "00110000" in das zusätzliche Bit 1 des RAMs 806 geschrieben, "00001100" wird in das zusätzliche Bit II des RAMs 807 geschrieben, "00000110" wird in das zusätzliche Bit III des RAMs 814 geschrieben, und "00110000" wird in das zusätzliche Bit IV des RAMs 815 geschrieben. Wenn die zusätzlichen Bits I und II der RAMs 806 und 807 beide 1 sind, wird der analoge Schalter 811 eingeschaltet, um Videodaten von dem Videospeicher 810 an die Anzeige zu liefern, mit dem Ergebnis, daß ein erstes Bild 901 auf der Anzeige erscheint. Wenn die zusätzlichen Bits III und IV der RAMs 814 und 815 beide 1 sind, wird der analoge Schalter 819 eingeschaltet, um Videodaten von dem Videospeicher 818 an die Anzeige zu liefern, mit dem Ergebnis, daß ein zweites Bild 902 auf der Anzeige erscheint.
Auf die oben beschriebene Weise erscheinen die ersten und zweiten Bilder 901 und 902 gleichzeitig auf dem Bildschirm 900.
Insgesamt weist das oben beschriebene Multianzeigesystem 900 jedem Umsetztabellen-Datenelement, das in horizontalen und vertikalen Adressenumsetz-RAMs gespeichert ist, die mit einem bestimmten einer Mehrzahl von Videospeichern verbunden sind, ein zusätzliches Bit zu, das einen Bildanzeigezeitpunkt anzeigt, wodurch der Ausgabezeitpunkt von Bilddaten gesteuert wird. Das System 900 ermöglicht daher, wie gewünscht, Videodaten aus mehreren Videospeichern in Verbindung mit einem einzigen Bildschirm anzuzeigen.
Für Fachleute werden, nachdem sie die Unterrichtungen der vorliegenden Offenbarung erhalten haben, vielfältige Änderungen möglich werden, ohne den Gültigkeitsbereich zu verlassen.

Claims

1. Bildanzeigesystem, das aufweist:

einen horizontalen Anzeigeadressenzähler (802), um ansprechend auf einen Anzeigetakt (801) eine horizontale Anzeigeadresse auszugeben;

einen vertikalen Anzeigeadressenzähler (803), um ansprechend auf den Anzeigetakt (801) eine vertikale Anzeigeadresse auszugeben;

einen horizontalen Anzeigeadressenumsetzspeicher (804 oder 812) mit einem Adresseneingang, mit dem die horizontale Anzeigeadresse verbunden wird;

einen vertikalen Anzeigeadressenumsetzspeicher (805 oder 813) mit einem Adresseneingang, mit dem die vertikale Anzeigeadresse verbunden wird;

einen Videospeicher (810 oder 818) mit Adresseneingängen, mit denen ein Datenbus von dem horizontalen Anzeigeadressenumsetzspeicher und ein Datenbus von dem vertikalen Anzeigeadressenumsetzspeicher verbunden sind, wobei der Videospeicher dazu konstruiert ist, Videodaten auf der Basis der Eingangsadressen auszugeben;

Wiedereinschreibeinrichtungen (804, 805, 808, 809 oder 812, 813, 816, 817) zum Wiedereinschreiben von in den horizontalen und vertikalen Anzeigeadressenumsetzspeichern gespeicherten Daten;

wobei die horizontalen und vertikalen Anzeigeadressenumsetzspeicher jeweils mit zusätzlichen Bits versehen werden, die anzeigen, ob die Videodaten auf einer Anzeige angezeigt werden oder nicht; und

einen Schalter (811 oder 819) , um den Videospeicher ansprechend auf die zusätzlichen Bits mit der Anzeige zu verbinden.

2. System nach Anspruch 1, wobei die Wiedereinschreibeinrichtung aufweist:

einen Controller (820);

einen horizontalen Anzeigeadreßbusschalter (804 oder 812) zum Auswählen entweder eines Adreßbusses von dem horizontalen Anzeigeadressenzähler oder eines Adreßbusses von dem Controller;

einen vertikalen Anzeigeadreßbusschalter (805 oder 813) zum Auswählen entweder eines Adreßbusses von dem vertikalen Anzeigeadressenzähler oder des Adreßbusses von dem Controller,

einen mit dem horizontalen Anzeigeadressenumsetzspeicher verbundenen horizontalen Speicheradressenschalter (808 oder 816) zum Auswählen entweder eines Datenbusses zu dem Videospeicher oder eines Datenbusses zu dem Controller; und

einen mit dem vertikalen Anzeigeadressenumsetzspeicher verbundenen vertikalen Speicheradressenschalter (809 oder 817) zum Auswählen entweder eines Datenbusses zu dem Videospeicher oder eines Datenbusses zu dem Controller.

3. System nach Anspruch 2, wobei der Controller (820) dazu konstruiert ist, den horizontalen Anzeigeadreßbusschalter, den vertikalen Anzeigeadreßbusschalter, den horizontalen Speicheradressenschalter und den vertikalen Speicheradressenschalter zu steuern und in dem horizontalen Anzeigeadressenumsetzspeicher gespeicherte Daten und in dem vertikalen Anzeigeadressenumsetzspeicher gespeicherte Daten zurückzuschreiben.