DE69032544T2 - Verfahren und Vorrichtung zur Verarbeitung eines Videosignals - Google Patents

Description

GEBIET DER ERFINDUNG
• Diese Erfindung bezieht sich allgemein auf Fernsehsysteme und insbesondere auf eine digitale Fernsehprozessoreinheit zum Verarbeiten eines Fernsehsignals mit geschachtelten Analogkomponenten.
HINTERGRUND DER ERFINDUNG
• Die Komponentenfernsehübertragung ist eine Basisbandeinrichtung zum Trennen von Videosignalen, um die verschiedenen Artefakte des zusammengesetzten Videosignals zu vermeiden. Wie durch seinen Namen angedeutet, verwendet eine Komponentenübertragung Komponentenvideosignale, d. h. es werden das Rot-, das Grün- und das Blau-Ausgangssignal der Kamera mittels einer linearen Matrix in ein Luminanzsignal und ein Chrominanzsignal umgesetzt. Zur übertragung werden diese Komponenten zeitlich getrennt zusammen mit einer Komponente, die die Zeitsteuerungs- und Toninformationen enthält, in Serie übertragen.
• Eine verbreitete Form der Komponentenübertragung ist die Übertragung geschachtelter Analogkomponenten (MAC). Es gibt mehrere Versionen von MAC, wie z. B. das C-MAC/Paket-System, verwendet von der European Broadcasting Union, das D2-MAC- Paket-System, verwendet von Frankreich und Deutschland, sowie das D-MAC/Paket-System, verwendet von Großbritannien. Das Videosignal ist in allen Systemen das gleiche, jedoch sind das Modulationsverfahren und die Anzahl der Kanäle für das digitale Tonsignal verschieden.
• Das MAC-Signal ist so beschaffen, daß es für das hochauflösende Fernsehen (HDTV) leicht aufgerüstet werden kann. Da die Studiobandbreite für die Übertragung zu breit ist, reduzieren MAC-Systeme die Bandbreite mittels Signalverarbeitungsverfahren unter Verwendung linearer Frequenzbereichstechniken. Diese umfassen das Filtern, um die Signalbandbreite zu reduzieren, und das Abtasten, um ein Signal zu erzeugen, das zur Übertragung auf einem MAC-Kanal geeignet ist. Bei einer typischen MAC-Übertragung ist das Chrominanzsignal im Zeitbereich in einem Verhältnis von 3:1 komprimiert, wobei das Chrominanzsignal eines von zwei Chrominanzdifferenzsignalen ist, nämlich CR oder CB. Das Luminanzsignal Y ist in einem Verhältnis von 3:2 im Zeitbereich komprimiert.
• Aufgrund der Signalkompression müssen die Signale auf der Empfangsseite des Fernsehsystems auf ihre ursprüngliche Datenrate im Zeitbereich expandiert werden. Es besteht Bedarf an einer effizienten Empfangseinheit, die in ein Fernsehempfangssystem leicht eingebaut werden kann, um Komponentensignale zu expandieren, so daß ein qualitativ hochwertiges Bild für die Anzeigevorrichtung erzeugt werden kann.
• Zusätzlich zur Komprimierung im Zeitbereich sind viele Komponentenfernsehsignale, wie z. B. MAC, ferner verwürfelt, so daß nur autorisierte Zuschauer Zugriff auf das Signal haben. Wenn das Fernsehübertragungssignal ein Komponentensignal ist, ist ein gewöhnlich verwendetes Verwürfelungsschema die Vertauschung der Positionen der Komponenten. Schnittpunkte einer Komponente, an der die Komponente in wenigstens zwei Abschnitte aufgespalten wird, werden von einer Verwürfelungsvorrichtung erzeugt. Diese Abschnitte werden miteinander vertauscht, um ein verwürfeltes Signal zu bilden. Es besteht Bedarf an einem Fernsehempfangssystem, das Komponentensignale entwürfelt, ohne Verarbeitungsengpässe oder Verzögerungen zu erzeugen.
ZUSAMMENFASSUNG DER ERFINDUNG
• Die hier beschriebene Vorrichtung ist eine verbesserte Entwürfelungseinheit zum Entwürfeln eines digitalen Fernsehsignals, das Rasterabtastzeilen aus mehreren Bits digitaler Daten besitzt, in wenigstens eine Luminanzkomponente und wenigstens eine Chrominanzkomponente, wobei das digitale Fernsehsignal durch Vertauschen von Teilen der Luminanzkomponente und/oder der Chrominanzkomponente jeder Rasterabtastzeile des digitalen Fernsehsignals verwürfelt wird, wobei die Teile an einem entsprechenden Schnittpunkt vertauscht werden, dadurch gekennzeichnet, daß sie enthält:
• ein Dateneingangsregister mit einer Matrix aus Speicherzellen, die in mehreren Zeilen und mehreren Spalten angeordnet sind, wobei die Anzahl der mehreren Spalten gleich der Anzahl der Pixel in einer Rasterabtastzeile ist, wobei das Dateneingangsregister einen Eingangsanschluß für den Empfang einer Anzahl von Bits, die gleich den mehreren Zeilen ist, besitzt, um gleichzeitig mehrere empfangene Bits in einer gewählten Spalte zu speichern, wobei das Dateneingangsregister einen Ausgangsanschluß zum Wiederaufrufen von in jeder der Spalten gespeicherten Daten aus einer gewählten Zeile hat; eine Eingangs steuereinheit, die Informationen bezüglich des Schnittpunkts empfängt und an das Dateneingangsregister angeschlossen ist, wobei die Eingangssteuereinheit für ein erstes empfangenes Pixel eine dem Schnittpunkt entsprechende Spalte des Dateneingangsregisters wählt, für anschließend empfangene Pixel aufeinanderfolgende Spalten des Dateneingangsregisters wählt, bis eine letzte Spalte gewählt wird, für ein nächstes empfangenes Pixel eine erste Spalte des Dateneingangsregisters wählt und für anschließend empfangene Pixel aufeinanderfolgende Spalten wählt, bis ein letztes Pixel der Rasterabtastzeile empfangen wird;
• einen Einzelbefehl-Mehrfachdaten-Prozessor mit einer Anzahl von Verarbeitungselementen, die gleich der Anzahl der Pixel in jeder Rasterabtastzeile des digitalen Fernsehsignals ist;
• eine erste Datenübertragung-Steuereinheit, die an das Dateneingangsregister und an den Einzelbefehl-Mehrfachdaten- Prozessor angeschlossen ist, wobei die Eingangssteuereinheit die Zeile wählt, auf die durch den Ausgangsanschluß des Dateneingangsregisters zugegriffen wird, um in jeder Spalte der gewählten Zeile gespeicherte Daten an ein entsprechendes der Verarbeitungselemente zu übertragen;
• ein Datenausgangsregister, das eine Matrix aus Speicherzellen besitzt, die in mehreren Zeilen und mehreren Spalten angeordnet sind, wobei die Anzahl der mehreren Spalten gleich der Anzahl der Pixel in einer Rasterabtastzeile ist, wobei das Datenausgangsregister einen Eingangsanschluß zum Empfangen und Speichern von Daten in jeder der Spalten in einer gewählten Zeile besitzt, wobei das Datenausgangsregister einen Ausgangsanschluß besitzt, über den aus einer gewählten Spalte gleichzeitig eine Anzahl von Bits, die gleich der Anzahl der mehreren Zeilen ist, ausgegeben wird; und einer zweiten Datenübertragung-Steuereinheit, die an den Einzelbefehl-Mehrfachdaten-Prozessor und an das Dateneingangsregister angeschlossen ist, wobei die zweite Datenübertragung-Steuereinheit die Zeile wählt, auf die durch den Eingangsanschluß des Datenausgangsregisters zugegriffen wird, um Daten von einem entsprechenden der Verarbeitungselemente an jede Spalte der gewählten Zeile zu übertragen.
• Ein technischer Vorteil der Erfindung besteht darin, daß der gleiche Satz von Dateneingangsregistern für die Entwürfelung der Schaltung sowie für das Erzeugen des Eingangssignals für einen Prozessor verwendet werden kann. Eine Eingangssteuerschaltung vertauscht die verwürfelten Abschnitte der Signale, wenn sie in den Prozessor geladen werden. Die Entwürfelung wird extern bewerkstelligt, so daß der Prozessor allgemein gehalten werden kann, da kein Bedarf besteht, das Signal in einen separaten Speicher zu laden, zu entwürfeln und in den Prozessor zurückzuladen.
KURZBESCHREIBUNG DER ZEICHNUNGEN
• Fig. 1 ist ein Blockschaltbild eines repräsentativen Einzelbefehls-Mehrfachdaten-Prozessors.
• Fig. 2 ist ein Blockschaltbild eines Verarbeitungselements des Prozessors der Fig. 1.
• Fig. 3 ist ein Zeitablaufdiagramm des Prozessors der Fig. 1.
• Fig. 4 zeigt die Nachbarschaftskommunikation unter den Verarbeitungselementen des Prozessors der Fig. 1.
• Fig. 5A ist ein Blockschaltbild einer Digitalverarbeitungseinheit, die den Prozessor der Fig. 1 enthält.
• Fig. 5B ist ein Blockschaltbild eines typischen Fernsehempfangssystems, das die Digitalverarbeitungseinheit der Fig. 5A enthält.
• Fig. 6A und 6B zeigen zwei Komponentenverwürfelungsschemen, nämlich ein Einzelschnittrotationsschema bzw. ein Doppelschnittrotationsschema.
• Fig. 7 zeigt die Schnittpunktpositionen eines Chrominanz- und eines Luminanzsignals.
• Fig. 8 zeigt eine Entwürfelungseinheit für ein Doppelschnittrotations-Verwürfelungs schema.
• Fig. 9 zeigt die Entwürfelungssteuerschaltung der Fig. 8 genauer.
• Fig. 10 zeigt die Schritte eines Verfahrens zum Entwürfeln eines Komponentenfernsehsignals für die Eingabe in einen Einzelbefehls-Mehrfachdaten-Prozessor.
• Fig. 11 zeigt die Beziehung der Steuer- und Zeitsteuersignale während des Verfahrens der Fig. 10.
• Fig. 12 zeigt die Schritte eines Verfahrens der Verwendung eines Einzelbefehls-Mehrfachdaten-Prozessors zur Verarbeitung der Komponentensignale.
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN Verwandte Anmeldungen
• Diese Anmeldung bezieht sich auf die US-Patentanmeldungen mit der laufenden Nr. 119.890 (TI-13116), eingereicht am 13. November 1987; der laufenden Nr. 435.862 (TI-13116A); der laufenden Nr. 119.889 (TI-13117); der laufenden Nr. 256.150 (TI-13117A), eingereicht am 13. November 1987; laufenden Nr. 323.045 (TI-131178) und laufenden Nr. 402.975 (TI-13117C). Diese Anmeldungen haben eine entsprechende europäische Patentanmeldung EP-A-0 317 218, eingereicht am 11. November 1988 und veröffentlicht am 24. Mai 1989.
Serieller Videoprozessor
• Die Fig. 1 zeigt ein Beispiel eines seriellen Videoprozessors (SVP) 10, der auch als synchroner Vektorprozessor (ebenfalls SVP) beschrieben werden kann. Der SVP 10 der Fig. 1 ist Gegenstand der oben genannten anhängigen Patentanmeldungen. Nachfolgende Abschnitte dieser Anmeldung sind auf Vorrichtungen und Prozesse gerichtet, die den SVP 10 verwenden. Diese Vorrichtungen und Prozesse sind jedoch nicht notwendigerweise auf die Verwendung mit diesem bestimmten SVP 10 beschränkt, wobei Abwandlungen des SVP 10 verwendet werden können.
• Die "Seriellvideo"-Aspekte des SVP 10 sind von der Tatsache abgeleitet, daß er insbesondere für die Videoverarbeitung geeignet ist, bei der diskrete Pakete von ankommenden Daten, die eine einheitliche Größe aufweisen, wortweise seriell eingegeben und ausgegeben, jedoch parallel verarbeitet werden. Die "Synchronvektor"-Aspekte des SVP 10 ergeben sich aus der Tatsache, daß er Datenvektoren synchron zu einer Echtzeitdatenquelle empfängt und verarbeitet. Im wesentlichen arbeitet der SVP 10 unter Verwendung feinkörniger Parallelitätstechniken, in denen viele Verarbeitungselemente gleichzeitig mit den Daten arbeiten.
• Der SVP 10 ist eine universelle, maskenprogrammierbare Vorrichtung mit Einzelbefehl-Mehrfachdaten-Format (SIMD) und reduziertem Befehlssatz (RISC). Konsistent zur SIMD-Eigenschaft besitzt der SVP 10 mehrere Verarbeitungselemente (PE's), die denselben Befehl zur gleichen Zeit ausführen. Externe Mikrobefehle steuern primitive Logik- und Arithmetikfunktionen für jeden Taktzyklus.
• Wie in den Fig. 1 und 2 gezeigt, ist der SVP 10 eine eindimensionale Matrix von 1-Bit-PE's 20. Jede PE 20 beeitzt die folgenden Basiskomponenten: ein Dateneingangsregister (DIR) 11, zwei unabhängig adressierte Registergruppen (R0 und R1) 12 und 15, einen Satz von Arbeitsregistern (WR's) 13, eine 1-Bit- Arithmetikeinheit (ALU) 14, sowie ein Datenausgangsregister (DOR) 16. Diese werden in diesem Abschnitt kurz beschrieben, wobei die Bezugnahme auf die oben genannten verwandten Patente eine weitere Beschreibung liefern, insbesondere in bezug auf Befehle und die Zeitsteuerung.
• Das DIR 11 kann als die Ileingangsschichttl betrachtet werden. R0 12 und R1 15, die WR's 13 und die ALU 14 sind die "Berechnungsschicht". Das DOR 16 ist die "Ausgangsschicht". Obwohl jede Schicht unabhängig über die jeweilige Schicht getaktet werden kann, arbeiten alle PE's 20 in jedem Taktzyklus im Einklang. Die Eingabe in das DIR 11 ist wort-seriell in dem Sinne, daß Wörter eines ankommenden Paketes an Daten wortweise im DIR 11 empfangen werden. Gleichzeitig ist der Ausgang des DIR 16 wort-seriell.
• Obwohl die Eingabe und die Ausgabe wort-seriell sind, ist die Verarbeitung jedes Datenpakets parallel. Aufgrund des Itgeschichtetenil Lösungsansatzes zur Verarbeitung können ferner die Dateneingabe, die Berechnung und die Datenausgabe konkurrierende Operationen sein, die jeweils unabhängig getaktet sind. Jedes PE 20 führt diese Operationen mit einem gesamten Vektor an Daten auf einmal durch, und ist somit eine "Pipeline", die ermöglicht, daß mehrere Operationen in verschiedenen Stufen auf einmal ausgeführt werden. Wenn ein Vektorbefehl ausgeführt wird, werden die Elemente des Vektors in die entsprechende Pipeline einzeln eingespeist, verzögert um die Zeitspanne, die erforderlich ist, um eine Stufe der Pipeline abzuschließen. Die Eingabe und die Ausgabe sind synchron zur Datenquelle, wie z. B. einer Videokamera, und zur Datensenke, wie z. B. einer Rasteranzeigevorrichtung.
• Zum Zweck der Darstellung besitzt der SVP 10 eine Anzahl N von PE's 20, wobei N = 698. Die Speichergröße beträgt 256 Bits für jedes PE 20, mit 128 Bits jeweils für R0 und R1, wobei das DIR 11 40 Bits breit ist und das DOR 16 24 Bits breit ist. Diese Größen sind ermessensabhängig, können jedoch ohne Änderung der Substanz der Erfindung geändert werden. Die Eingangs- und Ausgangsbitgrößen sind in den Fig. 1 und 2 enthalten, um verschiedene Eingang/Ausgang- und Vorrichtungsgrößenbeziehungen darzustellen. Diese Bitgrößen können jedoch entsprechend der Anwendung geändert werden.
• Unter Verwendung dieser Werte kann ein einzelner SVP 10 Datenpakete von 1 bis 698 Wörtern mal 40 Bits verarbeiten. Typischerweise besitzen die Pakete die gleiche Größe und stellen periodisch wiederkehrende Daten dar, wie z. B. die Zeilen eines Fernsehbildes, wobei jedes Paket in eine Anzahl N von Datenabtastwerten digitalisiert ist, und wobei jeder Abtastwert Si, i = 1 ... N, ein Datenwort ist, das verwendet wird, um ein Ausgangswort zu erzeugen. In Femsehanwendungen, in denen der SVP 10 N PE's 20 besitzt, stellt N ferner die Anzahl der Datenabtastwerte pro Zeile dar.
• Die Fig. 2 zeigt ein einzelnes PE 20(i) und dessen zugehörige Komponenten, wobei i = 1 ... 698. Eine vertikale Scheibe durch den SVP 10 der Fig. 1 ergibt ein individuelles PE 20 der Fig. 2, so daß jedes PE 20(i) und dessen Komponenten hier als eine "Spalte" bezüglich der gesamten Matrix des SVP 10 bezeichnet werden.
• Das DIR 11 und das DOR 16 sind die Basis-E/A-Vorrichtungen des SVP 10. Sowohl das DIR 11 als auch das DOR 16 sind Matrizen sequentiell adressierter Doppelanschluß-Speicherzellen. Der in dieser Beschreibung verwendete Ausdruck "DIR 11" bezieht sich auf die gesamte Matrix, während sich "DIR 11(e)" auf die Spalte des DIR 11 bezieht, die den Datenabtastwert S(i) empfängt. Eine spezielle Dual-Konfiguration des DIR 11 ist in einem nachfolgenden Abschnitt dieser Beschreibung beschrieben, wobei jedoch die folgende allgemeine Beschreibung angewendet werden kann.
• Wie in den Fig. 1 und 2 gezeigt, beträgt die Eingangsmatrixgröße des SVP 10, die vom DIR 11 ermöglicht wird, 698 Wörter mal 40 Bits. Ein Anschluß des DIR 11 ist organisiert zu 698 Wörtern mit jeweils 40 Bits und ermöglicht, daß aus einer 40-Bit-Eingangsleitung parallel in das DIR 11 geschrieben werden kann. Somit emuliert der erste Anschluß des DIR 11 den Schreibanschluß eines 698-Wort-Zeilenspeichers, der eine wortserielle Eingabe erlaubt. Der zweite Anschluß des DIR 11 ist organisiert zu 40 Wörtern mit jeweils 698 Bits, wobei jedes Bit einem PE 20(i) zugeordnet ist. Dieser zweite Anschluß bietet eine Schnittstelle zwischen dem DIR 11 und den PE's 20. Er ist physikalisch ein Teil des absoluten Adreßraums des R0 12 und wird auf diesen abgebildet. Dies ermöglicht, daß die Inhalte des DIR 11 zur Auswahl zum Schreiben in den Speicher adressiert werden und parallel gelesen werden.
• Ähnlich dem DIR 11 ist das DOR 16 eine Zwei-Anschluß-Vorrichtung. In einer Weise ähnlich dem DIR 11 bietet es einen 1-Bit- Zugriff auf jede ALU 14(e) und einen 24-Bit-Ausgang vom SVP 10. Ein Anschluß des DOR 16 ist organisiert zu 698 Wörtern mit jeweils 24 Bits. Dieser Anschluß emuliert funktionell den Leseanschluß eines 698-Wort-Zeilenspeichers und wird für die wort-serielle Ausgabe verwendet. Der zweite Anschluß des DOR 16 ist organisiert zu 24 Wörtern von jeweils 698 Bits, wobei jedes Bit einem PE(i) zugeordnet ist. Dieser zweite Anschluß ist mit dem R1 15 verbunden, wobei in diesen parallel geschrieben wird.
• Die Schreib- und Lesesteuersignale für das DIR 11 und das DOR 16 werden in den folgenden Abschnitten dieser Beschreibung genauer erläutert, wobei jedoch im allgemeinen das DIR 11 und das DOR 16 jeweils einen 698-Bit-Wortauswahl-Kommutator besitzen, der das Laden und das Auslesen des DIR 11 bzw. des DOR 16 steuert. Ferner besitzen das DIR 11 und das DOR 16 jeweils ein Freigabe- und ein Rücksetzsignal
• Die Dateneingänge in das DIR 11 werden durch die Signale Write Enable (WE), Reset Write (RSTW) und Serial Write Clock (SWCK) gesteuert. WE steuert sowohl die Schreibfunktion als auch die Adreßzeigerinkrementfunktion synchron zu SWCK, der der Datenabtasttakteingang ist. Bei Hochpegel setzt RSTW den Adreßzeiger bei der nächsten steigenden Flanke von SWCK auf das erste Wort im DIR 11 zurück. Die Steuersignale für das DOR 16 sind Read Enable (RE), Reset Read (RSTR) und Serial Read Clock (SRCK), die in ähnlicher Weise arbeiten.
• R0 12 und R1 15 besitzen jeweils 128 Wörter mal 1 Bit an Lese/Schreib-Speicher pro PE 20. Verschiedene Adressierungsstrukturen überdecken das R0 12 und R1 15. RD 12 und R1 15 teilen sich jedoch die gleiche Steuer- und Zeitablaufschaltung. RD 12 und R1 15 umfassen Schreib-Lese-RAM-Zellen. Wenn dynamische RAM-Zellen verwendet werden, müssen sie aufgefrischt werden, jedoch führen typische digitale Fernsehanwendungen das Auffrischen durch, indem sie in einer schnelleren Zykluszeit arbeiten als die erforderliche Auffrischungsperiode.
• Jedes RD 12(i) und R1 15(i) ist unabhängig adressierbar und kann einen 1-Bit-Lese-Modifizierer-Schreib-Zyklus ausführen, so daß es in einem einzigen Taktzyklus ausgelesen werden kann, die Daten von der ALU 14 verarbeitet werden können und das Ergebnis zurückgeschrieben werden kann. Das RD 12 und das R1 15 lesen die Daten gleichzeitig, schreiben jedoch getrennt.
• Der Arbeitsregister-(WR)-Satz 13(i) für jedes PE 20(i) umfaßt vier Register: M, A, B und C. Diese Register sind gleich, mit Ausnahme ihrer Datenquellen und Ziele. Jedem WR 13(i) ist ein Eingangsmultiplexer zugeordnet, um Daten für die vier Eingänge jeder ALU 14(i) zu liefern. Das Register M wird verwendet für Divisionsoperationen, Multiplikationsoperationen und logische Operationen sowie bedingte Operationen. Die Register A, B und C sind Addierer-, Minuenden- bzw. Übertrag/Borgübertrag-Register.
• Die ALU 14 ist ein einfacher Volladdierer/Subtrahierer und ein 1-Bit-Multiplizierer. Die Eingänge der ALU 14 stammen von den WR's 13. Diese ALUS führen jeden Befehl aus, der von der Steuereinheit des SVP 10 spezifiziert wird. Ein Merkmal des SVP 10 ist, daß jede ALU 14 Befehle aus einem Satz von Befehlen ausführt, der mit den Daten direkt arbeitet. Eine Steuereinheit, die einen Befehlsstrom dem SVP 10 zuführt, besitzt einen zusätzlichen Satz von Befehlen, der eine Basisausführungssteuerung zur Verfügung stellt. Die Steuereinheit wird im folgenden in Verbindung mit Fig. 5 genauer beschrieben.
• Die Fig. 3 ist ein Zeitablaufdiagramm eines einzelnen Zyklus des SVP 10. Ein Verarbeitungstakt (PCLK) ist einer von drei Takten des SVP 10, wobei jeder Takt einer Eingangs-, einer Berechnungs- oder einer Ausgangsschicht zugeordnet ist. Obwohl die Takte asynchron sind, um gleichzeitig Operationen dieser drei Schichten zu erlauben, stoppen die Eingangs- und Ausgangstakte, um Datenübertragungen in die Berechnungsschicht und aus dieser heraus zu ermöglichen.
• In Fig. 3 besitzt ein PCLK-Zyklus N eine Periode T. Die bezeichnenden Zeitpunkte zeigen verriegelte Kanten, wobei NCGATE und PCGATE Steuersignale für (nicht gezeigte) Leseverstärker sind, und YSEL 0/1 zeigt ein Auswahlsignal für RD 12 oder R1 15. Die Leseverstärker verstärken und steuern die Bitleitungen für Übertragungen von R0 12 und R1. Um Einzelzyklus-698-Bit-Parallelberechnungen zu erreichen, werden die Datenübertragungen zwischen RD 12, R1 15 und ALU 14 zeitlich präzise gesteuert. Jede solche Datenübertragung wird von einer Berechnungsverriegelungsschaltung aufgehalten, bis das Ende der Berechnung angezeigt wird. Diese Technik erreicht eine schnelle Speicher/Prozessor-Datenübertragungsrate.
• Die Fig. 4 zeigt die Nachbarschaftskommunikation unter den PE's 20. Ein Links/Rechts-(L/R)-Bus 41 bewerkstelligt das direkte Speicher- und Register-,Lesen/Schreiben von jedem PE 20 zu seinen vier nächsten Nachbar-PE's 20, d. h. den zwei PE's 20 auf der linken Seite und den zwei PE's 20 auf der rechten Seite. Um eine solche Kommunikation zu bewerkstelligen, erzeugt jedes PE 20 ein Ausgangssignal, das an seine vier Nachbar-PE's 20 weitergeleitet wird. Dieses Ausgangssignal kann von irgendeiner der vier Quellen stammen: einer logischen Null, den Inhalten des B-Registers des WR 13 oder einer Stelle entweder aus dem R0 12 oder dem R1 15. Jedes PE 20 empfängt ferner vier Signale, jeweils eines von seinen vier nächsten Nachbarn.
SVP-Videoanwendungen
• Wie oben gezeigt, ist der SVP 10 insbesondere für die digitale Videoverarbeitung nützlich. Jedes Signalsegment, das eine horizontale Zeile eines ankommenden Fernsehsignals darstellt, wird als ein Daten-"Paket" digitalisiert, das Datenabtastwerte umfaßt. Für jedes Pixel auf einer Horizontalzeile lädt und verarbeitet der SVP 10 die Daten parallel und gibt diese aus. Die Architektur des SVP 10 ermöglicht, daß Datenvektoren von mehreren Pixeln, mehreren Zeilen oder mehreren Feldern parallel verarbeitet werden, weshalb der SVP 10 zur "dreidimensionalen Verarbeitung" fähig ist, die für das digitale Fernsehen benötigt wird.
• Ein besonderer Vorteil der Verwendung von SVP's 10 besteht darin, daß keine diskreten Zeilenspeicher erforderlich sind. Die zeilenweise Speicherung wird in der Verarbeitung des SVP 10 unter Verwendung einer Softwareprozedur emuliert, die als "globale Rotation" bezeichnet wird. Diese Prozedur ist erläutert in der obenerwähnten US-Patentanmeldung, laufende Nr. 421.499 in Verbindung mit der folgenden Fig. 10.
• Die Fig. 5A zeigt ein Basisprozessorsystem 50a mit einem einzelnen SVP 10. Die Fernsehempfängerschaltung, die das Prozessorsystem 50a umgibt, wird in Verbindung mit Fig. 5B beschrieben, die ferner die Dateneingänge in den SVP 10 zeigt. Im Gegensatz hierzu zeigt die Fig. 5A die Steuer-, Adreß- und Befehlseingänge in den SVP 10 und kann ergänzt werden durch die Beschreibung der gleichen Schaltungen in der obenerwähnten US-Patentanmeldung mit der laufenden Nr. 421.499.
• Wie in Fig. 5A gezeigt, sind die Basiskomponenten des Prozessorsystems 50a der SVP 10, eine SVP-Steuereinheit 51 und ein Befehlsgenerator 52. Die Verwendung eines SVP 10 gegenüber mehr als einem SVP 10 ist abhängig von der Komplexität der Verarbeitungsaufgaben und somit von der Verarbeitungszeit. Für eine Vollbildschirm-Echt zeit-Videoverarbeitung müssen die Operationen, die mit einer Zeile der Bilddaten durchgeführt werden, in einer einzigen 1H-Periode ausgeführt werden, wobei H die Periode der horizontalen Abtastzeile darstellt. Wenn jedoch 1H nicht genug Zeit ist, können mehr als 1 SVP 10 verbunden sein, wobei die Verarbeitungsaufgaben unter diesen aufgeteilt werden können.
• Es muß nicht jeder SVP 10 die exakte Konfiguration der Fig. 1 und 2 aufweisen. Wie bereits erwähnt sind die Unterscheidungsmerkmale eines SVP 10 die Fähigkeit zum parallelen Verarbeiten eines Datenpakets, das ein Datenpaket darstellt, das aus einer ganzen Zeile eines Fernsehbildes besteht, unter Verwendung eines Verarbeitungselements für jedes Pixel.
• Wie in Fig. 5A gezeigt wird für jede Komponentenfernsehverarbeitung das DIR 11 in ein Chrominanz-DIR 11a und ein Luminanz- DIR 11b unterteilt. Jedes DIR 11a und 11b ist 20 Bits breit statt der Breite von 40 Bits wie in den Fig. 1 und 2. Das DIR ha besitzt 698 Positionen für 349 Datenabtastwerte von ungeraden und geraden Zeilen. Das DIR 11b besitzt 698 Positionen, wovon jedoch nur 697 verwendet werden. Der zweite Anschluß jedes DIR 11a und 11b, d. h. der Anschluß, der eine Schnittstelle zum RD 12 und R115 bildet, umfaßt 20 698.
• Die Eingangssteuereinheiten 54a und 54b für jeweils das DIR ha und lib können mehr als einen Typ von Eingangssteuerung ausführen, in Abhängigkeit von der speziellen Anwendung. Zum Laden des DIR 11 enthalten die Steuerschaltungen 54a und 54b eine Einrichtung zum Steuern des Signals WE, das zu Beginn am Ende einer Horizontalaustastperiode getriggert wird und so getaktet wird, daß alle Spalten des DIR 11 während einer horizontalen Abtastperiode geladen werden. Die Eingangssteuereinheiten 54a und 54b bestimmen ferner, welcher Datentyp im SVP 10 empfangen wird. Zwei Typen von Eingangssteuerdaten, die für die Komponentensignalerweiterung und Entschlüsselung speziell entwickelt sind, werden in den anschließenden Abschnitten dieser Patentanmeldung in Verbindung mit Fig. 9 beschrieben. Eine Ausgangssteuereinheit 54c kann unter Verwendung ähnlicher Techniken konfiguriert sein.
• Die SVP Steuereinheit 51 besitzt mehrere Komponenten: die Steuervorrichtung 51a, den Vertikalzeitgenerator Sib, den Horizontalzeitgenerator 51c und den Konstantengenerator 51d. Im Idealfall ist jede dieser Vorrichtungen programmierbar und greift auf ihren eigenen Programmspeicher zu. In Fig. 5A besitzt jede dieser Komponenten ihren eigenen Nur-Lese-Speicher (ROM). Um die Entwicklung von Verarbeitungstasks zu vereinfachen, können Programme auf einem (nicht gezeigten) Host-System entwickelt und in das jeweilige ROM unter Verwendung von Standardschnittstellentechniken heruntergeladen werden. Eine Host-Schnittstelle 53 kann entweder für parallele oder serielle Datenübertragungen geeignet sein, wie z. B. eine RS-232C-Schnittstelle.
• Im Betrieb erzeugt die SVP-Steuereinheit 51 Steuersignale für den SVP 10, die mit dem Vertikalsynchronisationssignal und dem Horizontalsynchronisationssignal der ankommenden Fernsehübertragung synchronisiert sind. Diese Steuersignale enthalten Operationskonstanten, Befehle und Zeitsteuersignale. In einer Übersicht der Zeitoperation der SVP-Steuereinheit 51 steuert die Steuervorrichtung 51a die Videosignalverarbeitung mit Feld- oder Rahmengeschwindigkeit, während der Vertikalzeitgenerator Sib die Verarbeitung in Zeilen-Geschwindigkeit steuert und der Horizontalzeitgenerator Slc die Verarbeitung in Pixelgeschwindigkeit steuert.
• Die SVP-Steuereinheit 51 erzeugt ferner Zeitablauf- und Steuersignale für andere Systemkomponenten, wie z. B. für eine horizontale und vertikale Synchronisation. Diese letzteren Zeitablaufsignale sind "extern" in dem Sinne, daß sie nicht das Prozessorsystem 50a steuern. Statt dessen steuern sie Vorrichtungen wie z. B. einen Feldspeicher, wie in den folgenden Abschnitten dieser Anmeldung beschrieben wird.
• Die Steuervorrichtung 51a empfängt und interpretiert externe Befehle für eine Hauptfernsehsteuereinheit (in Fig. 5B gezeigt). Sie erzeugt eine Serie von Steuercodes für den Vertikalzeitgenerator 51b und den Horizontalzeitgenerator 51c. Die Steuervorrichtung 51a ist mit einer Vielzahl von Befehlen programmierbar, einschließlich bedingter und vektorisierter Sprünge.
• Der Vertikalzeitgenerator Sib erzeugt Steuercodes für den Horizontalzeitgenerator 51c, den Konstantengenerator 51d und den Befehlsgenerator 52. Er erzeugt den Zeitablauf für externe Schaltungen, die eine Zeitauflösung von einer Horizontalzeile benötigen.
• Der Horizontalzeitgenerator 51c erzeugt Zeitablaufsignale für Schaltungen, die Zeitflanken in Abtastwerttaktraten erfordern, wie z. B. das DIR 11, das DOR 16, die Feldspeicher und die A/D- und D/A-Umsetzer (in Fig. SB gezeigt). Er kann Zeitflanken mit einer Auflösung in der Größe eines Abtasttaktes erzeugen.
• In ähnlicher Weise erzeugt der Konstantengenerator 51d Konstantenwerte für individuelle PE's 20. Es gibt zwei Hauptgründe für die Verwendung solcher Konstanten. Erstens ist es möglich, Signalformen auf die PE's 20 abzubilden. Zweitens unterscheiden lokale Konstanten das I-Chrominanzsignal vom Q- Signal und ermöglichen den PE's 20, das Chrominanzsignal zu verschachteln und zu entschachteln und Algorithmen in Horizontalrichtung zu modifizieren, wenn zwei Bilder gemischt werden.
• Der Befehlsgenerator 52 empfängt Algorithmusspezifizierercodes vom Vertikalzeitgenerator 51b und Bedingungsmerker vom Honzontalzeitgenerator 51c. Er gibt einen 23-Bit-Mikrobefehl an die ALU 14 und zwei 7-Bit-Adressen für RD 12 und R1 15 aus. Ferner erzeugt der Befehlsgenerator 52 Basisausführungssteuerbefehle, wie z. B. für Sprünge, Aufrufe und Rücksprünge, das Testen von Merkern und die globale Rotation. Dem Befehlsgenerator 52 ist ein Programmspeicher zugeordnet, wie z. B. ein ROM, in das Befehle von einem (nicht gezeigten) Host-System heruntergeladen werden können. Die verschiedenen Digitalfern sehverarbeitungstasks, die vom Prozessorsystem 50a ausgeführt werden, können die Abtastumsetzung, die Bewegungserfassung, die Luminanz- und Chrominanzsignalverarbeitung und die Interpolation und Dezimierung umfassen. Viele dieser Tasks verwenden Filteralgorithmen, um unerwünschte Signalartefakte zu entfernen. Spezialkonfigurationen und die Programmierung zur Abtastumsetzung und Filterung werden in den folgenden Abschnitten dieser Anmeldung erläutert.
• Die Fig. 5B ist ein Blockschaltbild der Basiskomponenten eines Fernsehempfangssystems, das das Prozessorsystem 50a enthält. Genauer ist das Prozessorsystem 50a Teil einer Digitaleinheit 50b, die ferner den Feldspeicher 56 enthält. Das Empfangssystem der Fig. 5B kann irgendeines von mehreren Standardempfangssystemen für Komponentenfernsehsignale sein. Am Vorderende des Systems wird ein Videosignal von einer Antenne oder einer anderen Quelle auf herkömmliche Weise mittels der Standard-HF/ZF-Einheit 55a erfaßt, die ein Analogvideosignal Va erzeugt. Die Separations- und Analog/Digital-(A/D)-Einheit 55b führt bei Bedarf eine Demodulation oder Separation für das bestimmte Signal durch, das verwendet wird, und setzt das Signal in digitale Abtastdaten um. Diese Daten werden in digitaler Form hier als "Signal" bezeichnet, da sie ein kontinuierlich ankommendes Bildsignal darstellen. Obwohl Wortgrößen und Abtastraten schwanken können, können für dieses Beispiel die typischen Abtasteigenschaften eine Umsetzung des Analogsignals in 8-Bit-Abtastwerte bei einer Abtastfrequenz von 20,25 MHz sein. Für jedes anzuzeigende Pixel erzeugt diese Umsetzung drei parallele Eingangssignale für das DIR 11 des SVP 10, nämlich einen Luminanzabtastwert und zwei Chrominanzabtastwerte. Mit einem 40-Bit-DIR 11 kann jeder Pixelwert durch insgesamt 40 Bits dargestellt werden. Typischerweise ist jeder Abtastwert ein 8-Bit-Wort, so daß jedes Pixel aus wenigstens drei 8-Bit-Wörtern abgeleitet wird.
• Die Digitaleinheit 5db besitzt ein Prozessorsystem 50a und einen Feldspeicher 56. Der Feldspeicher 56 ist einfach ein Standard-First-In-First-Out-Speicher zum Speichern von Feldern der Videodaten. Der Feldspeicher 56 umfaßt mehrere Feldspeicher 56(i), die der Digitaleinheit 5db die feldverzögerten Daten liefern, die für verschiedene Verarbeitungstasks insbesondere die Zeitf ilterung verwendet werden. Jeder dieser Feldspeicher 56(i) kann irgendeine von mehreren wohlbekannten Speichervorrichtungen sein, wie z. B. die TMS4C1060, hergestellt von Texas Instruments Inc. Der Feldspeicher 56 kann eine Bank von DRAM's sein, oder kann dann, wenn ein Schreib Lese-Zugriff nicht erforderlich ist, lediglich eine serielle Eingabe und Ausgabe liefern. In Abhängigkeit von den Algorithmen, die von der ALU 14 durchgeführt werden, kann der Feldspeicher 56 Teil eines Rückkopplungspfades zum SVP 10 sein oder kann einfach einen Vorverarbeitungs- oder Nachverarbeitungsspeicher zur Verfügung stellen.
• Eine Hauptempfängersteuerschaltung 58 empfängt externe Signale, wie z. B. diejenigen von einem Tastenfeld, einer Fernsteuerung oder einem Videodecodierer. Sie decodiert diese Signale und sendet sie zu anderen Empf ängerkomponenten, wie z. B. der SVP-Steuereinheit 51.
• Von der Digitaleinheit 5db wird das verarbeitete Videodatensignal parallel als drei 8-Bit-Wörter an die D/A-Einheit 57a ausgegeben. Das resultierende Signal von der D/A-Einheit 57a ist das gleiche Analogsignal, das von der Anzeigeeinheit 57b empfangen würde, wenn das Prozessorsystem 50 nicht enthalten wäre. Somit ist die Digitaleinheit 5db einfach in den Signalpfad am Ausgang einer herkömmlichen Fernsehempfänger-HF/ZF- Einheit 55a eingesetzt.
• Die Anzeigeeinheit 57b ist eine Standardeinheit zum Umsetzen der verarbeiteten Signale in Rot-, Grün- und Blau-Signale. Dies wird bewerkstelligt durch die üblichen Matrixtechniken.
• Die Anzeigevorrichtung 57c empfängt das Analogvideosignal von der Anzeigeeinheit 57. Typischerweise ist die Anzeigevorrichtung 57c eine Rastertypvorrichtung, wie z. B. eine Katodenstrahlröhre. Die Erfindung kann jedoch mit einem beliebigen Typ von Anzeigevorrichtung verwendet werden, die geeignete Adapterschaltungen besitzt, um das vom SVP 10 erzeugte Signal zu verwenden. Zum Beispiel kann die Anzeigevorrichtung 57c mit einem (nicht gezeigten) Anzeigespeicher verwendet werden, der das Signal vom Prozessorsystem 50a empfängt und alle Pixelelemente parallel ausgibt.
Komponentensianal-Entwürfelung
• Viele Übertragungssysteme, insbesondere kostenpflichtige Fernsehübertragungssysteme, verwürfeln das gesendete Videosignal, so daß nur autorisierte Zuschauer Zugriff auf das Signal haben. Eine Form der Verwürfelung ist das Vertauschen der Positionen der Segmente der Chrominanzdifferenz- und Luminanzsignale.
• Wie in Fig. 5B gezeigt kann der Fernsehempfänger mit einer Entwürfelungseinheit 60 verwendet werden, die das ankommende Signal vor der Verarbeitung entwürfelt. Die Aufgabe besteht darin, jeden Datenabtastwert während der Periode, die der Übertragung einer Zeile zugewiesen ist, einmal zu lesen und eine korrekte Entsprechung zwischen Sender- und Empfänger- Abtastorten zu erhalten. Nachdem die Daten verarbeitet sind, können sie im Rasterformat ausgelesen werden, um eine normale Anzeige auf der Bildröhre zu erzeugen.
• Die Fig. 6A und 6B bieten eine Übersicht eines Entwürfelungsprozesses. Sie zeigen zwei Komponenten-Verwürfelungsschemen: ein Einzelschnittrotationsschema bzw. ein Doppelschnittrotationsschema. Beide Schemata verwenden wenigstens einen Schnittpunkt, Pc oder Pl, der das Signal in Segmente unterteilt und somit Austauschpositionen zum Verwürfeln des Signals liefert. Wie in Fig. 6A gezeigt erzeugt im Fall einer Einzelschnittpunktrotation ein Verwürfler 90 einen Schnittpunkt Pc, der einen Schnittpunkt für das Chrominanzsignal darstellt. Der Schnittpunkt definiert drei Felder, C2 und L. Eine Entwürfelungseinheit 60 im Fernsehempfänger berechnet die Position des Schnittpunktes und vertauscht C1 und C2.
• In ähnlicher Weise, wie in Fig. 6B gezeigt, erzeugt im Fall einer Doppelschnittkomponentenrotation ein (nicht gezeigter) Verwürfler zwei Schnittpositionen, Pc und Pl, die jeweils Chrominanz- und Luminanzschnittpositionen darstellen. Diese Schnittpunkte definieren vier Felder C1 und C2 sowie L1 und L2 des gesendeten und empfangenen Signals. Eine Entwürfelungseinheit 60 verfolgt die Positionen der Schnittpunkte Pc und Pl bezüglich der ankommenden Zeile und vertauscht C1 und C2 sowie L1 und L2.
• Die Fig. 7 zeigt zulässige Schnittpunkte für ein Chrominanzsignal, nämlich die Pc-Werte. Sie beginnen zwischen dem Abtastwert Nr. 51 und dem Abtastwert Nr. 52 und können zwischen zwei beliebigen aufeinanderfolgenden Abtastwerten bis zum Abtastwert Nr. 307 existieren. Die zulässigen Stützpunkte für das Luminanzsignal, d. h. die Pl-Werte, beginnen zwischen dem Abtastwert Nr. 97 und 98 und können zwischen jedem anderen aufeinanderfolgenden Paar von Abtastwerten bis zum Abtastwert Nr. 608 existieren. Somit gibt es 255 mögliche Schnittpunkte für ein Chrominanzsignal und 255 mögliche Schnittpunkte für ein Luminanzsignal. Die erste zulässige Abtastnummer für einen Schnittpunkt beider Signale, d. h. 51 oder 97, wird hier als "Schnittpunktanfangsabtastwertnummer" bezeichnet. Die Anzahl der Abtastwerte nach der Schnittpunktanfangsabtastwertnummer wird hier als "Schnittpunktdifferentialwert" bezeichnet.
• Die Fig. 8 zeigt eine Entwürfelungseinheit 60 für ein Doppelschnittrotations-Verwürfelung-Schema. Die Entwürfelungseinheit 60 umfaßt mehrere Basiskomponenten: eine Steuerwortlogikeinheit 110, drei Pseudozufall-Binärsequenz-(PRBS)-Generatoren 111 bis 113, ein Schnittpunktwertregister 114, einen Chrominanzschnittpunktgenerator 115, einen Luminanzschnittpunktgenerator 115 und einen SVP 10. Eine Luminanzsteuerschaltung
• 54a'' und eine Chrominanzsteuerschaltung 54b'' steuern den Dateneingang.
• Die Steuerwortlogikeinheit 110 besitzt drei Eingänge: zwei Steuerwörter CW1 und CW2 sowie ein Rahmenzählerwort FC. Die Steuerwörter werden aus den gesendeten Daten zu Beginn jeder Horizontalzeile und aus einem lokalen Schlüssel erzeugt. Die Steuerwortlogikeinheit 110 erzeugt zwei Initialisierungswörter IW1 und IW2. IW2 ist das Ergebnis einer Exklusiv-ODER-Verknüpfung zwischen den Signalen CW1 oder CW2 und FC.
• IW1 wird an die ersten und zweiten PRBS-Generatoren 111 und 112 geliefert, die ein entwürfeltes Signal liefern, das einem Ton- oder Datendecodierer zugeführt wird. Dieses Signal ist für die hier beschriebene Videosignalverarbeitung nicht besonders relevant.
• IW2 wird zum Bild-PRBS-Generator 113 geliefert. Die anderen Eingänge des Bild-PRBS-Generators 113 sind ein Ladeimpuls LD und ein Taktsignal CK. Der Impuls LD liegt bei der Rahmengeschwindigkeit, während das Signal CK gleich dem 16-fachen der Zeilenfrequenz ist. Der Ausgang des Bild-PRBS-Generators 113 umfaßt zwei Zeilenschnittdatenwörter, die an SRO 114 geliefert werden und die in Fig. 11 als zwei 8-Bit-Wörter gezeigt sind.
• Innerhalb des PRBS-Generators 113 initialisiert 1W2 ein 60stuf iges lineares Rückkopplungsschieberegister 113 zu Beginn jedes Rahmens. Ähnlich den Standardschieberegistern mit Rückkopplung veranlaßt die Rückkopplung das Schieberegister 113, einen Zählzyklus in einer Pseudozufallsequenz zu durchlaufen. In Fig. 11 ist das Schieberegister 113 in ein 29-stufiges Schieberegister 113a und ein 30-stufiges Schieberegister 113b unterteilt. Der Ausgang ist ein 5-Bit-Adressenausgang vom Schieberegister 113a und ein 31-Bit-Datenausgang vom Schieberegister 113b.
• Die Ausgänge der Schieberegister 113a und 113b werden dem Multiplexer 113c zugeführt. In Abhängigkeit vom Wert des Adreßwortes ist einer der Datenwerte vom Schieberegister 113a der Ausgang des Multiplexers 113c. Aufgrund der Frequenz von CK gibt der Multiplexer 113c für jede Zeile eine serielle 16- Bit-Ausgabe aus. Von diesen 16 Bits stellen 8 Bits 255 Schnittpunktpositionen im Chrominanzanteil des Videosignals dar, während 8 Bits 255 Schnittpunktpositionen im Chrominanzabschnitt des Videosignals darstellen.
• Der Ausgang des Multiplexers 113c wird an das Schnittpunktwertregister 114 geliefert. Der erste 8-Bit-Ausgang wird sowohl für die Doppelschnittpunkt-Komponentenrotation- Verwürfelung als auch für die Einzelschnitt-Verwürfelung verwendet. Der zweite 8-Bit-Ausgang wird nur im Fall des Doppel schnitt-Verwürfelung verwendet.
• Die zwei 8-Bit-Ausgänge des Schnittpunktwertregisters 114 sind mit den Schnittpunktgeneratoren 115 (C) und 115 (L) verbunden, die die Schnittpunkte für die Chrominanz- bzw. Luminanzsignale erzeugen. Jeder besitzt ein Paar Multiplexer 115a, eine Arithmetikeinheit 115b und einen Akkumulator 115c. Zusätzlich zu den Daten vom Schnittpunktwertregister 114 sind zusätzliche Eingänge in jeden Schnittpunktgenerator 115 ein INIT-Signal zu einem von jedem Paar von Multiplexern 115a und ein SWCK-Signal zum Akkumulator 115c. Das Signal INIT bezeichnet den Beginn einer jeden neuen Zeile der Videodaten im Fernsehsignal. Das Signal SWCK ist wie oben erwähnt ein serieller Schreibtakt. Der Eingang INIT-Wert ist 51 für Chrominanz und 97 für Helligkeit. Somit wird z. B. zu Beginn einer neuen Zeile, wenn der PRBS-Generator 113 einen Chrominanzschnittpunkt von 195 erzeugt, der Akkumulator 115c (C) mit 195 + 51 = 246 geladen. Der Eingang "1" wird verwendet, um den Akkumulator 115c zu dekrementieren.
• Wie im folgenden in Verbindung mit den Fig. 9-11 erläutert, addiert jede Arithmetikeinheit 115b die entsprechende Schnittpunktanfangsabtastwertnummer, d. h. 97 oder 51, zum Schnittpunktdifferentialwert. Diese Summe ist die Schnittpunktposition Pc oder Pl. Jeder Akkumulator 115c empfängt den Schnittpunktwert, den er auf Null dekrementiert. Der Ausgang jedes Schnittpunktgenerators 115 (C) oder 115 (L) ist ein Chrominanzschnittpunktsteuerbit Cc bzw. ein Luminanzschnittpunktsteuerbit Cl. Eine Entwürfelungs-Eingangsschnittpunktsteuerschaltung 54a'' oder 54b'' empfängt das Schnittpunktsteuerbit, das es verwendet, um das Laden seines DIR 11a oder DIR 11b für Chrominanz- bzw. Luminanzdaten zu steuern.
• Die Fig. 9 zeigt die Luminanz-Entwürfelungs-Eingangssteuerschaltung 54b'' genauer, sowie das Luminanz-DIR 11b(i), i = ... .698, wobei jedem DIR 11b(i) ein PE 20(i) des SVP 10 zugeordnet ist. Die Struktur der Chrominanzeingangssteuerschaltung 54a'' ist die gleiche.
• e. Die Entwürfelungs-Steuerschaltung 54b'' besitzt zwei Stufen von Schieberegistern: eine serielle Eingangsstufe und eine parallele Eingangsstufe. Die individuellen Register dieser Stufen sind mit SR 121(i) bzw. SR 122(i) bezeichnet. Die Register beider Stufen werden aktiviert, wenn sowohl WE als auch SWCK eingeschaltet sind. Der Ausgang jeder Stufe wird an die UND-Logikgatter 123(i) und 124(i) geliefert, wobei der Ausgang mit einem weiteren externen Signal UND-verknüpft wird, wie im folgenden in Verbindung mit den Fig. 13 und 14 erläutert wird.
• Die seriellen Eingangsschieberegister 121(i) empfangen und verschieben das Steuerbit vom Luminanzschnittpunktgenerator 115 (L). Dies sind Rechts-Nach-Links-Schieberegister, so daß wie im folgenden erläutert das Steuerbit im Schieberegister 121(i) positioniert sein kann, das dem DIR 11b(i) entspricht, das den ersten Abtastwert nach dem Schnittpunkt empfangen soll. Der Ausgang jedes seriellen Eingangsschieberegisters 121(i) wird mit WE UND-verknüpft, um den Eingang der parallelen Eingangsschieberegisterstufe 122 zu erzeugen. Die Paralleleingangsschieberegister 122(i) bilden eine kontinuierliche Schleife, wie durch die Pfeile in Fig. 9 angedeutet wird. Somit werden die Inhalte des SR 122(698) in das SR 122(1) verschoben. Der Ausgang jedes SR 122(i) wird mit WE UND-verknüpft, um das parallele Laden des Luminanz-DIR 11b zu veranlassen.
• Die Fig. 10 und 11 zeigen ein Verfahren der Verwendung des SVP 10 zum Entwürfeln eines Fernsehsignals genauer. Die Fig. 10 ist ein Flußdiagramm der Schritte des Verfahrens und wird am besten verstanden mit Bezug auf das Zeitablaufdiagramm der Fig. 11. Wie gezeigt findet das serielle Laden der SR's 121(i) an der geeigneten Position für die aktuelle Zeile gleichzeitig mit dem Laden des DIR lla mit den Abtastwerten für die vorangehende Zeile statt.
• Die folgende Erläuterung der Fig. 10 und 11 verfolgt beispielsweise das Verfahren bezüglich der Erzeugung der Luminanzdaten für eine Zeile. Ein Schnittpunktdifferentialwert von D6 wird verwendet, so daß Pl = 97 + (2) 6 = 109 gilt. Der Pl-Wert kann jedoch eine beliebige Zahl zwischen 97 und 255 sein.
• Das Signal WE der Fig. 11 stellt das Signal dar, das ein Datenfenster freigibt, das in das DIR 11b geschrieben werden soll. Dieses Datenfenster stellt eine Zeile der Bilddaten dar, die in diesem Beispiel dieser Beschreibung Luminanzdaten sind. Konsistent mit dem in Fig. 6b gezeigten Signal sind die Luminanzdaten im Datenfenster der Fig. 11 verwürfelt worden, so daß ein ersten Abschnitt und ein zweiter Abschnitt der Daten vertauscht worden sind.
• Die Signale SR1 und SR2 stellen Schnittpunktsteuersignale dar und sind die Werte in den zwei Stufen der Schnittpunktregister SR 121(i) und SR 122(i). Da dies in dieser Ausführungsform 1- Bit-Register sind, ist der in diesen Registern gespeicherte Wert gleich 1 oder 0, wobei dieser Wert hier als Steuerbit cl bezeichnet wird.
• Wie in Fig. 10 gezeigt, findet der Schritt 101 zu Beginn einer Zeile statt. Das Signal INIT veranlaßt das Laden des Akkumulators 115c mit der geeigneten Schnittpunktanfangsabtastwertnummer, die für Luminanzsignale gleich 97 ist, plus dem Schnittpunktdifferentialwert, der gewichtet ist, um die Schnittpunktinkremente widerzuspiegeln. Unter Verwendung des Beispiels, indem der Schnittpunktdifferentialwert gleich 06 ist, da der Luminanzschnittpunkt möglicherweise irgendein anderer Abtastwert ist, wird der Akkumulator 115c mit 97 + (6 2) = 109 geladen.
• Wie in den Fig. 12 und 11 gezeigt, findet der Schritt 102 während des WE-Datenfensters für die Zeile n-1 statt. Der Akkumulator 115c wird dekrementiert, wobei Cl = 0 als Akkumulator 115c für alle SWCK-Impulse dekrementiert wird, mit Ausnahme dann, wenn der Wert im Akkumulator 115c gleich 0 ist.
• Wenn im Schritt 103 der Akkumulator 115c D erreicht, wird Cl = 1 geladen. Somit enthalten am Ende der Zeile alle SR's 121(i) den Wert 0, mit Ausnahme des SR 121(109).
• Zu Beginn der nächsten Zeile, der Zeile n, wird ein neuer Wert von Pl in den Akkumulator 115c geladen. Während des Luminanzdatenfensters für diese Zeile wird der Prozeß wiederholt, um den Akkumulator 115c zu dekrementieren.
• Nachdem ferner das Signal INIT der Zeile n zugeordnet worden ist, überträgt das Signal RSTWH die Werte der SR's 121(i) in die SR's 122(i), so daß alle Werte der zweiten Stufe gleich sind, mit Ausnahme des SR 122(109). Aufgrund der Steuerlogik des Signals WE wird der erste Datenabtastwert der Zeile n in das DIR 11b(1D9) geladen, wobei gleichzeitig der Wert 1 im SR 122(109) eine Position nach rechts in das SR 122(110) geschoben wird.
• Dieses Laden und Verschieben wird fortgesetzt, bis das 1- Steuerbit im letzten SR 122(i) erscheint. Zu diesem Zeitpunkt ist die nächste Position für die Dateneingabe das DIR 11b(1), wo sich der erste Datenabtastwert der Zeile n befinden sollte. Das Steuerbit wird in das SR 122(1) verschoben, wobei das Laden des zweiten Abschnitts der Zeile n beim DIR 11b(1) beginnt. Das Laden wird für DIR 11b(2) bis DIR 11b(108) fortgesetzt und endet am DIR 11b(108). Die zwei Abschnitte des Luminanzdatenfensters, das die Daten für die Zeile n enthält, werden nun in der richtigen Reihenfolge in das DIR 11b geladen.
• Ein ähnlicher Prozeß wird verwendet, um Cc, den Chrominanzdifferenzschnittpunkt, zu erzeugen und um die Chrominanzabtastwertdaten in der richtigen Reihenfolge in das DIR 11a einzulesen. Der Akkumulator 115 (C)c wird mit der Summe aus der Schnittpunktanfangsabtastwertnummer 51 und dem Schnittpunktdifferentialwert geladen.
Kombinationssignalerweiterungs- und Entwürfelung-System
• Wie in Fig. 12 gezeigt, kann das gleiche Fernsehempfangssystem für die Komponentensignalexpansion und für die Entwürfelung verwendet werden. Die Entwürfelung wird zuerst unter Verwendung der Entwürfelungseinheit 60 durchgeführt. Anschließend werden die entwürfelten Daten dem Verarbeitungssystem SDA zugeführt und geladen, um die obenbeschriebene zeitliche Expansion durchzuführen. Die Eingangsschaltungen 54a und 54b kombinieren die Logik und die Zeitsteuerung der Steuerschaltungen der Fig. 12, so daß das Signal in der richtigen Reihenfolge und zeitlich expandiert geladen wird.
Andere Ausführungsformen
• Obwohl die Erfindung mit Bezug auf spezielle Ausführungsformen beschrieben worden ist, soll diese Beschreibung nicht im einschränkenden Sinn aufgefaßt werden. Verschiedene Abwandlungen der offenbarten Ausführungsformen sowie alternative Ausführungsformen der Erfindung sind für Fachleute offensichtlich. Die beigefügten Ansprüche sollen daher alle Abwandlungen abdecken, die in den Umfang der Erfindung fallen.

Claims (3)

1. Entwürfelungsvorrichtung zum Entwürfeln eines digitalen Fernsehsignals, das Rasterabtastzeilen aus mehreren Bits digitaler Daten besitzt, in wenigstens eine Luminanzkomponente und wenigstens eine Chrominanzkomponente, wobei das digitale Fernsehsignal durch Vertauschen von Teilen der Luminanzkomponente und/oder der Chrominanzkomponente jeder Rasterabtastzeile des digitalen Fernsehsignals verwürfelt wird, wobei die Teile an einem entsprechenden Schnittpunkt vertauscht werden, dadurch gekennzeichnet, daß sie enthält:

ein Dateneingangsregister (11) mit einer Matrix aus Speicherzellen, die in mehreren Zeilen und mehreren Spalten angeordnet sind, wobei die Anzahl der mehreren Spalten gleich der Anzahl der Pixel in einer Rasterabtastzeile ist, wobei das Dateneingangsregister einen Eingangsanschluß für den Empfang einer Anzahl von Bits, die gleich den mehreren Zeilen ist, besitzt, um gleichzeitig mehrere empfangene Bits in einer gewählten Spalte zu speichern, wobei das Dateneingangsregister einen Ausgangsanschluß zum Wiederaufrufen von in jeder der Spalten gespeicherten Daten aus einer gewählten Zeile;

eine Eingangssteuereinheit (54b), die Informationen bezüglich des Schnittpunkts empfängt und an das Dateneingangsregister angeschlossen ist, wobei die Eingangssteuereinheit für ein erstes empfangenes Pixel eine dem Schnittpunkt entsprechende Spalte des Dateneingangsregisters wählt, für anschließend empfangene Pixel aufeinanderfolgende Spalten des Dateneingangsregisters wählt, bis eine letzte Spalte gewählt wird, für ein nächstes empfangenes Pixel eine erste Spalte des Dateneingangsregisters wählt und für anschließend empfangene Pixel aufeinanderfolgende Spalten wählt, bis ein letztes Pixel der Rasterabtastzeile empfangen wird;

einen Einzelbefehl-Mehrfachdaten-Prozessor (14) mit einer Anzahl von Verarbeitungselementen (14, Figur 2), die gleich der Anzahl der Pixel in jeder Rasterabtastzeile des digitalen Fernsehsignals ist;

eine erste Datenübertragung-Steuereinheit (RD Addr, obere Rd/Wt-Schaltungsanordnung, Fig. 2), die an das Dateneingangsregister und an den Einzelbefehl-Mehrfachdaten-Prozessor angeschlossen ist, wobei die Eingangssteuereinheit die Zeile wählt, auf die durch den Ausgangsanschluß des Dateneingangsregisters zugegriffen wird, um in jeder Spalte der gewählten Zeile gespeicherte Daten an ein entsprechendes der Verarbeitungselemente zu übertragen;

ein Datenausgangsregister (16), das eine Matrix aus Speicherzellen besitzt, die in mehreren Zeilen und mehreren Spalten angeordnet sind, wobei die Anzahl der mehreren Spalten gleich der Anzahl der Pixel in einer Rasterabtastzeile ist, wobei das Datenausgangsregister einen Eingangsanschluß zum Empfangen und Speichern von Daten in jeder der Spalten in einer gewählten Zeile besitzt, wobei das Datenausgangsregister einen Ausgangsanschluß besitzt, über den aus einer gewählten Spalte gleichzeitig eine Anzahl von Bits, die gleich der Anzahl der mehreren Zeilen ist, ausgegeben wird; und

einer zweiten Datenübertragung-Steuereinheit (R1 Addr, untere Rd/Wt-Schaltungsanordnung, Fig. 2), die an den Einzelbefehl-Mehrfachdaten-Prozessor und an das Dateneingangsregister angeschlossen ist, wobei die zweite Datenübertragung- Steuereinheit die Zeile wählt, auf die durch den Eingangsanschluß des Datenausgangsregisters zugegriffen wird, um Daten von einem entsprechenden der Verarbeitungselemente an jede Spalte der gewählten Zeile zu übertragen.

2. Enwürfelungsvorrichtung nach Anspruch 1, wobei die Eingangssteuereinheit enthält:

ein erstes Schieberegister (SR 121), das mehrere seriell geschaltete erste Schieberegisterstufen (SR 121i) besitzt, deren Anzahl gleich der Anzahl von Spalten im Dateneingangsregister ist, wobei das erste Schieberegister anfangs gelöscht wird und dann an einer ersten Schieberegisterstufe (SR 121&sub1;) einen 1-Eingang empfängt und in jeder Pixelperiode über einen Takt eine einmalige Verschiebung ausführt;

einen Satz erster Gatter (123i), wovon jedes einen ersten Eingang, der an eine entsprechende erste Schieberegisterstufe angeschlossen ist, einen zweiten Eingang, der zu einem dem Schnittpunkt entsprechenden vorgegebenen Zeitpunkt ein Steuer signal empfängt, sowie einen Ausgang enthält;

eine zweites Schieberegister (SR 122) mit mehreren zirkulär verbundenen Schieberegisterstufen (SR 122i), wobei jede zweite Registerstufe anfangs vom ersten Schieberegister über ein entsprechendes erstes Gatter geladen wird und in jeder Pixelperiode über einen Takt einen einmaligen Verschiebungsvorgang ausführt; und

einen Satz zweiter Gatter (124i), wovon jedes einen ersten Eingang, der an eine entsprechende zweite Schieberegisterstufe angeschlossen ist, einen zweiten Eingang, der einmal in jeder Pixelperiode ein Schreibfreigabesignal empfängt, und einen Ausgang, der an einen Schreibfreigabeeingang einer entsprechenden Spalte des Dateneingangsregisters angeschlossen ist, enthält.

3. Verfahren zum Entwürfeln eines digitalen Fernsehsignals, das Rasterabtastzeilen aus mehreren Bits digitaler Daten besitzt und wenigstens eine Luminanzkomponente und eine Chrominanzkomponente enthält, wobei das digitale Fernsehsignal durch Vertauschen von Teilen der Luminanzkomponente und/oder der Chrominanzkomponente jeder Rasterabtastzeile des digitalen Fernsehsignals verwürfelt wird, wobei die Teile an einem entsprechenden Schnittpunkt vertauscht werden, wobei das Verfahren enthält:

Speichern einer Komponente mit vertauschten Teilen in einem Dateneingangsregister, das eine Matrix aus Speicherzellen besitzt, die in mehreren Zeilen und mehreren Spalten angeordnet sind, wobei die Anzahl der mehreren Spalten gleich der Anzahl von Pixel in einer Rasterabtastzeile ist, indem mehrere Bits digitaler Daten einer Komponente mit vertauschten Teilen für ein erstes empfangenes Pixel in entsprechenden Zeilenspeicherzellen einer Spalte des Dateneingangsregisters, die dem Schnittpunkt entspricht, gespeichert werden,

mehrere Bits digitaler Daten einer Komponente mit vertauschten Teilen für anschließend empfangene Pixel in entsprechenden Zeilenspeicherzellen aufeinanderfolgender Spalten des Dateneingangsregisters gespeichert werden, bis digitale Daten in einer letzten Spalte des Dateneingangsregisters gespeichert werden,

mehrere Bits digitaler Daten einer Komponente mit vertauschten Teilen für ein nächstes empfangenes Pixel in entsprechenden Zeilenspeicherzellen einer ersten Spalte des Dateneingangsregisters gespeichert werden und

mehrere Bits digitaler Daten einer Komponente mit vertauschten Teilen für anschließend empfangene Pixel in entsprechenden Zeilenspeicherzellen aufeinanderfolgender Spalten des Dateneingangsregisters gespeichert werden, bis ein letztes Pixel der Rasterabtastzeile empfangen wird; Wiederaufrufen von Daten aus dem Dateneingangsregister

durch Wiederaufrufen von Daten aus einer Speicherzelle einer entsprechenden Zeile in jeder der mehreren Spalten;

Liefern von aus jeder Spalte des Dateneingangsregisters wiederaufgerufenen Daten an ein entsprechendes Einzelbit- Verarbeitungselement für deren Verarbeitung;

Speichern eines einzelnen Bits verarbeiteter Daten aus jedem Verarbeitungselement in einer entsprechenden Spalte einer gewählten Zeile eines Datenausgangsregisters; und

Ausgeben von Daten aus sämtlichen Spalten einer gewählten Zeile des Datenausgangsregisters.