DE69032184T2

DE69032184T2 - Rechnerschnittstelle

Info

Publication number: DE69032184T2
Application number: DE1990632184
Authority: DE
Inventors: Steven P Davies; William A Richards
Original assignee: Hughes Aircraft Co
Current assignee: Raytheon Co
Priority date: 1989-01-27
Filing date: 1990-01-25
Publication date: 1998-11-19
Anticipated expiration: 2010-01-26
Also published as: JPH02239357A; JPH0816892B2; DE69032184D1; CA2007052A1; ES2113847T3; AU4883990A; EP0380105B1; EP0380105A2; AU627543B2; EP0380105A3

Description

Die vorliegende Erfindung betrifft eine Computerschnittstelle.
Eine solche computerschnittstelle ist beispielsweise in dem US-Patent Nr. 4,349,870 offenbart.
Das vorgenannte Dokument offenbart einen Ein-Chip- Mikrocomputer, der neben anderen eine zentrale Verarbeitungseinheit, einen seriellen E/A-Anschluß und vier parallele E/A- Anschlüsse umfaßt. Einer der parallelen E/A-Anschlüsse ist vom Benutzer programmierbar, indem spezifische Signale an Modus- Auswahlstifte angelegt werden. Der programmierbare Anschluß umfaßt eine Vielzahl von Leitungen, deren jede individuell als Eingangs- oder Ausgangsleitung zu peripheren Geräten programmiert werden kann.
Alternativ kännen die parallelen Anschlußleitungen programmiert werden, um als bidirektionaler Datenbus zu einem externen Speicher zu dienen. Die parallelen Anschlußleitungen können auch als gemultiplexte Daten und Adressleitungen zu einem externen Speicher dienen.
Die vorliegende Erfindung betrifft allgemein digitale Signalverarbeitungssysteme und insbesondere eine Computerschnittstelle zur Benutzung in solchen Systemen, die Eingangssignalund Ausgangssignalübertragungen zwischen einem Signalprozessor und daran angeschlossener externer Hardware ausführen.
Die Fähigkeit zur Durchführung hochentwickelter Vektorund Skalararithmetikoperationen in Echtzeit ist ein Schlüsselerfordernis für Signalverarbeitungssysteme. Häufig ist jedoch dieses Erfordernis auch begleitet von schwierigen physikalischen Einschränkungen bezüglich Größe, Gewicht, Leistung und Kühlung des Signalverarbeitungssystems. In der Vergangenheit mußten Signalprozessor-Designer zwischen diesen gegensätzlichen Erfordernissen Kompromisse eingehen, die in vielen Fällen Prozessoren hervorbrachten, die eine weniger als adäquate Leistung besitzen.
Herkömmliche Signalprozessoren können auch in ihrer Leistung beschränkt sein aufgrund relativ langsamer Systemtaktra ten von etwa 5 Megahertz, und aufgrund beschränkter Fähigkeiten 16 Bit Festkomma-Daten zu verarbeiten. Die Beschränkungen auf Festkomma-Verarbeitung solcher herkömmlichen Signalprozessoren wurde in vielen Anwendungsbereichen signifikant. Viele Signalverarbeitungsalgorithmen benötigen arithmetische Berechnungen mit einem großen Dynamikbereich, der eine 32 Bit Fließkomma- Verarbeitung notwendig macht.
Die Fähigkeit von Netzwerkmodularsignalprozessoren erlaubt einem System ein breites Gebiet von Anwendungen effizient abzudecken. Viele Signalprozessoren sind in ihrer Fähigkeit zu Netzwerkverarbeitung beschränkt.
Im Hinblick auf die vorliegende Erfindung ist die Implementierung von Hardware, die Steuerungs- und Datensignale zwischen den Hardwarekomponenten in einer weiten Vielzahl von Übertragungsprotokollen effizient überträgt, ein Schlüssel zum effizienten Betrieb des Signalverarbeitungssystems.
Vor diesem Hintergrund besteht eine Aufgabe der vorliegenden Erfindung darin, eine effiziente Computerschnittstelle bereitzustellen, die Steuerungs- und Datensignale zwischen einem Signalprozessor und externen Vorrichtungen überträgt.
Erfindungsgemäß wird diese Aufgabe von einer Computerschnittstelle gelöst, mit
- einem seriellen Steuerungsanschlußmittel zur Übertragung von Steuersignalen zwischen einem seriellen Eingangsanschluß und einem Steuersignal-Ausgangsanschluß;
- einem ersten parallelen Anschlußmittel zur Übertragung von Steuersignalen zwischen einem ersten parallelen Eingangsanschluß und dem Steuersignal-Ausgangsanschluß und zur Übertragung von Datensignalen zwischen dem ersten parallelen Eingangsanschluß und einem Daten-Ausgangsanschluß;
- einem zweiten parallelen Anschlußmittel zur Übertragung von Datensignalen zwischen einem zweiten parallelen Eingangsanschluß und dem Daten-Ausgangsanschluß;
- einem Datenübertragungsmittel das den ersten und den zweiten parallelen Eingangsanschluß mit dem Daten- Ausgangsanschluß verbindet; und
- einem Schnittstellen-Steuerungsmittel, das das Datenübertragungsmittel, das serielle Steuerungs- und das erste parallele Anschlußmittel mit dem Steuersignal-Ausgangsanschluß verbindet, um Datensignale zwischen dem ersten und dem zweiten Eingangsanschluß und dem Daten-Ausgangsanschluß zu steuern und selektiv zu übertragen.
Um eine effiziente Computerschnittstelle zu schaffen, die Steuerungs- und Datensignale zwischen einem Signalprozessor und externen Vorrichtungen bei Verwendung einer Vielzahl von Übertragungsprotokollen überträgt, umfaßt die vorliegende Erfindung eine Vielzahl von Daten- und Signalübertragungsanschlüssen, die einen seriellen und vier konfigurierbare parallele Anschlüsse umfassen. Der serielle Anschluß ist konfiguriert, um Steuerungssignale zwischen dem Signalprozessor und den externen Vorrichtungen zu übertragen. Der erste parallele Anschluß ist ebenfalls konfiguriert, um Steuerungssignale sowie Datensignale zwischen dem Signalprozessor und den externen Vorrichtungen zu übertragen.
Der zweite parallele Anschluß ist konfiguriert, um Datensignale zwischen dem Signalprozessor und den externen Vorrichtungen zu übertragen, und der erste und der zweite parallele Anschluß können selektiv gekoppelt werden, um einen Datenpfad zu schaffen, der den kombinierten Datenpfad des ersten und des zweiten Anschlusses umfaßt. Gleichermaßen sind der dritte und der vierte parallele Anschluß konfiguriert, um Datensignale zwischen dem Signalprozessor und den externen Vorrichtungen zu übertragen, und diese zwei Anschlüsse können ebenfalls selektiv miteinander gekoppelt werden, um einen Datenpfad zu schaffen, der den kombinierten Datenpfad des dritten und des vierten Anschlusses umfaßt.
Eine erste Schnittstellensteuerung ist mit dem seriellen und dem ersten parallelen Anschluß verbunden, wobei die erste Schnittstellensteuerung Steuerungssignale verarbeitet, die zwischen den externen Vorrichtungen und dem Signalprozessor übertragen werden. Wenn der erste und der zweite parallele Anschluß kombiniert werden, können sie auch Steuerungssignale übertragen. Ein Multiplexer ist zwischen jedem der parallelen Anschlüsse und einer Vielzahl von Datenbussen gekoppelt, die einen Datenpfad vorbestimmter Größe umfassen, der kompatibel ist mit dem Datenpfad, der im Signalprozessor eingesetzt wird. Der Multiplexer überträgt selektiv Datensignale zwischen dem Signalprozessor und den externen Vorrichtungen entlang der beiden Datenbusse. Eine zweite Schnittstellensteuerung ist mit dem Multiplexer verbunden, der Signale von dem Signalprozessor empfängt und die Signale dem Multiplexer zuführt, um die Übertragung der Datensignale zwischen den externen Vorrichtungen und dem Signalprozessor zu steuern.
Um die Bearbeitungsgeschwindigkeit der Computerschnittstelle zu erhöhen, sieht die vorliegende Erfindung eine Schaltung vor, die mit dem seriellen und dem ersten parallelen Anschluß verbunden ist, wobei die Schaltung Tri-State-Puffer an den Steuerungs- und Datenbussen steuert, wenn sie sich in dem parallelen Busmodus befindet, der Offene-Kollektoreigenschaften liefert, ohne die Tri-State-Puffer-Geschwindigkeit zu opfern.
Die verschiedenen Merkmale und Vorteile der vorliegenden Erfindung können einfacher mit Bezug auf die folgende detaillierte Beschreibung in Verbindung mit den begleitenden Zeichnungen verstanden werden, wobei gleiche Bezugszeichen gleiche strukturelle Elemente bezeichnen, und in denen:
Fig. 1 ein Blockdiagramm eines Signalprozessors ist, der eine Computerschnittstelle entsprechend den Grundzügen der vorliegenden Erfindung enthält;
Fig. 2 ein detailliertes Blockdiagramm der Computerschnittstelle der Fig. 1 ist; und
Fig. 3a-f ein Diagramm einer Schaltung, die die Tri-State- Puffer der Computerschnittstelle der Fig. 2 steuert, zusammen mit deren Zeitdiagrammen zeigen.
In Fig. 1 ist ein Blockdiagramm eines Signalprozessors gezeigt, der eine Computerschnittstelle 11 entsprechend den Prinzipien der vorliegenden Erfindung enthält. Der Signalprozessor 10 wird in allgemeiner Form beschrieben, um den Kontext für die Beschreibung der Computerschnittstelle 11 zu liefern. Der in Fig. 1 gezeigte Signalprozessor 10 umfaßt allgemein vier Hauptbereiche: einen Eingangs-/Ausgangsbereich, bezeichnet als E/A, eine zentrale Verarbeitungseinheit, als CPU bezeichnet, und zwei Arithmetikelemente, als AE0 und AE1 bezeichnet.
Insbesondere umfaßt der Eingangs-/Ausgangsbereich die Computerschnittstelle 11, die eine Vielzahl von konfigurierbaren Eingangs-/Ausgangsanschlüssen zur Verfügung stellt. Die Computerschnittstelle 11 ist über zwei Datenbusse 12a, 12b mit zwei Datenspeichern 13a, 13b verbunden, die der Speicherung von Daten dienen, und mit zwei Multiplizierern 14a, 14b, und zwei Register- und Arithrnetik-Logikeinheiten 20a, 20b, die die Daten verarbeiten. Die Datenspeicher 13a, 13b speichern die Daten typischerweise in einem vordefinierten gepackten Format, um Speicherplatz zu sparen in einer Weise, die im Stand der Technik gut bekannt ist.
Ein Steuerungsspeicher 15, der zur Speicherung von Steuerungscodes eingesetzt wird, ist über einen Steuerungsspeicherbus 16 mit einer Arithmetikelementsteuerung 17, den Multiplizierern 14, 14b und zwei Register- und Arithmetik- Logikeinheiten 20a, 20b verbunden. Ein Mikro-Speicher 18 ist mit der Arithmetikelementsteuerung 17 verbunden, und wird zur Speicherung von Mikrocodebefehlen verwendet, die von den Datenspeichern 13a, 13b, den Multiplizierern 14a, 14b und den Register- und Arithmetik-Logikeinheiten 20a, 20b verwendet werden.
Der Prozessor 10 übt allgemein folgende Funktion aus. Die von dem Prozessor 10 zu verarbeitenden Signale werden über die externe Schnittstelleneinheit 11 empfangen und in den Datenspeichern 13a, 13b abgelegt. Mikrocodebefehle, die die Verarbeitungsparameter der Arithmetikelemente des Prozessors und die von den Arithmetikelementen AE0, AE1 auszuführenden Schritte definieren, werden in dem Mikrospeicher 18 gespeichert. Das Anwendungsprogramm, das aus Zeigern auf Mikrocodebefehle, programmierbaren Koeffizienten, die während der Verarbeitung von den Arithmetikelementen benutzt werden, und Zwischendatenverarbietungsergebnissen von den Arithmetikelementen besteht, wird in dem Steuerungsspeicher 15 abgelegt. Die Arithmetikelementsteuerung 17 führt Anwendungsprogramme aus, die eine Ausführung der Mikrocodebefehle und die Verarbeitung der Daten veranlassen. Die Arithmetikelemente AE0 und AE1 arbeiten als parallele Pipelineprozessoren, um die Daten entsprechend den Mikrocodebefehlen unter der Steuerung der Arithmetikelementsteuerung und in einer herkömmlich verstandenen Art verarbeiten.
Steuerungsparameter werden von dem Steuerungsspeicher 15, den Multiplizierern 14a, 14b und den Register- und Arithmetiklogikeinheiten 20a, 20b übergeben, und die Daten aus den Datenspeichern 13a, 13b werden durch die Arithmetikelemente AE0 und AE1 unter der Steuerung der Arithmetikelementsteuerung 17 in einer herkömmlich bekannten Art verarbeitet.
In Fig. 2 ist ein detailliertes Blockdiagramm der Computerschnittstelle 11 gemäß Fig. 1 gezeigt. Die Computerschnittstelle 11 umfaßt einen serielle Steuerungsanschluß 120 und vier parallele Anschlüsse 122, 124, 126, 128. Jeder der parallelen Anschlüsse ist im wesentlichen gleich konfiguriert, wobei jeder sechzehn (16) Datensignalleitungen und vier (4) Steuerungsleitungen aufweist. Der serielle Anschluß 120 und der erste parallele Anschluß 122 werden zur Übertragung von Steuerungssignalen zwischen den externen Vorrichtungen und dem Signalprozessor 10 verwendet.
Der serielle Anschluß 120 und der erste parallele Anschluß 122 sind mit einer ersten Schnittstellensteuerungsteuerung 130 verbunden, die Eingänge besitzt, die mit der Arithmetikelementsteuerung 17 des Signalprozessors 10 verbunden sind. Die erste Schnittstellensteuerung 130 ist auch mit einer Teststeuerung 134 verbunden, die eingesetzt wird, um ein Testen des Signalprozessors 10 zu implementieren. Eine zweite Schnittstellensteuerung 132 hat einen Ausgang, der mit der Arithmetikelementsteuerung 117 in einer Weise verbunden ist, die der Verbindung mit der ersten Schnittstellensteuerung 130 entspricht. Die zweite Schnittstellensteuerung 132 ist auch mit einem Multiplexer 136 oder einem allgemein bekannten Datenübertragungsnetzwerk verbunden, wobei der Multiplexer vier jeweils mit den vier Anschlüssen 122, 124, 126, 128 verbundene Eingänge umfaßt und zwei Ausgangsanschlüsse besitzt, die mit den Datenbussen 12a, 12b des Signalprozessors 10 verbunden sind.
Die Computerschnittstelle 11 implementiert eine Vielzahl von Übertragungsprotokollen. Diese Protokolle umfassen ein serielles Protokoll, das eine Kommunikation zwischen einer externen Vorrichtung und bis zu sechzehn (16) Signalprozessoren 10 erlaubt.
Ein Sensorprotokoll wird zur effizienten Übertragung von Daten von Sonar- und Radarsensoren zu den Signalprozessor 10 und von dem Signalprozessor 10 zu den Datenverarbeitungs- oder Darstellungs- oder Speichervorrichtungen benutzt. Das Sensorprotokoll kann in einem 16-Bit oder in einem 32-Bit Modus betrieben werden, die 16-Bit Datenbusse 142 verwenden. In dem Sensormodus können Daten übertragen werden, indem eine beliebige oder ausgewählte Kombinationen der vier 16-Bit Busse zur Erzielung einer 16-Bit und 32-Bit Datenübertragung verwendet werden.
Ein Signalverarbeitungsbusprotokoll ist ebenfalls verfügbar, das ein synchrones Protokoll verwendet. Dieses Protokoll liefert Unterstützung für die Datenübertragungen zwischen den Signalprozessoren. Das Signalprozessorbusprotokoll kann im 16- Bit oder 32-Bit Modus betrieben werden, die 16-Bit Datenbusse 142 verwenden. In diesem Signalprozessorbusmodus können die Daten auch übertragen werden, indem eine beliebige oder ausgewählte Kombinationen der vier 16-Bit Busse zur Durchführung der 16-Bit und 32-Bit Datenübertragungen verwendet werden. Bei der vorliegenden Erfindung können die parallelen Anschlüsse A und B 122, 124 kombiniert werden und die parallelen Anschlüsse C und D 126, 128 können kombiniert werden, aber solche Kombinationen sind nur angezeigt für Zwecke der Implementation in dem Signalprozessor 10. In anderen Anwendungen können andere Anschlüsse von Fachleuten kombiniert werden, wenn die spezielle Anwendung auftaucht.
In dem Busprotokoll erhält die vorliegende Erfindung durch die Schaltung einen Vorteil, die eine Steuerung der Tri-State- Puffer implementiert, die an den Eingängen jedes parallelen Portanschlusses 122, 124, 126, 128 vorgesehen sind. Fig. 3a zeigt ein Tri-State-Puffer-Schema, das erfindungsgemäß implementiert ist. Dieses Schema umfaßt einen Pufferverstärker 150 und einen Schutzwiderstand 152 (Pull-Up Widerstand), der zwischen einer Spannungsquelle und dem Datenausgang des Verstärkers 150 geschaltet ist. Eingangsdatensignale und Datenfreigabesignale werden dem Verstärker 150, der in Fig. 3a gezeigten Weise zugeführt.
Das Tri-State-Puffer-Steuerungsschema arbeitet wie folgt. Die Dateneingangssignale werden angeführt und gefolgt von einem hohen Spannungspegel ("1") für einen Taktzyklus, um die Datenleitungen in einen bekannten Status vor und nach jeder Übertragung zu bringen. Der Widerstand 152 ist ein Leitungsabschlußwiderstand mit einem Ansteuerungsspannungspegel, der gewählt ist, um den bekannten Wert von "1" zu halten. Der Pull-Up Widerstand 152 und der Ansteuerungsspannungspegel sind jedoch normalerweise ausreichend, um die Tri-State-Leitungen schnell genug auf einen hohen Zustand zu bringen, der Offene-Kollektor-Puffer zuläßt. Fig. 3b-f zeigen Taktdlagramme, die die Arbeitsweise der Schaltung gemäß Fig. 3a darstellen, und diese Diagramme sollten für den Durchschnittsfachmann selbsterklärend und gut verständlich sein.
Die nachfolgenden Tabellen la bis 3d definieren alle Parameter für jeden der Anschlüsse, einschließlich Steuerungssignaldefinitionen, Steuerungssignale, die mit jedem der Anschlüsse verbunden sind, Nachrichtenformate, Fehlerbehandlung und gültige externe Funktionen (EXFS). Tabelle 1a. Anschluß A Steuerungssignal-Definition Tabelle 1a. Anschluß A Kontrollsignaldefinition (Forts.) Tabelle 1b. Anschluß B Kontrollsignaldefinition Tabelle 1c. Port C Kontrollsignaldefinition Tabelle 1c. Port C Kontrollsignaldefinition (Forts.) Tabelle 1d. Port D Kontrollsignaldefinition
Der serielle Anschluß 120 ist ein Steuerungsdatenübertragungsanschluß. Er hat die folgenden Steuerungs- und Datensigna- Tabelle 2a. Serielle Anschluß-Beschreibung
Der serielle Anschluß 120 benutzt ein serielles gepacktes Nachrichtenformat. Die serielle Anschlußfehlerbehandlung ist so, daß die Übertragung beendet wird und ein INTR_RQ_L abgesetzt wird, falls ein undefinierter oder ungültiger EXF auftritt. Das Steuerungselement muß den Signalprozessor 10 Status lesen, um den Fehlertyp zu bestimmen. Gültige EXFS umfassen alle außer INTR, LDAT und MAIL.
In dem 16-Bit und 32-Bit Bus Modus arbeiten der Anschluß A (16 Bit) und der Anschluß AB (32 Bit) als Steuerungs- und Datenübertragungsanschlüsse. Alle Anschlüsse arbeiten als Datenübertragungsanschlüsse. In anderen Anwendungen können alle Anschlußkonfigurationen jedoch verwendet werden als Steuerungsund Datenübertragungsanschlüsse, sofern gewünscht. Tabelle 2b. Parallele Anschlußbeschreibung
Im 16-Bit und 32-Bit Bus Modus verwenden alle parallelen Anschlüsse 122, 124, 126, 128 ein gepacktes Nachrichtenformat. Die parallele Anschlußfehlerverarbeitung ist so, daß die bestimmte Vorrichtung ein "ACK/NAK Statuswort" zurück zu der Ursprungsvorrichtung schickt, nachdem die Paketübertragung abgeschlossen ist. Die Übertragung wird nicht akzeptiert (NAK), falls das Statuswort auf einen Arbeitszählfehler hinweist, einen Diagonalparitätsfehler, einen FIFO Überlauf, oder undefinierte ode r ungültige EXF; andernfalls wird das Paket akzeptiert (ACK). Falls ein NAK empfangen wird, übermittelt die Ursprungsvorrichtung das Paket bis zu 7 mal für insgesamt 8 Übertragungsversuche, danach wird die Übertragung unterbrochen und (falls die Ursprungseinrichtung ein Signalprozessor ist) wird das "Anschlußausgangsfehler"-Flag im Computerschnittstellenstatuswort gesetzt. Falls die Ursprungseinrichtung eine Buskollision während der Übertragung detektiert, wird die Übertragung unterbrochen und neu versucht. Falls der Bus in einen führungslosen Zustand übergeht, wird er die Wiederherstellungs- bzw. Wiederbereitschaftssequenz auslösen. Alle EXFS sind gültig, falls die Anschlüsse A oder AB die Steuerungsanschlüsse sind; andernfalls sind nur LDAT, MAIL und PORT gültig. LDAT und MAIL sind gültige EXFS für die Anschlüsse B, C, D und CD. Im Hinblick auf das Bidding (engl. bidding) und das Bidintervall und die Bidleitungssignale, die in den oberen Tabellen angegeben sind, ist dieses Thema im Bereich der Signalverarbeitung bestens bekannt, und es wird Bezug genommen auf den Text Computer Networks, von Andrew 5. Tanenbaum, Seite 296, Titel "A Bit Map Protocol", Prentice Hall, 1986, wo Details über eine Zeitscheibenbiddingtechnik angegeben sind, die in der Schnittstelleneinheit der vorliegenden Erfindung verwendet werden können.
In dem 16-Bit Sensor Modus arbeiten die parallelen Anschlüsse als Eingangs- oder Ausgangsdatenübertragungsanschlüsse. Für den Eingangs- bzw. den Ausgangsmodus, wie er in der Spalte "Richtung" angegeben ist, gilt folgendes: Tabelle 2c. Parallele Anschlußbeschreibung 16-Bit Sensor Eingabe-Modus Tabelle 2d. Parallele Anschlußbeschreibung- 16-Bit Sensor Ausgabe-Modus
Im 16-Bit Sensor Modus verwenden alle parallelen Anschlüsse 122, 124, 126, 128 ein Nurdatennachrichtenforrnat. Die parallele Anschlußfehlerverarbeitung ist so, daß, falls ein Protokollfehler auftritt, die Übertragung abgebrochen wird, der Anschluß in einen Leerlaufzustand gesetzt wird und das "Anschlußsync Handshake Fehler"-Flag in dem Computerschnittstellenstatuswort gesetzt wird. EXFs sind nicht anwendbar.
Im 32-Bit Sensor Modus bzw. für den Eingabe- und den Ausgabemodus, die in der Spalte "Richtung" nachfolgend angegeben sind, gilt folgendes: Tabelle 2e. Parallele Anschlußbeschreibung 32-Bit Sensor Eingabe-Modus Tabelle 2f. Parallele Anschlußbeschreibung- 32-Bit Sensor-Ausgabe-Modus
Wie in dem Fall der 16-Bit Parallelanschlüsse sind die Fehlerverarbeitungs- und externen Funktionen die gleichen.
Die nachfolgenden Tabellen 3a-3d liefern eine Beschreibung aller externen Funktionen für die Computerschnittstelle 11. Tabelle 3a. Steuerungs-EXFs
Bemerkung (1): Falls der Steuerungsanschluß seriell ist, wird das INTR_RQ_L Signal aktiv und das CE# muß den Status (RSTA) lesen, um ein Interrupt zu interpretieren.
Bemerkung (2): Falls der Steuerungsanschluß parallel ist, wird das IMTR EXF an die CE mit 2 Datenworten gesendet. Tabelle 3b. Datenübertragung EXFs
Bemerkung (1): INTR kann nur über einen parallelen Steuerungsanschluß von dem Signalprozessor an das Arithmetiksteuerungselement gesendet werden. Tabelle 3c. Register-EXFs Tabelle 3d. Test-EXFs
Somit wurde eine neue und verbesserte Computerschnittstelle beschrieben, die eine effiziente Signalprozessorschnittstelle liefert, die Steuerungs- und Datensignale unter Verwendung einer Vielzahl von Übertragungsprotokollen zwischen einem Signalprozessor und externen Vorrichtungen überträgt. Die Computerschnittstelle umfaßt eine Vielzahl von Daten- und Siqnalübertragungsanschlüssen, die einen seriellen und vier konfigurierbare parallele Anschlüsse umfassen. Zusätzlich und um die Verarbeitungsgeschwindigkeit der Computerschnittstelle zu erhöhen, ist erfindungsgemäß eine Schaltung vorqesehen, die die Tri-State-Puffer an den Steuerungs- und Datenbussen, die mit dem seriellen und dem ersten paralleln Anschluß verbunden sind, steuert, wenn sie im 16-Bit Bus Modus arbeitet, der Offene- Kollektor-Eigenschaften mit Tri-State-Ansteuerungsgeschwindigkeiten zur Verfügung stellt.

Claims

1. Computerschnittstelle mit

- einem seriellen Steuerungsanschlußmittel (120, 130) zur Übertragung von Steuersignalen zwischen einem seriellen Eingangsanschluß (120) und einem Steuersignal-Ausgangsanschluß (138);

- einem ersten parallelen Anschlußmittel (122, 130) zur Übertragung von Steuersignalen zwischen einem ersten parallelen Eingangsanschluß (122) und dem Steuersignal-Ausgangsanschluß (138) und zur Übertragung von Datensignalen zwischen dem ersten parallelen Eingangsanschluß (122) und einem Daten- Ausgangsanschluß;

- einem zweiten parallelen Anschlußmittel (124) zur Übertragung von Datensignalen zwischen einem zweiten parallelen Eingangsanschluß (124) und dem Daten- Ausgangsanschluß;

- einem Datenübertragungsmittel (136), das den ersten und den zweiten parallelen Eingangsanschluß (122, 124) mit dem Daten-Ausgangsanschluß verbindet; und

- einem Schnittstellen-Steuerungsmittel (132), das das Datenübertragungsmittel (136), das serielle Steuerungs- und das erste parallele Anschlußmittel (120, 130; 122, 130) mit dem Steuersignal-Ausgangsanschluß (138) verbindet, um Datensignale zwischen dem ersten und dem zweiten Eingangsanschluß (122, 124) und dem Daten-Ausgangsanschluß zu steuern und selektiv zu übertragen

2. Computerschnittstelle nach Anspruch 1, gekennzeichnet durch Mittel zur Steuerung von Tri-State-Puffern (150, 152) auf den Steuerungs- und Datenbussen, wenn die Schnittstelle (11) in einem vorbestimmten parallelen Übertragungsmodus eingesetzt ist, um Offene-Kollektor-Eigenschaften zur Verfügung zu stellen.

3. Computerschnittstelle nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß

- das erste parallele Anschlußmittel (122, 130) einen ersten parallelen 16 Bit Anschluß umfaßt zur bidirektionalen Übertragung von Steuersignalen zwischen dem ersten parallelen Eingangsanschluß (122) und dem Steuersignal-Ausgangsanschluß (138) und zur bidirektionalen Übertragung von Datensignalen zwischen dem ersten parallelen Eingangsanschluß (122) und dem Daten-Ausgangsanschluß; und

- das zweite parallele Anschlußmittel (124) einen zweiten parallelen 16 Bit Anschluß umfaßt zur bidirektionalen Übertragung von Datensignalen zwischen dem zweiten parallelen Eingangsanschluß (124) und dem Daten-Ausgangsanschluß.

4. Computerschnittstelle nach einem der Ansprüche 1 bis 3, wobei das Übertragungs und Steuerungsmittel (132) gekennzeichnet ist durch ein Auswahlmittel (132) zur selektiven Verbindung ausgewählter paralleler 16 Bit Anschlüsse, um einen 32 Bit Datenpfad zwischen den Eingangsanschlüssen (122, 124) und dem Daten-Ausgangsanschluß zu schaffen.

5. Computerschnittstelle nach einem der Ansprüche 1 bis 3, wobei das Übertragungs und Steuerungsmittel (132) gekennzeichnet ist durch ein Mittel zur selektiven Kombination des ersten und des zweiten parallelen Anschlußmittels, um einen Datenpfad zu schaffen, der den kombinierten Datenpfad des ersten und des zweiten parallelen Anschlußmittels (122, 130, 136; 124, 136) zwischen den Eingangsanschlüssen (122, 124) und dem Daten-Ausgangsanschluß umfaßt.

6. Computerschnittstelle nach einem der Ansprüche 1 bis 5, die eine Schnittstelle zwischen einem Signalprozessor und externen Vorrichtungen ist und zwischen diesen Steuersignale und Datensignale überträgt, gekennzeichnet durch

- das serielle Steuerungsanschlußmittel (120, 130), das zur Übertragung von Steuersignalen zwischen dem Signalprozessor und externen Vorrichtungen ausgebildet ist;

- das erste parallele Anschlußmittel (122, 124, 130), das einen ersten parallelen Anschluß (122) umfaßt, der zur Übertragung von Steuersignalen zwischen dem Signalprozessor und externen Vorrichtungen konfiguriert ist, und einen zweiten parallelen Anschluß (124) umfaßt, der zur Übertragung von Steuersignalen zwischen dem Signalprozessor und externen Vorrichtungen konfiguriert ist, wobei der erste und der zweite parallele Anschluß (122, 124) selektiv konfigurierbar sind, um einen Datenpfad zu schaffen, der den kombinierten Datenpfad des ersten und des zweiten Anschlusses (122, 124) umfaßt;

- das zweite parallele Anschlußmittel (126, 128), das einen dritten parallelen Anschluß (126) umfaßt, der zur Übertragung von Steuersignalen zwischen dem Signalprozessor und externen Vorrichtungen konfiguriert ist, und einen vierten parallelen Anschluß (128) umfaßt, der zur Übertragung von Steuersignalen zwischen dem Signalprozessor und externen Vorrichtungen konfiguriert ist, wobei der dritte und der vierte parallele Anschluß (126, 128) selektiv konfigurierbar sind, um einen Datenpfad zu schaffen, der den kombinierten Datenpfad des dritten und des vierten Anschlusses (126, 128) umfaßt;

- eine erste Schnittstellensteuerung (130), die mit dem seriellen und dem ersten parallelen Anschluß (120, 122) verbunden ist, um die zwischen den externen Vorrichtungen und dem Signalprozessor übertragenen Steuersignale zu verarbeiten;

- einen Multiplexer (136), der zwischen jeden der parallelen Anschlüsse (122, 124, 126, 128) und einer Vielzahl von Datenbussen (DS0, DS1) gekoppelt ist, die einen Datenpfad mit vorbestimmter Größe aufweisen, die größer ist als die Größe der Datenpfade der parallelen Anschlüsse (122, 124, 126, 128), um Datensignale selektiv zwischen dem Signalprozessor und den externen Vorrichtungen über die zwei Datenbusse (DS0, DS1) zu übertragen; und

- eine zweite Schnittstellensteuerung (132), die mit dem Multiplexer (136) verbunden ist, um Signale des Signalprozessors zu empfangen und das Signal dem Multiplexer (136) zuzuführen, um die Übertragung der Datensignale zwischen den externen Vorrichtungen und dem Signalprozessor zu steuern.