DE69029465T2 - Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Grabenkapazität - Google Patents
Verfahren zur Herstellung eines Halbleiterbauelementes mit einer GrabenkapazitätInfo
- Publication number
- DE69029465T2 DE69029465T2 DE69029465T DE69029465T DE69029465T2 DE 69029465 T2 DE69029465 T2 DE 69029465T2 DE 69029465 T DE69029465 T DE 69029465T DE 69029465 T DE69029465 T DE 69029465T DE 69029465 T2 DE69029465 T2 DE 69029465T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- forming
- film
- trench
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000010410 layer Substances 0.000 claims description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 35
- 229920005591 polysilicon Polymers 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 12
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims 2
- 239000011521 glass Substances 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910052681 coesite Inorganic materials 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
- Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung und, spezieller, ein Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich eines Grabenkondensators und eines MOS- Transistors.
- Im Bereich einer integrierten Halbleiterschaltung ist ein Grabenkondensator wohlbekannt als ein Kondensator, der fähig ist, eine große Kapazität auf einer kleinen Fläche zu erreichen. Fig. 1 zeigt eine Querschnittsansicht einer herkömmlichen, typischen Struktur des Grabenkondensators.
- In Fig. 1 bezeichnet die Bezugsziffer 1 ein P-Typ Halbleitersubstrat, 2 bezeichnet eine N-Typ Diffusionsschicht, 3 und 5 zeigen Isolierfilme, 4 und 6 bezeichnen Polysiliziumschichten und 7 bezeichnet einen Zwischenschichtisolierfilm. Die Diffusionsschicht 2 und die Polysiliziumschicht 4 dienen als beide Elektroden des Grabenkondensators und der Isolierfilm 3 dient als dielektrischer Film des Grabenkondensators. Die Polysiliziumschicht 6 ist in eine Rinne eingebettet, um die Oberfläche eines Halbleiterkörpers abzuflachen und ist elektrisch von der Polysiliziumschicht 4 durch einen Isolierfilm 5 isoliert.
- Mit Bezug auf die Fig. 2A bis 2C wird eine Erklärung eines Herstellungsprozesses in dem Fall gegeben, wo die Polysiliziumschicht 6 in die Rinne hinein eingebettet ist.
- Wie in Fig. 2A veranschaulicht, ist der Isolierfilm 5 auf der Folysiliziumschicht 4 ausgebildet und dann wird die Polysiliziumschicht 6 auf der gesamten Oberfläche des Isolierfilms 5 gebildet, um so die Rinne aufzufüllen. Wie in Fig. 2B gezeigt, wird ätzen durchgeführt, wobei der Isolierfilm 5 als Stopper des Ätzens verwendet wird, um so zu bewirken, daß die Polysiliziumschicht 6 nur im Graben verbleibt. Als nächstes wird der auf der Oberfläche der Polysiliziumschicht 4 ausgebildeter Isolierfilm 5 durch Naßätzen entfernt und dann wird die als Kondensatorelektrode dienende Polysiliziumschicht 4 gemustert. Wenn der Isolierfilm 5 durch das Naßätzen entfernt ist, werden die Oberflächenabschnitte des Isolierfilns 5 zwischen den Polysiliziumschichten 4 und 6 überätzt, wie durch die gestrichelten Linien A und B in Fig. 2C gezeigt.
- Wie in Fig. 2C veranschaulicht, sind daher nicht nur die Oberflächen der Polysiliziumschichten 4 und 6, sondern auch die Seiten davon freiliegend. Falls die Polysiliziumschichten 4 und 6 thermisch oxidiert werden, um in diesem Zustand einen Zwischenschichtisolierfilm zu bilden, wird Streß seitlich an die Polysiliziumschichten 4 und 6 angelegt und ein starker Stress wird in den durch die gestrichelten Linien A und B in Fig. 2C dargestellten Bereichen bewirkt. Der Stress verschlechtert die Haltespannung des Isolierfilms 3 und verringert die Zuverlässigkeit des Grabenkondensators. Als eine Folge davon treten durch den an die Polysiliziumschichten 4 und 6 angelegten Stress leicht defekte Kristalle (durch x gezeigt) in der Nähe der Rinne im Substrat 1 auf. Diese defekten Kristalle bewirken, daß ein Leck oder ähnliches erzeugt wird.
- Weiterhin verlangt das herkömmliche Verfahren des Herstellers der Halbleitervorrichtung einen Herstellungsschritt für das Bilden des Isolierfilms 5 als einen Stopper, wenn die Polysiliziumschicht 6 durch Ätzen entfernt wird, und einen Herstellungsschritt zum Entfernen des Isolierfilms 5, um die Polysiliziumschicht 4 zu mustern. Daher sind die Herstellungsschritte kompliziert.
- Die GB-A-2 138 207 offenbart eine Halbleiterspeichervorrichtung und den Verfahren zum Herstellen derselben.
- Nach diesem Dokument ist es beabsichtigt, in einer vergrabenen Stapelkondensator- (STC) Zelle einen Leckstrom von einer Kondesatorzelle zum Substrat und angrenzenden Zellen zu vermindern. Die vergrabene STC Struktur wird durch Ummanteln der inneren Wände eines Grabens mit einem Isolierfilm erzielt.
- Dieses bekannte Verfahren umfaßt die Schritte: selektives Ätzen eines Halbleitersubstrates, um eine Rinne darin auszubilden, Bilden einer ersten Schicht eines Leitfähigkeitstyps auf den Seiten und dem Boden der Rinne, Bilden einer zweiten Schicht eines Isoliertyps entlang der inneren Oberfläche der Rinne, Bilden einer dritten Schicht eines Leitfähigkeitstyps entlang der inneren Oberfläche der Rinne und auf der oberen Oberfläche der zweiten Schicht, Bilden einer vierten Schicht eines Isoliertyps, die die dritte Schicht bedeckt, Bilden einer fünften Schicht auf der vierten Schicht, um so die Rinne aufzufüllen, Ätzen der fünften Schicht, so daß sie nur in der Rinne verbleibt und Bilden einer sechsten Schicht eines Isoliertyps auf der fünften Schicht.
- Aus dem JPANESE JOURNAL OF APPLIED PHYSIKS, SUPPLEMENTS. 15TH conf. 1983, TOKYO JA pages 253 - 256 ist es bekannt, einen Grabenkondensator vorzusehen, wo eine Elektrode durch Diffusion von Verunreinigungen in den Graben hinein gebildet wird.
- Es ist demnach Aufgabe der vorliegenden Erfindung, ein Verfahren zum Herstellen einer Halbleitervorrichtung einschließlich eines Grabenkondensators und eines MOS- Transistors vorzusehen, worin diese Orte des Stresses vermieden sind, eine Feinisolierung zwischen einer Kondensatorelektrode des Grabenkondensators und der Gate- Elektrode des MOS-Transistors erzielt ist und die Herstellungsschritte vereinfacht sind.
- Diese Aufgabe wird gemäß dem unabhängigen Anspruch 1 gelöst.
- Bevorzugte Ausführungsbeispiele sind in den abhängigen Ansprüchen aufgeführt.
- Nach dem Herstellungsverfahren der vorliegenden Erfindung muß, da die zweite leitende Schicht gemustert wird, um die Kondensatorelektrode zu bilden und dann der Zwischenschichtisolierfilm gebildet wird, letzterer für das Mustern der zweiten leitenden Schicht nicht entfernt werden. Aus diesem Grund sind, anders als bei der herkömmlichen Vorrichtung, die Seiten der in die Rinne eingebetteten vergrabenen Schicht nicht freiliegend und nur die Oberfläche davon ist freiliegend. Sogar obwohl die vergrabene Schicht thermisch oxidiert wird, um den Oxidfilm zu bilden, wird die vergrabene Schicht nur von oben geätzt und demgemäß wird kein Stress an die vergrabene Schicht angelegt, und dabei wird die Verschlechterung der Haltespannung des Grabenkondensators und die Bildung von defekten Kristallen unterdrückt. Da der Zwischenschichtisolierfilm sowohl als ein Stopper des Ätzens, um die vergrabene Schicht nur in der Rinne zu lassen, als auch als ein Zwischenschichtisolierfilm arbeitet, ist es unnötig, einen Isolierfilm ausschließlich für den Stopper des Ätzens auszubilden und es ist möglich, die Herstellungsschritte zu vereinfachen.
- Zusätzliche Aufgaben und Vorteile der Erfindung werden in der folgenden Beschreibung weiter ausgeführt und zum Teil werden sie aus der Beschreibung offensichtlich, oder sie können durch die Praxis der Erfindung gelehrt werden. Die Aufgabe und die Vorteile der Erfindung können durch Hilfe der Werkzeuge und der Kombinationen, die besonders in den angefügten Ansprüchen ausgeführt sind, verstanden und erhalten werden.
- Diese Erfindung kann vollständiger mit der folgenden detaillierten Beschreibung verstanden werden, wenn sie mit den begleitenden Zeichnungen zusammengenommen wird, in denen:
- Die begleitenden Zeichnungen, die in die Beschreibung enthalten sind und einen Teil davon darstellen, veranschaulichen ein gegenwärtig bevorzugtes Ausführungsbeispiel der Erfindung, und gemeinsam mit der oben gegebenen allgemeinen Beschreibung und der hiernach gegebenen detaillierten Beschreibung des bevorzugten Ausführungsbeispiels dienen sie dazu, die Grundsätze der Erfindung zu erklären.
- Fig. 1 zeigt ein Querchnittbild einer Struktur eines herkömmlichen Grabenkondensators;
- Fig. 2A bis 2C sind Querchnittbilder, die herkömmliche Schritte des Herstellens des in Fig. 1 gezeigten Grabenkondensators zeigen; und
- Fig. 3A bis 3H sind Querschnittbilder, die Herstellungsschritte einer Halbleitervorrichtung einschließlich eines Grabenkondensators gemäß eines Ausführungsbeispiels der vorliegenden Erfindung zeigen.
- Ein Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Speicherzelle eines Eintransistor- und Einkondensatortyps gemäß eines Ausführungsbeispiels der vorliegenden Erfindung wird mit Bezug auf die Fig. 3A bis 3H beschrieben.
- Wie in Fig. 3A gezeigt, ist ein Feldoxidfilm 102 zur Elementisolierung auf der Oberfläche des P-Typ Siliziumsubstrates 101 durch das LOCOS Verfahren ausgebildet. Arsen ist durch die Photolihograpietechnik und Ionenimplantationstechnik, um eine N-Typ Diffusionsschicht 103 mit einer Dicke von 0.2 µm bis 0.25 µm und einer Verunreinigungskonzentration von ungefähr 1 x 10¹&sup9;/cm³ zu bilden. Ein Si&sub3;N&sub4; Film 104A mit einer Dicke von 50 bis 100 nm (500 bis 1000 Å) ist auf dem Substrat 101 durch das LP-CVD Verfahren abgelagert und dann ist ein SiC&sub2; Film 104B von 500 bis 600 nm (5000 bis 600 Å) auf dem Si&sub3;N&sub4; Film 104A durch das CVD Verfahren abgelagert.
- Eine Öffnung 104a ist in vorherbestimmten Bereichen des Si&sub3;N&sub4; Films 104A und SiO&sub2; Films 104B ausgebildet. Unter Verwendung des CVD-SiO&sub2; Film 104B als eine Maske wird ein Substrat 101 durch z.B. die RIE (reaktives lonenätzen) Technik geätzt, um eine Rinne 105 mit einer Tiefe von ungefähr 3 µm zu bilden, wie in Fig. 3B gezeigt.
- Wie in Fig. 3C veranschaulicht, ist z.B. ein PSG Film 106 von ungefähr 100 nm (1000 Å) als eine Diffusionsquelle von N-Typ Verunreinigungen über der ganzen Oberfläche der Vorrichtung einschließlich der inneren Oberfläche der Rinne 105 abgelagert. Der PSG Film 106 wird thermisch behandelt und so werden N-Typ Verunreinigungen in das Substrat 101 hinein diffundiert, und dabei wird eine N-Typ Diffusionsschicht 107 entlang des Bodens und der Seiten der Rinne 105 gebildet.
- Wie in Fig. 3D veranschaulicht, werden der PSG Film 106 und der CVD-SiO&sub2; Film 104B durch Naßätzen entfernt, unter Verwendung von z.B. Fluorwasserstoffsäure, und dann wird der Si&sub3;N&sub4; Film 104A durch Naßätzen entfernt, unter Verwendung von z.B. heißer Phosphorsäure Wie in Fig. 3E veranschaulicht, wird eine thermische Oxidation durchgeführt, um einen Oxidfilm 108 mit einer Dicke von 100 bis 200 Å auf der inneren Oberfläche der Rinne 105 und auf der des Substrates 101 zu bilden.
- Wie in Fig. 3F veranschaulicht, ist ein Polysiliziumfilm 109 mit einer Dicke von 2000 bis 4000 Å auf dem Oxidfilm 108 durch das LP-CVD Verfahren abgelagert, und er ist mit N-Typ Verunreinigungen wie zum Beispiel Phosphor dotiert, und dann wird der Polysiliziumfilm 109 gemustert, um eine Kondensatorelektrode zu bilden. Danach wird der Polysiliziumfilm 109 thermisch oxidiert, um einen aus SiO&sub2; bestehenden Zwischenschichtisolierfilm 110 mit einer Dicke von 100 bis 200 nm (1000 bis 2000 Å) zu bilden, um so den Polysiliziumfilm 109 zu bedecken. Ein Polysiliziumfilm 111 wird dann auf der ganzen Oberfläche des Zwischenschichtisolierfilms 110 abgelagert, um so die Rinne durch das LP-CVD Verfahren aufzufüllen.
- Nachfolgend wird, wie in Fig. 3G gezeigt, die Polysiliziumschicht 111 durch Ätzen entfernt, so daß sie nur in der Rinne 105 verbleibt. Ein auf dem Substrat 101 gebildeter Oxidfilm 108 wird durch das Naßätzen entfernt, um die Oberfläche des Substrates 101 freizulegen.
- Fig. 3H zeigt das folgende Verarbeiten. Ein Gate-Oxidfilm 112 mit einer Dicke von ungefähr 20 nm (200 Å) wird auf der freiliegenden Oberfläche des Substrates 101 ausgebildet und auf der Oberfläche der Polysiliziumschicht 111, die in der Rinne 15 verbleibt. Ein Polysiliziumfilm 113 wird auf dem Oxidfilm 112 abgelagert und wird mit Verunreinigungen dotiert. Dann wird der Polysiliziumfilm 113 selektiv geätzt, um eine Gate-Elektrode zu bilden, und als Source und Drain-Bereiche dienende N-Typ Diffusionsschichten 114a und 114b werden durch eine gemeinsame Ionenimplantierungstechnik gebildet.
- Wie es in Detail beschrieben wurde, wird, gemäß des Ausführungsbeispiels der vorliegenden Erfindung, nachdem der als Kondensatorelektrode dienende Polysiliziumfilm 109 gemustert ist, ein Zwischenschichtisolierfilm 110 auf dem Polysiliziumfilm 109 gebildet, und dann wird der Polysiliziumfilm 111 auf dem Zwischenschichtisolierfilm 110 gebildet, um die Rinne 105 aufzufüllen. Anders als bei der herkömmlichen Vorrichtung sind daher die Seiten des Polysiliziumfilms 111 nicht freiliegend und nur die Oberfläche davon ist freiliegend. Da der Polysiliziumfilm 111 nur von oben oxidiert wird, ist es möglich, zu verhindern, daß ein starker Streß an den Polysiliziumfilm 111 angelegt wird, und es ist möglich, die Verschlechterung einer Haltespannung des Grabenkondensators und die Erzeugung von defekten Kristallen zu verhindern.
- Da der Zwischenschichtisolierfilm 110 als ein Stopper des Ätzens dient, um den Polysiliziumfilm 111 in der Rinne 105 zu lassen, ist es nicht nötig, einen Film ausschließlich für einen Stopper zu bilden und zu entfernen. Die Herstellungsschritte können einfacher als die herkömmlichen Herstellungsschritte sein.
- Ein Pad-Oxidfilm kann in dem niedrigeren Abschnitt des Si&sub3;N&sub4; Films 104A gebildet werden. Anstelle des PSG Films 106, der als eine Diffusionsquelle der N-Typ Diffusionsschicht 107 dient, kann eine andere Art Silikatglasfilm, der zumindest N- Typ Verunreinigungen, so wie einen AsSG Film, enthält, (verwendet werden) . Weiter kann als ein in die Rinne 105 eingebetteter Film ein Isolierfilm so wie ein Si&sub3;N&sub4; Film anstelle vom Polysiliziumfilm 111 verwendet werden. Anstelle des als dielektrischer Film des Kondensators dienenden Oxidfilms 108 kann ein dielektrischer Film, so wie ein Si&sub3;N&sub4; Film und ein Ta&sub2;O&sub5; Film oder ein Mischfilm einer Vielzahl von dielektrischen Filmen, so wie eine dreischichtige Struktur aus SiC&sub2; Film, Si&sub3;N&sub4; und SiO&sub2; Film, verwendet werden. Da ein den Si&sub3;N&sub4; Film oder den Ta&sub2;O&sub5; Film verwendender Isolierfilm eine hohe dielektrische Konstante erlaubt, kann eine größere Kapazität erreicht werden.
- Die Halbleitervorrichtung mit dem Grabenkondensator gemäß des oben beschriebenen Ausführungsbeispiels kann die Verschlechterung der Haltespannung des Grabenkondensators und die Erzeugung von defekten Kristallen verhindern, und kann die Herstellungsschritte vereinfachen.
- Bezugszeichen in den Ansprüchen sind zum besseren Verständnis gedacht und sollen den Umfang der Erfindung nicht begrenzen.
Claims (4)
1. Ein Verfahren zum Herstellen einer Halbleitervorrichtung,
die einen Grabenkondensator und einen MOS Transistor
einschließt, wobei das Verfahren die Schritte umfaßt:
selektives Ätzen eines ersten Bereiches eines
Halbleitersubstrates (101), um darin eine Rinne (105)
auszubilden, wobei dieser erste Bereich einem Bereich
entspricht, wo der Grabenkondensator gebildet werden
wird;
Bilden einer ersten leitfähigen Schicht (107) auf den
Seiten und dem Boden der Rinne (105), wobei die erste
leitfähige Schicht (107) als eine Elektrode des
Grabenkondensators dient;
Bilden einer Isolierschicht (108) auf den Seiten und dem
Boden der Rinne (105) und der oberen Cberfläche des
Halbleitersubstrates (101), wobei die Isolierschicht
(108) als Dielektrikum des Grabenkondensators dient;
Bilden einer zweiten Isolierschicht (109) auf der
Isolierschicht (108), wobei die Isolierschicht (109) als
eine andere Elektrode des Grabenkondensators dient;
Mustern der Isolierschicht (109) über die Rinne (105)
hinaus, um eine Kondensatorelektrode zu bilden;
Bilden eines Zwischenschichtisolierfilms (110), um so die
obere Oberfläche und die Seiten der gebildeten
Kondensatorelektrode zu bedecken;
Bilden einer vergrabenen Polysiliziumschicht (111) auf
dem Zwischenschichtisolierfilm (110), um so die Rinne
(105) aufzufüllen;
Ätzen der vergrabenen Schicht (111), so daß sie nur innen
in der Rinne (105) gehalten wird;
Ätzen der über dem Halbleitersubstrat (101) gebildeten
Schichten, um einen zweiten Bereich der oberen Oberfläche
des Halbleitersubstrates (101) freizulegen, wobei der
zweite Bereich einem Bereich entspricht, wo der MOS
Transistor gebildet werden wird;
Bilden eines Oxidfilms (112) auf der vergrabenen Schicht
(111) durch thermische Oxidation, und gleichzeitiges
Bilden eines Gate-Oxidfilms (112)auf der oberen
Oberfläche des Halbleitersubstrates (101) durch die
thermische Oxidation;
Bilden einer Gate-Elektrodenschicht (113) auf dem Gate-
Oxidfilm (112), der auf dem Halbleitersubstrat (101)
gebildet worden ist, und gleichzeitiges Bilden der Gate-
Elektrodenschicht (113), um so den Oxidfilm (112), der
auf der oberen Oberfläche der vergrabenen Schicht (111)
gebildet worden ist, zu bedecken,;
Mustern der Elektrodenschicht (113) auf dem Gate-Oxidfilm
(112), der auf dem Halbleitersubstrat (101) gebildet
wurde, um eine Gate-Elektrode zu bilden; und
Bilden von Source- und Drain-Bereichen (114a, 114b) durch
lonenimplantierung unter Verwendung der Gate-
Elektrodenschicht als einer Maske.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die erste leitfähige Schicht (107) eine
Verunreinigungsdiffusionsschicht einschließt.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß
die Verunreinigungsdiffusionsschicht gebildet wird, durch
die Schritte des Bildens einer Glassilikatschicht (106),
die Verunreinigungen auf den Seiten und dem Boden der
Rinne (105) enthält, und diffundieren der
Verunreinigungen der Glassilikatschicht (106) entlang der
äußeren Oberfläche der Rinne (105) in das
Halbleitersubstrat (101) hinein.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Isolierschicht (108) ein Mischfilm aus einer Vielzahl
von dielektrischen Filmen ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90101402A EP0439634B1 (de) | 1990-01-24 | 1990-01-24 | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Grabenkapazität |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69029465D1 DE69029465D1 (de) | 1997-01-30 |
| DE69029465T2 true DE69029465T2 (de) | 1997-05-15 |
Family
ID=8203535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69029465T Expired - Fee Related DE69029465T2 (de) | 1990-01-24 | 1990-01-24 | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Grabenkapazität |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0439634B1 (de) |
| DE (1) | DE69029465T2 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960003498B1 (ko) * | 1992-06-18 | 1996-03-14 | 금성일렉트론주식회사 | 반도체장치의 캐패시터 제조방법 |
| DE4440362A1 (de) * | 1994-11-11 | 1996-05-15 | Telefunken Microelectron | Verfahren zum Herstellen integrierter Schaltungen mit passiven Bauelementen hoher Güte |
| DE19960563B4 (de) * | 1999-12-15 | 2005-11-03 | Infineon Technologies Ag | Halbleiterstruktur und entsprechendes Herstellungsverfahren |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666436B2 (ja) * | 1983-04-15 | 1994-08-24 | 株式会社日立製作所 | 半導体集積回路装置 |
-
1990
- 1990-01-24 DE DE69029465T patent/DE69029465T2/de not_active Expired - Fee Related
- 1990-01-24 EP EP90101402A patent/EP0439634B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0439634A1 (de) | 1991-08-07 |
| EP0439634B1 (de) | 1996-12-18 |
| DE69029465D1 (de) | 1997-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3688231T2 (de) | Dynamische speichervorrichtung mit wahlfreiem zugriff mit einem monokristallinen transistor auf einer rillenartigen kondensatorstruktur und herstellungsverfahren dafuer. | |
| DE69014486T2 (de) | Halbleiterspeicheranordnung mit Stapelkondensator und Verfahren zu ihrer Herstellung. | |
| DE3789416T2 (de) | Dynamische RAM-Zelle mit einem gemeinsamen Grabenspeicherkondensator, welcher durch die Seitenwände definierte Brückenkontakte und Torelektroden aufweist. | |
| DE69307274T2 (de) | Halbleitervorrichtung und Wafer-Struktur mit einer planaren Verbindungsstruktur, vergraben durch Wafer-Bonding | |
| DE69100789T2 (de) | Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur. | |
| EP0258657B1 (de) | Transistorvaraktoranordnung für dynamische Halbleiterspeicher | |
| DE69930894T2 (de) | Elektrisch isolierte Halbleiter-Anordnungen | |
| DE4332074A1 (de) | Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung | |
| DE102004030806B4 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
| DE4441542A1 (de) | Halbleitervorrichtung mit einer SOI-Struktur und Verfahren zu deren Herstellung | |
| DE19746448A1 (de) | DRAM-Zelle mit einem vertikalen Kanal, welche auf einer isolierenden Schicht gebildet ist, sowie ein Herstellungsverfahren für diese DRAM-Zelle | |
| DE2410786B2 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE4007582C2 (de) | Verfahren zum Herstellen von mindestens zwei Kontakten in einem Halbleiterbauelement | |
| DE19921110A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| EP0875937A2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
| DE102008062488A1 (de) | Halbleiterbauelement und Verfahren zur Herstellung des Bauelementes | |
| DE3543937C2 (de) | ||
| DE4409875C2 (de) | Verfahren zur Herstellung eines MOS Transistors unter Verwendung einer doppelt dotierten Schicht | |
| DE19610272A1 (de) | Halbleitervorrichtung und Herstellungsverfahren derselben | |
| DE4407532C2 (de) | DRAM-Speicherzelle und Verfahren zur Herstellung derselben | |
| DE19843641A1 (de) | Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren | |
| DE10022696A1 (de) | Herstellungsverfahren einer Halbleitereinrichtung und Halbleitereinrichtung | |
| DE69025888T2 (de) | Halbleiterbauelement mit einem dielektrischen Isolierungsbereich mit der Struktur einer U-förmigen Nut | |
| DE4411851C2 (de) | Halbleitervorrichtungen mit Grabenisolierstruktur, die einen Kanal-dotierten Bereich aufweist, und Herstellungsverfahren dafür | |
| EP0862207A1 (de) | Verfahren zur Herstellung eines DRAM-Grabenkondensators |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |