DE69027581T2 - Verkapselte elektronische schaltung mit chip auf einer quadrierten zone mit leiterpodesten - Google Patents

Verkapselte elektronische schaltung mit chip auf einer quadrierten zone mit leiterpodesten

Info

Publication number
DE69027581T2
DE69027581T2 DE69027581T DE69027581T DE69027581T2 DE 69027581 T2 DE69027581 T2 DE 69027581T2 DE 69027581 T DE69027581 T DE 69027581T DE 69027581 T DE69027581 T DE 69027581T DE 69027581 T2 DE69027581 T2 DE 69027581T2
Authority
DE
Germany
Prior art keywords
chip
conductive
electronic circuit
soldering points
space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69027581T
Other languages
English (en)
Other versions
DE69027581D1 (de
Inventor
Henri Mabboux
Michel Mermet-Guyennet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Teledyne e2v Semiconductors SAS
Original Assignee
Thomson SCF Semiconducteurs Specifiques
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson SCF Semiconducteurs Specifiques filed Critical Thomson SCF Semiconducteurs Specifiques
Application granted granted Critical
Publication of DE69027581D1 publication Critical patent/DE69027581D1/de
Publication of DE69027581T2 publication Critical patent/DE69027581T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48233—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

  • Die Erfindung betrifft Kapselgehäuse für integrierte Schaltungen. Sie ist insbesondere anwendbar auf keramische Mehrschichtengehäuse und wird nachfolgend im einzelnen anhand eines solchen Gehäuses erläutert, wenngleich auch andere Arten von Gehäusen in Frage kommen.
  • Ein keramisches Mehrschichtengehäuse ist beispielsweise in Figur 1 gezeigt. Dieses Gehäuse soll mehrere Chips mit integrierten Schaltungen aufnehmen. Die Chips sind auf einem keramischen Substrat 10 montiert, an das äußere Anschlußbeine 12 angeschweißt sind. Das Gehäuse wird mit einem oberen Deckel 14 und einem unteren Deckel 16 verschlossen. Das Substrat kann oben und unten Chips tragen. Die oberen Chips liegen in einem Raum, dessen Boden von der Oberseite des Substrats gebildet wird, und die Ränder werden von einem Ring 20 gebildet, der in diesem Beispiel ein Metallring ist (beispielsweise aus einer Eisen-Kobalt-Nickel-Legierung).
  • In dem dargestellten Beispiel kann das Gehäuse bis zu vier Chips mit integrierten Schaltungen 22, 24, 26, 28 auf der Oberseite enthalten, wobei für jeden der Chips ein bestimmter Platz 23, 25, 27, 29 vorgesehen ist. Chips sind auch auf entsprechenden Plätzen an der Unterseite des Substrats vorgesehen; sie sind hier nicht sichtbar.
  • Leiter 30 sind mittels Serigraphie auf die Unterseite und die Oberseite des Substrats aufgedruckt. Ebenso sind Leiter auf die inneren Schichten des Substrats aufgedruckt, da ein Mehrschichten-Keramiksubstrat aus einer Stapelung von mit serigraphisch aufgedruckten Leiterbahnen versehenen und zusammengebackenen Keramikplättchen besteht. Kondensatoren 40 für die Entkopplung der Speiseleitungen können unmittelbar auf die Leiter aufgelötet werden, die sich auf der Oberfläche des Substrats befinden.
  • Eines der Ziele der Erfindung ist es, ein Gehäuse anzugeben, das Chips unterschiedlicher Größe auf den reservierten Plätzen aufnehmen kann. Man wünscht nämlich, daß ein Gehäuse für unterschiedliche Anwendungen verwendbar ist, d.h. für elektronische Schaltungen mit mehreren Chips, die sich nicht nur durch ihre Funktion, sondern auch durch ihre Größe und die Anzahl der Eingangs- und Ausgangsanschlüsse unterscheiden.
  • Einer der Gründe für den Wunsch nach für mehrere Anwendungen geeigneten Gehäusen liegt im Zeitgewinn, der sich ergibt, wenn man nicht für jede Anwendung ein neues Gehäuse entwerfen und herstellen muß. Der Entwurf eines neuen Gehäuses, die Herstellung der Schneidewerkzeuge für die Rohkeramikplättchen und für das Durchbohren dieser Plättchen, die Herstellung der Serigraphiehilfsmittel, die Realisierung der Rohkeramikplättchen und ihre Serigraphie und Wärmebehandlung, die Montage der Chips und die Tests erfordern nämlich mehrere Monate, und es wäre wünschenswert, einen Großteil dieser Zeit einzusparen.
  • Es hat sich leider herausgestellt, daß die Anpassung der Chips unterschiedlicher Größe an einen reservierten Montageplatz Schwierigkeiten bereitet. Der reservierte Platz ist eine Zone, in der man einen Chip aufkleben oder auflöten kann. Die maximale Größe der Chips, die auf diesem Platz möglich ist, hängt natürlich unmittelbar von der Größe des reservierten Platzes ab. Dieser Platz ist von leitenden Anschlußbereichen umgeben, an denen man Anschlußdrähte des Chips gemäß der üblichen sogenannten wire-bonding Technik anlöten kann (Anlöten über Drähte). Diese leitenden Bereiche sind mittels Serigraphie auf das Substrat aufgedruckt und an aufgedruckte Leiterbahnen auf den Außenseiten des Substrats und in den inneren Schichten des Substrats angeschlossen.
  • Hat der Chip, der auf dem reservierten Platz angeordnet werden soll, eine maximale Größe, dann gibt es beim Anlöten der Verbindungsdrähte zwischen dem Chip und den leitenden Anschlußbereichen keine Probleme. Ist der Chip dagegen kleiner und insbesondere sehr klein im Verhältnis zum reservierten Platz, muß man relativ lange Verbindungs drähte zwischen dem Chip und den leitenden Bereichen verwenden. Diese langen Drähte sind aber zerbrechlich und andererseits aufgrund ihrer Natur nicht steif. Je länger sie sind, umso empfindlicher sind sie gegen Erschütterungen, und ihr mechanischer Halt bei Beschleunigungen ist ungenügend. Es gibt insbesondere eine nicht zu vernachlässigende Gefahr eines Kurzschlusses zwischen zwei benachbarten Drähten bei Erschütterungen (es handelt sich um Drähte aus Gold oder Aluminium, die nicht isoliert sind).
  • Die Patentanmeldung EP-A-0 031 975 beschreibt eine elektronische Schaltung gemäß dem ersten Teil des Anspruchs 1 mit einem Kapselgehäuse, das an mehrere unterschiedliche Chips angepaßt werden kann. Die Lötpunkte am Rand werden selektiv abhängig von dem aufzusetzenden Chip verwendet.
  • Ziel der vorliegenden Erfindung ist es, ein Mittel vorzuschlagen, um Chips unterschiedlicher Größe auf einem Platz fester Größe anbringen zu können und doch den oben erwähnten Nachteil zu vermeiden.
  • Erfindungsgemäß wird eine in ein Gehäuse gemäß Anspruch 1 eingekapselte elektronische Schaltung vorgeschlagen, die zusammengefaßt einen Platz zur Aufnahme eines monolithischen Chips besitzt, wobei der Platz ein Netz von zahlreichen elektrisch gegeneinander isolierten leitenden Lötpunkten besitzt, die so angeordnet sind, daß einerseits der Chip auf diese Lötpunkte geklebt oder gelötet werden kann, wenn er eine durch die Fläche des Platzes bestimmte höchstzulässige Größe besitzt, und andererseits Lötpunkte den Chip umgeben, wenn der Chip eine geringere als diese höchstzulässige Größe besitzt. Diese Lötpunkte dienen als Zwischenlötpunkte. Sie bestehen aus einem mit der bei den Verbindungen zwischen dem Chip und dem Gehäuse verwendeten Schweißoder Löttechnik kompatiblen Material.
  • Im allgemeinen wird der für den monolithischen Chip reservierte Platz von leitenden Anschlußbereichen umgeben, und gegeneinander isolierte Lötpunkte werden normalerweise mittels Serigraphie zwischen dem Chip und den leitenden Bereichen ausgebildet.
  • Verbindungsdrähte zwischen dem Chip und den leitenden Bereichen könnten dann entweder direkt zwischen dem Chip und dem leitenden Bereich verlaufen, wenn der Abstand gering ist, oder zwischen dem Chip und einem isolierten Lötpunkt, von dem der Draht zu einem anderen Lötpunkt oder dem leitenden Bereich weiterführt.
  • Jeder Lötpunkt kann also einen Stützpunkt für einen Verbindungsdraht bilden, der vom Chip zu einem leitenden Bereich reicht. Die Lötpunkte sind also so gestaltet, daß sie eine solche Lötung erlauben, und am besten ist es, wenn sie aus demselben Material wie die leitenden Bereiche bestehen (zum Beispiel eine Legierung aus Wolfram, Nickel und Gold). Sie werden teilweise während des serigraphischen Bedruckens der Rohkeramikplättchen hergestellt und sind Teil des durch Serigraphie auf die äußeren Schichten (untere und obere Schicht) des Substrats 10 aufgedruckten Musters.
  • Man kann vorsehen, daß die Lötpunkte über die ganze Fläche des für den Chip reservierten Platzes verteilt sind. Sie können auch nur am Umfang dieses Platzes verteilt sein, wobei dann der zentrale Bereich des Platzes ganz ohne leitende Schicht sein kann oder mit einer gleichförmigen leitenden Schicht bedeckt ist, die beispielsweise der Größe eines kleinen oder mittleren Chips entspricht.
  • Die Erfindung ist besonders nützlich, wenn man manche Verbindungsdrähte unmittelbar zwischen dem Chip und Leitern ausspannen will, die weiter vom Chip entfernt sind als die leitenden Bereiche, die den für den Chip reservierten Platz umgeben.
  • Andere Merkmale und Vorzüge der Erfindung werden nun anhand der beiliegenden Zeichnungen näher erläutert.
  • Figur 1 zeigt eine allgemeine Struktur eines keramischen Mehrschichtengehäuses, auf die die Erfindung anwendbar ist.
  • Figur 2 zeigt die Oberseite des Substrats mit dem für den Chip vorgesehenen Platz gemäß der Erfindung.
  • Figur 3 zeigt die Oberseite des Substrats, auf dem Chips an den reservierten Plätzen angeordnet sind.
  • Figur 4 zeigt schematisch Varianten gemäß der Erfindung.
  • In Figur 2, die eine Ausführungsform der Erfindung zeigt, sieht man die Oberseite des keramischen Substrats 10 mit drei je für einen Chip reservierten Plätzen 23, 25, 27. Die Bezugszeichen in Figur 1 finden sich auch in den weiteren Figuren, sofern sie die gleichen Elemente bezeichnen.
  • In der dargestellten Ausführungsform ist die ganze für den Chip reservierte Fläche auf jedem Platz mit zahlreichen leitenden Lötpunkten 42 bedeckt, die gegeneinander isoliert sind. Sie werden mittels Serigraphie gleichzeitig mit den anderen Leitern aufgedruckt, die auf der gleichen Keramikoberfläche vorhanden sein können.
  • Hier ist die Oberfläche, auf die die leitenden Lötpunkte aufgedruckt sind, die Oberseite der obersten Keramikschicht des Substrats, aber in einem anderen Fall könnte es sich auch um eine offenliegende Oberfläche einer Zwischenschicht handeln. Dies gilt insbesondere, wenn die Oberseite einen Ausschnitt für das Einsetzen des Chips aufweist und der Chip am Grund dieses Ausschnitts aufgeklebt wird, d.h. auf eine untere bedruckte Keramikschicht.
  • Die Lötpunkte 42 haben beispielsweise Rechteck- oder Quadratform. Ihre Oberfläche reicht aus, um auf ihnen einen Verbindungsdraht mit der "wire-bonding"-Technik aufzulöten oder aufzuschweißen. Gleichzeitig ist die Oberfläche ausreichend klein, damit zahlreiche Lötpunkte um den Chip herum verteilt werden können und als Stützpunkte zum Anlöten eines oder mehrerer oder aller Verbindungsdrähte zwischen den Chips und dem Substrat zu dienen. Die Lötpunkte sind vorzugsweise gleichmäßig über die von ihnen besetzte Oberfläche verteilt.
  • Die mit Lötpunkten bedeckte Fläche ist dazu bestimmt, einen Chip variabler Größe durch Kleben oder Löten aufzunehmen. Wenn ein Chip maximaler Größe aufgebracht wird, werden die Lötpunkte praktisch alle vom Chip überdeckt.
  • Der Platz, der für das Löten oder Aufkleben eines monolithischen Chips reserviert ist, wird von leitenden Anschlußbereichen 44 umgeben. Diese aufgedruckten leitenden Anschlußbereiche sollen Lötstellen für Verbindungsdrähte bilden, deren Aufgabe es ist, die Leiter des Substrats mit dem an dieser Platz liegenden Chip zu verbinden. Die maximale Größe der verwendbaren Chips wird durch die von den leitenden Anschlußbereichen begrenzten Oberfläche definiert, von der man noch einen Sicherheitsrand abziehen muß, damit der Chip den leitenden Bereichen 44 nicht zu nahe kommt.
  • Die Anzahl von leitenden Bereichen 44 entspricht etwa oder genau der maximalen Anzahl von Anschlüssen der Chips, die auf den reservierten Plätzen montiert werden sollen. Wenn ein Chip mit einer kleineren Anzahl von Eingangs- und Ausgangsanschlüssen als diese maximale Anzahl verwendet wird, bleiben manche leitenden Bereiche unbenutzt.
  • In dem hier beschriebenen Ausführungsbeispiel unterscheidet man unter den Eingangs- und Ausgangsanschlüssen die Energieversorgungsanschlüsse und die Signalübertragungsanschlüsse. Die Energieversorgungsanschlüsse werden anders als die anderen Anschlüsse behandelt: Die leitenden Bereiche, die um die für den Chip reservierten Plätze herum angeordnet sind, werden nur für die Signale und nicht für die Stromversorgung verwendet. Für die Stromversorgung verlaufen aufgedruckte Leiter 46, 48, 50 ganz um die für die Chips reservierten Plätze herum entlang der Peripherie des Substrats, so daß diese Leiter in unmittelbarer Nähe jedes der Chips vorbeiführen.
  • Die Stromversorgungsleiter 46, 48, 50 (beispielsweise ein Masseleiter und zwei Speisepotentiale) verlaufen um die leitenden Anschlußbereiche 44 herum. Sie sind also weiter von den Chips entfernt als die leitenden Bereiche 44, aber doch nahe genug, damit Verbindungsdrähte unmittelbar zwischen dem Chip, wenn er groß genug ist, und diesen Leitern verlegt werden können, ohne über leitende Bereiche 44 und aufgedruckte Leiter zu verlaufen, die mit diesen peripheren Speiseleitern 46, 48, 50 in Kontakt kommen könnten.
  • In Figur 2 wurden weiter durch Punkte oder kleine Kreise leitende Durchlässe markiert, über die die aufgedruckten Leiter der verschiedenen Keramikschichten miteinander verbunden werden können.
  • In Figur 3 ist das gleiche Substrat wie in Figur 2 gezeigt, aber mit Chips an den Plätzen 23, 25 und 27.
  • Um den Nutzen der Erfindung klar zu machen, wurde ein kleiner Chip 22 auf dem Platz 23, ein großer Chip 24 auf dem Platz 25 und ein mittelgroßer Chip 26 auf dem Platz 27 dargestellt.
  • Der große Chip 24 ist auf dem Platz 25, d.h. auf den netzartig an diesem Platz aufgebrachten isolierten Lötpunkten aufgeklebt oder aufgelötet. Der Chip bedeckt den größten Teil dieser Lötpunkte. Verbindungsdrähte 60 sind wie üblich zwischen dem Chip und den leitenden Bereichen 44 angelötet, die den Platz 25 umgeben. Manche Drähte 70 sind unmittelbar zwischen dem Chip und den peripheren Leitern 46, 48, 50 angelötet Dies sind die Drähte für die Stromversorgung des Chips.
  • Für den mittelgroßen Chip 26 besteht noch die Möglichkeit, Verbindungsdrähte direkt zwischen die Anschlüsse des Chips und die den Platz 27 umgebenden leitenden Anschlußbereiche 44 anzulöten. Es wird aber unmöglich oder gefährlich, direkt Drähte vom Chip zu den peripheren Stromversorgungsleitern zu führen. Man verwendet daher für die Stromversorgung des Chips die erfindungsgemäßen leitenden Lötpunkte. Sie dienen als Relais für einen Draht 80, der vom Chip zum Lötpunkt führt und vom Lötpunkt weiter zum gewünschten peripheren Leiter. Die Erfindung ist daher interessant, da sie die Verwendung einer Konfiguration erleichtert, in der die Stromversorgungsleiter, die getrennt behandelt werden, die leitenden Bereiche umgeben, die für die Signalübertragung reserviert sind.
  • Für den kleinen Chip 22 auf dem Platz 23 ist die Erfindung von noch größerem Vorteil. In diesem Fall ist die Größe des Chips bezüglich des Platzes so gering, daß es schwer oder unmöglich wird, Drähte zwischen dem Chip und den leitenden Bereiche 44 zu verlegen. Man verwendet daher für jeden Verbindungsdraht 90 einen Stützpunkt zwischen dem Chip und dem leitenden Bereich. Noch weniger ist es möglich, unmittelbar einen Draht vom Chip zu einem peripheren Stromversorgungsleiter zu führen. Man verwendet daher auch hier Stützpunkte für diese Verbindungen. Man kann sogar, wie dies für die Drähte 100 angedeutet ist, zwei Stützpunkte für jeden Draht verwenden, um sich möglichst weit der Peripherie des für den Chip reservierten Platzes anzunähern, ehe man die Strecke zu den peripheren Leitern 46, 48, 50 überbrückt.
  • In den Figuren 4a und 4b sind zwei erfindungsgemäße Varianten dargestellt. In diesen beiden Varianten ist der zentrale Bereich des für den Chip reservierten Platzes nicht mit isolierten leitenden Lötpunkten bedeckt. Dieser zentrale Bereich entspricht ungefähr der Fläche des kleinsten Chips, der in dem Gehäuse untergebracht werden soll. In der Variante gemäß Figur 4a ist dieser zentrale Bereich 110 vollständig frei. Es handelt sich um die Keramikfläche des Substrats. In der Variante gemäß Figur 4b ist dieser zentrale Bereich metallbeschichtet (während desselben serigraphischen Druckvorgangs, mit dem die Lötpunkte 42, die leitenden Bereiche 44 und die anderen Leiter des Substrats aufgedruckt werden). Dieser metallbeschichtete Bereich kann außerdem über Schichtverbindungswege mit den anderen Leitern des Substrats und insbesondere prinzipiell mit einem Masseleiter verbunden werden. Dieser metallbeschichtete Bereich kann als rückseitiger Kontakt für die Siliziumchips verwendet werden.

Claims (8)

1. Elektronische Schaltung, die in ein Gehäuse eingekapselt ist, welches mindestens einen Platz (23, 25, 27) für einen monolithischen Chip (24, 26, 28) aufweist, wobei jeder Platz eine konstante Größe besitzt und von leitenden Anschlußbereichen (44) umgeben ist, die elektrisch über Verbindungsdrähte (80, 90, 100) mit dem Chip verbunden sind, dadurch gekennzeichnet, daß jeder Platz ein Netz von zahlreichen leitenden und elektrisch gegeneinander isolierten Lötpunkten (42) besitzt und durch Kleben oder Löten einen Chip variabler Größe aufnehmen kann, so daß ein Chip maximaler Größe die leitenden Lötpunkte bedeckt, während ein kleinerer Chip von manchen dieser leitenden Lötpunkte umgeben ist, und daß die leitenden Lötpunkte, die einen kleineren Chip umgeben, als Zwischenstützpunkte zum Anlöten oder Anschweißen der Verbindungsdrähte dienen.
2. Elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die leitenden Lötpunkte über die ganze Oberfläche des Platzes für einen Chip verteilt sind.
3. Elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die leitenden Lötpunkte nur über den Umfang des Platzes für einen Chip verteilt sind, während der zentrale Bereich (110) dieses Platzes ohne jede leitende Beschichtung ist.
4. Elektronische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die leitenden Lötpunkte nur über den Umfang des Platzes für den Chip verteilt sind, während der zentrale Bereich des Platzes mit einer gleichförmigen leitenden Beschichtung (120) bedeckt ist.
5. Elektronische Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Gehäuse ein keramisches Mehrschichtengehäuse ist, das ein keramisches Mehrschichtensubstrat (10) enthält, und daß die gleichförmige leitende Schicht (120), die auf einer oberflächlichen Keramikschicht des Substrats ausgebildet ist, über leitende Wege mit Leitern einer oder mehrerer anderer Keramikschichten des Substrats verbunden ist.
6. Elektronische Schaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Gehäuse ein keramisches Mehrschichtsubstrat enthält, auf dem die Chips angeordnet sind.
7. Verfahren zur Herstellung einer elektronischen Schaltung nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, daß die leitenden Lötpunkte serigraphisch auf die Oberfläche des keramischen Mehrschichtsubstrats aufgedruckt sind.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die leitenden Lötpunkte gleichzeitig mit den anderen Leitern auf dieser Fläche und aus demselben Material hergestellt sind.
DE69027581T 1989-05-30 1990-05-22 Verkapselte elektronische schaltung mit chip auf einer quadrierten zone mit leiterpodesten Expired - Fee Related DE69027581T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8907091A FR2647962B1 (fr) 1989-05-30 1989-05-30 Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs
PCT/FR1990/000360 WO1990015439A1 (fr) 1989-05-30 1990-05-22 Circuit electronique en boitier avec puce sur zone quadrillee de plots conducteurs

Publications (2)

Publication Number Publication Date
DE69027581D1 DE69027581D1 (de) 1996-08-01
DE69027581T2 true DE69027581T2 (de) 1996-11-21

Family

ID=9382163

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69027581T Expired - Fee Related DE69027581T2 (de) 1989-05-30 1990-05-22 Verkapselte elektronische schaltung mit chip auf einer quadrierten zone mit leiterpodesten

Country Status (4)

Country Link
EP (1) EP0431106B1 (de)
DE (1) DE69027581T2 (de)
FR (1) FR2647962B1 (de)
WO (1) WO1990015439A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0518701A3 (en) * 1991-06-14 1993-04-21 Aptix Corporation Field programmable circuit module
CN1139116C (zh) * 1995-01-24 2004-02-18 英特尔公司 集成电路封装及具有该封装的计算机系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122753A (ja) * 1982-01-14 1983-07-21 Nec Corp 高密度チツプキヤリア
US4495377A (en) * 1982-12-30 1985-01-22 International Business Machines Corporation Substrate wiring patterns for connecting to integrated-circuit chips
JPS60138931A (ja) * 1983-12-27 1985-07-23 Mitsubishi Electric Corp 半導体集積回路装置
CA1315019C (en) * 1987-10-23 1993-03-23 Honeywell Inc. Universal semiconductor chip package

Also Published As

Publication number Publication date
FR2647962B1 (fr) 1994-04-15
EP0431106B1 (de) 1996-06-26
DE69027581D1 (de) 1996-08-01
EP0431106A1 (de) 1991-06-12
WO1990015439A1 (fr) 1990-12-13
FR2647962A1 (fr) 1990-12-07

Similar Documents

Publication Publication Date Title
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
DE69325232T2 (de) Leistungshalbleitermodul
DE112005001949B4 (de) Verfahren zum Bereitstellen von Stapelchipelementen
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE2752438C2 (de) Träger für eine integrierte Schaltung
DE69522600T2 (de) Halbleiteranordnung und Herstellungsverfahren für diese Halbleiteranordnung
DE69621851T2 (de) Mehrchipanlage und sandwich-typ verfahren zur herstellung durch verwendung von leitern
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE68926652T2 (de) Halbleiterpackung ohne Montierungsfläche
DE68905475T2 (de) Halbleiter-speichermodul hoeher dichte.
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE102004022884A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE69508379T2 (de) Zusammenbau einer hochintegrierten schaltung, der leiter eines leiterrahmens mit leitenden bahnen verbindet
DE69509979T2 (de) BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69738146T2 (de) In Keramikpackung eingekapseltes akustisches Oberflächenwellenfilter mit darin eingebauter Kapazität
DE2101028C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
DE10142117A1 (de) Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung
DE69210423T2 (de) Halbleiteranordnung mit Plastikpackung
DE69027581T2 (de) Verkapselte elektronische schaltung mit chip auf einer quadrierten zone mit leiterpodesten

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee