DE69026259T2

DE69026259T2 - Hochgeschwindigkeitsvorteiler

Info

Publication number: DE69026259T2
Application number: DE69026259T
Authority: DE
Inventors: Barry Herold; Omid Tahernia
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1989-07-21
Filing date: 1990-06-21
Publication date: 1996-10-02
Anticipated expiration: 2010-06-22
Also published as: JPH05500439A; EP0483217A1; EP0483217A4; WO1991002410A1; US4991187A; KR920704428A; EP0483217B1; ATE136178T1; CA2053862A1; KR940011435B1; DE69026259D1

Description

Hintergrund der Erfindung

Diese Erfindung betrifft allgemein Teilerschaltungen, und insbesondere eine durch N/N+1 zu teilende Hochgeschwindigkeitsvorteilerschaltung.
Vorteilerschaltungen zur Verwendung in Hochgeschwindigkeitsteilern, Frequenzsynthesierern und ähnlichen sind gut bekannt. Ein Doppel-Modul-Vorteiler ist ein Zähler, dessen Teilungsverhältnis von einen Wert auf einen anderen durch ein äußeres Steuersignal umgeschaltet werden kann. Das heißt, der Vorteiler kann durch den ersten Faktor dividieren, wenn das angelegte Steuersignal hoch ist, oder durch einen zweiten Faktor, wenn das angelegte Steuersignal niedrig ist. Eine vertiefte Erörterung von Vorteilern kann in "Phase-Locked Loops" von Dr. Ronald E. Best, Copyright 1984, MacGraw-Hill Inc. gefunden werden.
In einem Artikel mit dem Titel "A 250 MHz Dynamic CMOS Dual Modulus (÷ 8/9) Prescaler" von Chris Groves u.a. und auf Seite 110 des Berichts der 1984 Conference on Acvanced Research in VLSI, MIT beginnt, ist ein (÷ 8/9) Doppelmodul-Vorteiler zur Verwendung in einer digitalen 250 MHz CMOS programmierbaren Teilerschaltung beschrieben. Dieser Vorteiler umfaßt drei Stufen üblicher CMOS Umkehrschaltungen, ein NICHTODER-Tor und drei funktional unterschiedliche Umkehrschaltungen. Unglücklicherweise arbeitet die Schaltung hauptsächlich auf eine sequentielle Weise, so daß ihre Geschwindigkeit beschränkt ist. Ferner beschränkt die Verwendung einer bedeutenden Anzahl von Bauteilen die Geschwindigkeit und erhöht den Leistungsverbrauch der Schaltung.
In dem Bemühen dies zu überwinden, beschreibt die US-Patentanmeldung Aktenzeichen Nr. 300,449, die am 23. Januar 1989 mit dern Titel " High Speed Prescaler" eingereicht worden ist und auf den Zessionar der vorliegenden Erfindung übertragen worden ist, eine durch 4/5 teilende CMOS Vorteilerschaltung hoher Geschwindigkeit, die eine erste, zweite, dritte, vierte und fünfte Umkehreinrichtungsstufe umfaßt. Wenn ein Modulsteuersignal hoch ist, arbeitet der Vorteiler als fünf in Reihe getaktete Umkehreinrichtungen, die einen Ausgang haben, der zu dem Eingang der Eingangsstufe rückgekoppelt ist. Das heißt, die Schaltung arbeitet als ein fünfstufiger, getakteter Ringoszillator, in dem sich nur ein Ausgang bei jeder Taktflanke ändert. Wenn ein Modulsteuersignal niedrig ist, das anzeigt, daß eine Teilung durch vier erwünscht ist, arbeitet der Zähler als ein fünfstufiger Oszillator für sieben Taktflanken. Bei der achten Flanke zwingt eine Vorwärtskopplungsschaltung die letzten drei Stufen, ihre Zustände gleichzeitig zu ändern. Während diese Schaltung weniger Bauteile verwendete und eine größere Geschwindigkeit zeigte, würde die Konstruktion einer größeren Vorteiler-Primzahl (beispielsweise einer Teilung durch 32/33) eine große Anzahl von Stufen fordern, von denen jede bei hoher Frequenz arbeiten müßte und den Verbrauch eines großen Leistungswertes ergäbe.
US-A-4,633,194 beschreibt eine Schaltsteuerungsschaltung, wie sie im Oberbegriff des Anspruchs 1 definiert ist. Die Schaltung weist einen Flip-Flop, eine Datenklemme, eine Taktklemme und eine Ausgangsklemme auf. Eine der Datenklemme zugeführte Date wird in das Flip-Flop an der Anstiegsflanke des Eingangsimpulses zu der Taktklemme gelesen. Der Ausgang des Zählers wird der Datenklemme des Flip-Flop zugeführt. Der Ausgang des Zählers wird der Taktklemme zugeführt. Das Ausgangssignal des Zählers wird in das Flip-Flop bei der Anstiegsflanke des Ausgangspulses des Zählers gelesen und an die Ausgangsklemme geliefert, um als das Steuersignal für den Zähler zu dienen.

Zusammenfassung der Erfindung

Gemäß der Erfindung wird eine Doppelmodul-Hochgeschwindigkeitsvorteilerschaltung geschaffen, wie sie in Anspruch 1 beansprucht ist.
Die obigen und anderen Zielsetzungen, Merkmale und Vorteile der vorliegenden Erfindung werden klarer aus der folgenden, ins einzelne gehenden Beschreibung verstanden, die in Verbindung mit den beigefügten Zeichnungen genommen wird, in denen:

Kurze Beschreibung der Zeichnungen

Fig. 1 ein Blockdiagramm des Vorteilers ist.
Fig. 2 ein schematisches Diagramm ist, das die bevorzugte Struktur des Synchronisierungsrnechanismus einzeln zeigt, der in dem Vorteiler der vorliegenden Erfindung ausgeführt ist.
Fig. 3 ist ein Zeitdiagramm, das die Arbeitsweise bei der Teilung durch den 33 Modus der Erfindung zeigt, wie es in Fig. 2 dargestellt ist.
Fig. 4 ist ein Zeitdiagramm, das die Arbeitsweise bei der Teilung durch den 32 Modus der Erfindung zeigt, wie es in Fig. 2 dargestellt ist.

Beschreibung der bevorzugten Ausführungsform im einzelnen

Bezug nehmend auf Fig. 3 ist ein selbstsynchronisierender Doppelmodul-Vorteiler gezeigt. Die unterschiedlichen Modulwerte sind auswählbar, indern ein Modulsteuersignal 1 freigegeben oder gesperrt wird. Wenn die Modulsteuerung gesperrt ist, ist die Ausgangssignalfrequenz 2 gleich der Eingangstaktsignalfrequenz 3 dividiert durch P Q, wo P der Zählwert in dem Doppelmodulteiler 4 ist und Q der Zählwert in dem zweiten Teiler 5 ist. Die Freigabe des Modulsteuersignals 1 bewirkt, daß die Eingangstaktsignalfrequenz 3 Unterteilung von P Q Zählwerten auf (P Q) + 1 Zählwerte während einer Periode von P + 1 Zählwerten schaltet, wo P + 1 der Zählwert in dem Doppelmodulteiler 4 ist und Q der Zählwert in dem zweiten Teiler 5 ist. Dies gibt die Möglichkeit, das gesamte Vorteilerverhältnis innerhalb eines Zählwerts der Eingangstaktsignalfrequenz zu steuern
Die Synchronisierungseinrichtung 6 liefert ein Modulauswählsignal 7 an den Doppelmodulteiler 4 zur auswählbaren Steuerung des Moduls. Die Synchronisierungseinrichtung 6 steuert das Einstellen und die Zeitgabeparameter für das Modulauswählsignal 7. Indem der Takt für die Synchronisierungseinrichtung 6 von dem Ausgang 8 des Doppelmodulteilers 4 abgeleitet wird, wird sichergestellt, daß das Modulauswählsignal 7 die richtige Zeitbeziehung zum Schalten des Doppelmodulteilers 4 von einem Modul zu dem anderen aufweist. Um sicherzustellen, daß der Doppelmodulteiler 4 sein Zählen abgeschlossen hat, bevor das Schalten beginnt, wird das Modulsteuersignal 1 einer logischen UND-Operation mit dem Ausgangssignal 2 unterzogen, wodurch ein Steuersignal 9 an die Synchronisierungseinrichtung 6 geliefert wird. Dieses Steuersignal 9 liefert die richtige Zeitgabe, um die Synchronisierungseinrichtung 6 für die nächste Zählsequenz durch den Doppelmodulteiler 4 zu initialisieren.
Bezug nehmend auf Fig. 2 wird ein Logikdiagramm der Synchronisierungseinrichtung gezeigt. Ein Eingangstaktsignal, das vorgeteilt werden soll, wird auf den Eingang des Doppelmodulteilers gekoppelt. Die Eingangstaktsignalfrequenz des Doppelmodulteilers wird durch den ausgewählten Modul geteilt, um eine Ausgangstaktsignalfrequenz zu erzeugen. Der Modul zur Teilung der Eingangstaktsignalfrequenz wird durch das Modulauswählsignal 10 ausgewählt. Dieses Modulauswählsignal 10 wird durch die Synchronisierungseinrichtung erzeugt. Um das Modulauswählsignal 10 zu erzeugen, wird ein logisches Signal an die Steuerverbindung der Synchronisierungseinrichtung angelegt. Dieses logische Signal wird durch die Umkehreinrichtung A umgekehrt und dem Eingang der Umkehreinrichtung B angeboten. Bei den Flanken des Taktsignals 11 bewegen die dynamisch getakteten Umkehreinrichtungen B, C, D, E und F das dem Eingang der Umkehreinrichtung B angebotene Signal sequentiell durch die Umkehreinrichtungskette vorwärts, die die Umkehreinrichtungen B, C, D, E und F umfaßt, wobei Signale erzeugt werden, die sich an den Ausgängen der Umkehreinrichtungen E und F ergeben, die an die Eingänge des NICHTODER-Tors G gelegt werden. In dem Fall, wo der Sinn des logischen Signais an dem Eingang der Umkehreinrichtung B falsch ist, erzeugt der Ausgang des NICHT- ODER-Tors G ein Modulauswählsignal 10, das bewirkt, daß der Doppelmodulteiler durch P Zählwerte teilt. Wenn der Sinn des logischen Signals an dem Eingang der Umkehreinrichtung B wahr ist, erzeugt der Ausgang des NICHTODER-Tors G ein Modulauswählsignal 10, das bewirkt, daß der Doppelmodulteiler durch P + 1 Zählwerte während einer P + 1 Periode und sonst durch P Zählwerte teilt. Weil das Taktsignal 11 für die Synchronisierungseinrichtung von dem Ausgang des Doppelmodulteilers geliefert wird, wird eine richtige Zeitlage des Modulauswählsignals 10 zu dem Doppelmodulteiler sichergestellt. Der Ausgang des Doppelmodulteilers ist mit dem Eingang des Teilers gekoppelt, der die Signalfrequenz durch Q Zählwerte teilt, das eine vorgeteilte Signalfrequenz an dem Ausgang ergibt.
Bezug nehmend auf Fig. 3 ist die Arbeitsweise der in Fig. 2 gezeigten Schaltung bei ihrem Teilen durch den 33 Modus gezeigt. Das Teilen durch den 33 Modus wird ausgewählt, indem das Modulsteuersignal auf hoch gesetzt wird. Interne Knoten 10 und 11 sind gezeigt, um klarer im einzelnen den Selbstsynchronisierungsaspekt der Synchronisierungseinrichtung anzugeben. Man beachte, daß, wenn der Knoten 10 den Zustand ändert, er durch den Knoten 11 ausgelöst wird. Das Ausgangstaktsignal zeigt einen positiven Übergang, wenn 33 Perioden der Eingangstaktsignalfrequenz gezählt worden sind, so daß eine durch 33 unterteilte Vorteilung der Eingangstaktfrequenz gegeben wird.
Auf Fig. 4 Bezug nehmend wird die Arbeitsweise der in Fig. 2 gezeigten Schaltung bei ihrem Teilen in dem 32 Modus gezeigt. Das Teilen in dem 32 Modus wird ausgewählt, indem das Modulsteuersignal auf niedrig gesetzt wird. Das Ausgangstaktsignal zeigt einen positiven Übergang, wenn 32 Perioden der Eingangstaktsignalfrequenz gezählt worden sind, so daß eine durch 32 geteilte Vorteilung der Eingangstaktfrequenz gegeben ist.
Man sollte nun zu würdigen wissen, daß eine Vorrichtung zum Vorteilen eines Hochfrequenzsignals auf ein niedrigeres Frequenzsignal und zur Selbstsynchronisierung des Modulsteuersignals auf den Doppelmodulteiler geschaffen worden ist, der von dem Vorteiler umfaßt wird.

Claims

1. Eine Hochgeschwindigkeits-Doppelmodul-Vorteilerschaltung zum Auswählen zwischen zwei Frequenzteilungsfaktoren in Reaktion auf ein erstes Modulsteuersignal, das in einem ersten Zustand oder einem zweiten Zustand ist, umfassend:

einen ersten Doppelmodulteiler, der einen ersten Eingang zum Erhalten eines zweiten Modulsteuersignals hat, einen zweiten Eingang zum Erhalten eines Taktsignals und einen Ausgang aufweist;

einen zweiten Teiler, der einen mit dem Ausgang des genannten ersten Doppelmodulteilers gekoppelten Eingang hat und einen Ausgang aufweist;

eine Synchronisierungsschaltung zum Erzeugen des genannten zweiten Modulsteuersignals, die einen ersten mit dem Ausgang des genannten ersten Doppelmodulteilers gekoppelten Eingang, einen mit dem ersten Eingang des genannten ersten Doppelmodulteilers gekoppelten Ausgang hat, um das genannte erste Modulsteuersignal daran bereitzustellen, und einen zweiten Eingang hat; und

eine erste Toreinrichtung zum Koppeln des Ausgangs des genannten zweiten Teilers an den zweiten Eingang der genannten Synchronisierungsschaltung, wenn das genannte erste Modulsteuersignal in einem ersten Zustand ist, wobei die genannte erste Toreinrichtung einen ersten Eingang zum Erhalten des genannten ersten Modulsteuersignals hat, einen zweiten Eingang, der mit dem Ausgang des genannten zweiten Teilers gekoppelt ist, und einen Ausgang, der mit dern zweiten Eingang der genannten Synchronisierungsschaltung gekoppelt ist, dadurch gekennzeichnet, daß die genannte Synchronisierungsschaltung umfaßt:

eine Mehrzahl von in Reihe gekoppelten, getakteten Umkehrschaltungen, von denen jede einen Takteingang aufweist, der mit dem ersten Eingang der Synchronisierungsschaltung gekoppelt ist; und

eine zweite Toreinrichtung, die mit dem Ausgang des letzten der genannten Mehrzahl von in Reihe geschalteten Umkehreinrichtungen und mit dem Ausgang der nächsten zu der letzten der Mehrzahl von in Reihe gekoppelten Umkehrschaltungen zum Erzeugen des genannten zweiten Modulsteuersignals gekoppelt ist.