DE68924369T2

DE68924369T2 - Mikroprozessorsystem.

Info

Publication number: DE68924369T2
Application number: DE68924369T
Authority: DE
Inventors: Mikio C O Nec Engineerin Ujiie
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1988-05-28
Filing date: 1989-05-29
Publication date: 1996-04-04
Anticipated expiration: 2009-05-30
Also published as: EP0344677A2; US5121485A; DE68924369D1; EP0344677B1; EP0344677A3; JPH01300361A

Description

Die Erfindung betrifft ein Mikroprozessorsystem und insbesondere ein Mikroprozessorsystem zur Ausführung einer Datenübertragung mit einem anderen System über einen Multisystembus.
Ein Multisystembus-System wird verwendet, um ein System so einzurichten, daß mehrere Mikroprozessorsysteme zur Ausführung einer Datenübertragung gebracht werden oder daß ein System mit einem untergeordneten oder Slave-System zur passiven Ausführung einer Datenübertragung unter der Steuerung eines anderen Systems gebracht wird. Bekannte herkömmliche Multisystembusse sind ein IEEE 796 16-Bit-Bus und ein VME (Versa Module European) 32-Bit-Bus. Wenn ein System unter Verwendung eines solchen Multisystembusses eingerichtet wird, dann wird es als Multisystem bezeichnet, wobei das Multisystem einen in Fig. 2 dargestellten Aufbau hat.
Das in Fig. 2 dargestellte Multisystem weist drei Mikroprozessorsysteme 310, 320 und 330 und ein Slave-System 340 auf, das über einen Multisystembus 300 mit den Mikroprozessorsystemen 310, 320 und 330 verbunden ist. Das Slave-System 340 weist eine Speicherschaltung 341 und eine Pufferschaltung 342 auf, und auf das System kann gleichzeitig von den drei Mikroprozessorsystemen 310, 320 und 330 zugegriffen werden. Jedes der drei Mikroprozessorsysteme 310, 320 und 330 weist Masterund Slave-Moden auf. Einem auf den Master-Modus eingestellten Mikroprozessorsystem wird Priorität bei der Benutzung oder Belegung des Multisystembusses erteilt. Ein auf den Slave-Modus eingestelltes Mikroprozessorsystem führt eine untergeordnete Funktion aus. Genauer gesagt, ein auf den Master-Modus eingestelltes Mikroprozessorsystem tauscht Daten mit einem auf den Slave-Modus eingestellten Mikroprozessorsystem oder dem Slave- System 340 aus.
Die drei Mikroprozessorsysteme 310, 320 bzw. 330 weisen grundsatzlich zentraleinheiten (CPU bzw. ZE) 311, 321 bzw. 331, Pufferschaltungen 312, 322 bzw. 332, Lokalsysteme 313, 323 bzw. 333, Pufferschaltungen 314, 324 bzw. 334 und Buszugriffs-Steuer- Schaltungen 315, 325 bzw. 335 auf. Die Lokalsysteme 313, 323 bzw. 333 weisen Zentraleinheiten (ZE), Speicherschaltungen und E/A-Geräte auf und führen vorgegebene Operationen unter direkter Steuerung der ZE 311, 321 bzw. 331 aus. Die Lokalsysteme 313, 323 und 333 geben nach Empfang der Befehle von den ZE 311, 321 und 331 Buszugriffs-Anforderungssignale an die Buszugriffs-Steuerschaltungen 315, 325 und 335 aus, wenn die ZE 311, 321 und 331 auf den Multisystembus 300 zugreifen. Ein auf dem Multisystembus 300 anliegendes Buszugriffs-Steuersignal 301 wird den Buszugriffs-Steuerschaltungen 315, 325 und 335 zugeführt, um eine Master-Slave-Beziehung zwischen den drei Mikroprozessorsystemen festzustellen. Ein Adreßsignal, ein Datensignal und ein Steuersignal werden zum Multisystembus 300 ausgegeben. Ein Impulsdiagramm dieses Nultisystems ist in Fig. 3 dargestellt.
Von den drei Mikroprozessorsystemen weist das Mikroprozessorsystem 310 eine Grundanordnung auf. Das Mikroprozessorsystem 320 weist zusätzlich ein Slave-System mit einem E/A-Gerät 326 und einer Slave-Pufferschaltung 327 auf. Dieses Slave- System wird über den Multisystembus 300 auf die gleiche Weise wie das Slave-System 340 gesteuert und kann nicht direkt durch die ZE 321 gesteuert werden. Das Mikroprozessorsystem 330 weist zusätzlich eine Zweiweg-Steuereinheit 336, eine Speicherschaltung 337, einen Decodierer 338 und eine Slave-Pufferschaltung 339 auf. Die Speicherschaltung 337 wird direkt von der ZE 331 gesteuert und ist von ZE anderer Systeme über den Multisystembus 300 zugänglich. Die zusätzlichen Komponenten des Systems 330 bilden auf ähnliche Weise ein Slave-System. Mikroprozessorsysteme als Gegenstand der vorliegenden Erfindung sind diejenigen mit Slave-Systemen, z. B. die Mikroprozessorsysteme 320 und 330. Ein herkömmliches Mikroprozessorsystem mit einem Slave-System ist jedoch entsprechend der Darstellung in Fig. 4 angeordnet.
Wie aus Fig. 4 erkennbar, sind die Ausgabe- und Ein-/Ausgabebusse einer ZE 20 mit einer Steuersignal-Pufferschaltung 21, einer Adreßsignal-Pufferschaltung 22 und einer Datensignal-Pufferschaltung 23 verbunden. Von Multisystembussen 34 ist ein Buszugriffs-Steuersignalbus mit einer Buszugriffs- Steuerschaltung 27 verbunden; ein Steuersignalbus ist mit einer Steuersignal-Pufferschaltung 28 und einer Slave-Steuersignal-Pufferschaltung 32 verbunden; ein Adressenbus ist mit einer Adreßsignal-Pufferschaltung 29 und einer Slave-Adreßsignal-Pufferschaltung 35 verbunden, und ein Datenbus ist mit Datensignal-Pufferschaltungen 30a und 30b, einer Umladepufferschaltung 31 und einer Slave-Datensignal-Pufferschaltung 33 verbunden. Die Steuersignal-Pufferschaltungen 21 und 28 sind über den Steuersignalbus miteinander verbunden. Die Adreßsignal-Pufferschaltungen 22 und 29 sind über den Adressenbus miteinander verbunden. Die Datensignal-Pufferschaltungen 23 und 30a ebenso wie die Datensignal-Pufferschaltung 30b und die Umladepufferschaltung 31 sind über den Datenbus miteinander verbunden. Diese Busse sind als Lokalsystembusse 24 mit einem Lokalsystem 43 verbunden. Die Slave-Steuersignal-Pufferschaltung 32, die Slave-Adreßsignal-Pufferschaltung 35 und die Slave-Datensignal-Pufferschaltung 33 sind über Slave-Systembusse 26 mit einem Slave-System 44 verbunden.
Das Lokalsystem 43 decodiert ein über den Steuersignalbus gesendetes Steuersignal und erzeugt ein Multisystembus-Zugriffsanforderungssignal 40. Das Multisystembus-Zugriffsanforderungssignal 40 wird der Buszugriffs-Steuerschaltung 27 und der Puffersteuerschaltung 25 zugeführt. Die Buszugriffs-Steuerschaltung 27 ermittelt, ob der Zugriff auf die Multisystembusse 34 im Master- oder im Slave-Modus erfolgt. Auf der Basis des Ermittlungsergebnisses erzeugt die Buszugriffs-Steuerschaltung 27 ein Multisystembus-Zugriffsfreigabesignal 41. Das Signal 41 wird der Puffersteuerschaltung 25 zugeführt. Entsprechend dem Inhalt des eingegebenen Multisystembus-Zugriffsfreigabesignals 41 führt die Puffersteuerschaltung 25 die Ein- /Ausgabe-Steuerung der Steuersignal-Pufferschaltung 28, der Adreßsignal-Pufferschaltung 29, der Datensignal-Pufferschaltungen 30a und 30b und der Umladepufferschaltung 31 aus, wodurch eine Datenübertragung über die Multisystembusse 34 erreicht wird.
Auch wenn der Multisystembus 34 ein IEEE 796 16-Bit-Bus ist, ist die Zahl der von der Zentraleinheit (ZE) in jedem Mikroprozessorsystem verarbeiteten Bits nicht in allen Systemen gleich 16, sondern normalerweise eine willkürliche Zahl, wie z. B. acht in bestimmten Systemen. Das Mikroprozessorsystem dieses Typs weist die Umladepufferschaltung 31 auf, um eine Umsetzung zwischen einer Bitbreite, die von der ZE des Systems verarbeitet wird, und einer Übertragungsbitbreite des Multisystembusses 34 auszuführen. In diesem Fall ist die Umladepufferschaltung 31 direkt mit dem Multisystembus 34 verbunden, wie in Fig. 4 gezeigt.
Aus dem in Fig. 4 dargestellten herkömmlichen Mikroprozessorsystem ist ersichtlich: da die Pufferschaltung (Multisy- stembus-Pufferschaltung) zum Ankoppeln des Mikroprozessorsystems an den Multisystembus mit der Pufferschaltung (Slave- Pufferschaltung) zum Ankoppeln des Slave-Systems an den Multisystembus parallel geschaltet ist, treten die folgenden Probleme auf.
Die Datensignal-Pufferschaltungen 30a und 30b, die Umladepufferschaltung 31 und die Slave-Datensignal-Pufferschaltung 33 sind zum Datenbus der Multisystembusse parallelgeschaltet. Da mehrere Mikroprozessorsysteme und dergleichen an die Multisystembusse angeschlossen sind, wirkt eine Last n x m (wobei n die Anzahl der Mikroprozessorsysteme und in die Anzahl der parallelgeschalteten Pufferschaltungen ist) auf die Multisystem-Pufferschaltung des im Master-Modus betriebenen Mikroprozessorsystems. Diese Überlast verursacht eine Verschlechterung der Wellenform und Beschränkungen für einen Gleichstrom- Ausgangslastfaktor, wodurch der Systementwurf kompliziert wird.
Die Multisystem-Pufferschaltung und die Slave-Pufferschaltung sind auf einer einzigen Leiterplatte montiert und durch Leitungsstrukturen verbunden. In diesem Fall ist die Schaltungsanzahl groß, die Strukturlängen nehmen in unerwünschter Weise zu, und die Konstruktion der Leitungsstrukturen wird beschwerlich.
Da sich die Länge der Leitungsstrukturen vergrößert, wird im Inneren des Mikroprozessorsystems erzeugtes Rauschen an der Struktur induziert, erscheint am Multisystembus und verschlechtert damit die Gesamtfunktion des Systems. Das Mikroprozessorsystem wird durch Rauschen, das am Multisystembus auftritt, gewöhnlich beeinträchtigt.

Zusammenfassung der Erfindung

Es ist daher eine Aufgabe der vorliegenden Erfindung, ein Mikroprozessorsystem zu schaffen, bei dem eine auf einen Multisystembus wirkende Last reduziert und Funktionsausfälle des Systems, die durch externe und interne Rauschkomponenten verursacht werden, verhindert werden können, um die Zuverlässigkeit des Systems zu verbessern.
Diese Aufgabe wird mit den Merkmalen der Ansprüche gelöst.
Insbesondere wird ein Mikroprozessorsystem geschaffen, das parallel zu einem gegebenen Mikroprozessorsystem an Multisystembusse angeschlossen ist, wobei das System aufweist: ein Slave-System, das direkt durch eine Zentraleinheit und/oder über die Multisystembusse durch das gegebene Mikroprozessorsystem gesteuert wird, zum Ausführen einer untergeordneten Operation, eine Zweiweg-Schnittstellensteuersignal-Pufferschaltung, eine Zweiweg-Schnittstellenadreßsignal-Pufferschaltung und eine Zweiweg-Schnittstellendatensignal-Pufferschaltung, die jeweils mit einem Steuersignalbus, einem Adressenbus bzw. einem Datenbus der Multisystembusse verbunden sind, eine ZE- Steuersignal-Pufferschaltung, die mit einem ZE-Steuersignal- Ausgabebus verbunden ist, eine ZE-Adreßsignal-Pufferschaltung, die mit einem ZE-Adreßsignal-Ein-/Ausgabebus verbunden ist, und eine ZE-Datensignal-Pufferschaltung, die mit einem ZE- Datensignal-Ein-/Ausgabebus verbunden ist, sowie eine Einweg- Steuersignal-Zwischenpufferschaltung, die in der Mitte an einen Bus angeschlossen ist, der zwischen der ZE-Steuersignal- Pufferschaltung und der Schnittstellen-Steuersignal-Pufferschaltung angeordnet ist, um die ZE-Steuersignal-Pufferschaltung mit der Schnittstellen-Steuersignal-Pufferschaltung zu verbinden oder die ZE-Steuersignal-Pufferschaltung von der Schnittstellen-Steuersignal-Pufferschaltung zu trennen, eine Einweg-Adreßsignal-Zwischenpufferschaltung, die in der Mitte eines Busses angeordnet ist, der zwischen der ZE-Adreßsignal- Pufferschaltung und der Schnittstellen-Adreßsignal-Pufferschaltung angeordnet ist, um die ZE-Adreßsignal-Pufferschaltung mit der Schnittstellen-Adreßsignal-Pufferschaltung zu verbinden oder die ZE-Adreßsignal-Pufferschaltung von der Schnittstellen-Adreßsignal-Pufferschaltung zu trennen, und eine Zweiweg-Zwischenpufferschaltung, die in der Mitte eines Busses angeordnet ist, der zwischen der Schnittstellen-Datensignal-Pufferschaltung und dem ZE-Datensignal-Ein-/Ausgabebus bzw. der ZE-Datensignal-Pufferschaltung angeordnet ist, um den ZE-Datensignal-Ein-/Ausgabebus bzw. die ZE-Datensignal-Pufferschaltung mit der Schnittstellen-Datensignal-Pufferschaltung zu verbinden oder den ZE-Datensignal-Ein-/Ausgabebus bzw. die ZE-Datensignal-Pufferschaltung von der Schnittstellen-Datensignal-Pufferschaltung zu trennen, wobei die Zwischenpufferschaltungen Datensignal-Pufferschaltungen (8a, 8b) und eine mit den Datensignal-Pufferschaltungen (8a, 8b) parallelgeschaltete Umladepufferschaltung (9) zum Ausführen der Bitbreitenumsetzung aufweisen, und wobei das Slave-System an einen Bus zum Verbinden der Steuersignal-Zwischenpufferschaltung und der Schnittstellensteuersignal-Pufferschaltung, einen Bus zum Verbinden der Adreßsignal-Zwischenpufferschaltung und der Schnittstellenadreßsignal-Pufferschaltung und an einen Bus zum Verbinden der Pufferschaltungen (8a, 9, 8b) und der Schnittstellendatensignal-Pufferschaltung angeschlossen ist.
Wenn das Slave-System des erf indungsgemäßen Systems Daten empfängt, die von einem gegebenen, mit den Multisystembussen verbundenen System übertragen werden, dann teilen sich drei Zwischenpufferschaltungen die Operationen. Das erfindungsgemäße System ist in eine ZE-Seite und eine Multisystembus-Seite unterteilt. Das Slave-System ist über drei Schnittstellen-Pufferschaltungen mit den Multisystembussen verbunden und empfängt Daten, die von dem gegebenen System übertragen werden. Wenn eine Datenübertragung von der ZE des erfindungsgemäßen Systems zu dem gegebenen, an die Multisystembusse angeschlossenen System ausgeführt wird, dann führen die drei Zwischenpuffer die Verbindungs- bzw. Trennungsoperationen aus.
Die mit den Multisystembussen verbundenen Schnittstellen-Pufferschaltungen sind so vorgegeben, daß die Anzahl der Schnittstellen-Pufferschaltungen, die mit einem Adressen-, Daten- oder Steuerbus verbunden sind, gleich eins ist, wodurch die an der Schnittstellen-Pufferschaltung anliegende Last stark vermindert und daher die Konstruktion der Vorrichtung erleichtert wird. Die Anzahl der Schnittstellen-Pufferschaltungen kann verringert werden, und jede Schnitt-stellen-Pufferschaltung, eine entsprechende Zwischenpufferschaltung und eine entsprechende ZE-Pufferschaltung sind in Reihe miteinander geschaltet, um eine hierarchische Struktur zu bilden. Die Länge der Leitungsstruktur wird verringert, und die Konstruktion der Leitungsstruktur wird erleichtert. Da die Länge der Leitungsstruktur verringert wird, kann ein Mikroprozessorsystem von hoher Zuverlässigkeit aufgebaut werden, das kein Systemrauschen aufweist.

Kurze Beschreibung der Zeichnungen

Fig. 1 zeigt ein Blockschaltbild eines Mikroprozessorsystems nach einem Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 zeigt ein Blockschaltbild eines Multisystems, das aus mehreren Mikroprozessorsystemen und einem Slave-System besteht;
Fig. 3 zeigt ein Impulsdiagramm für das in Fig. 2 dargestellte Multisystem; und
Fig. 4 zeigt ein Blockschaltbild eines herkömmlichen Mikroprozessorsystems.

Beschreibung des bevorzugten Ausführungsbeispiels

Nachstehend wird anhand von Fig. 1 ein bevorzugtes Beispiel der vorliegenden Erfindung beschrieben.
Fig. 1 zeigt ein Mikroprozessorsystem nach dem Ausführungsbeispiel der vorliegenden Erfindung. Wie aus Fig. 1 erkennbar, ist eine Steuersignal-Pufferschaltung 2 mit einem Steuersignal-Ausgabebus einer ZE 1 verbunden. Eine Adreßsignal- Pufferschaltung 3 und eine Datensignal-Pufferschaltung 4 sind mit Adreß- und Datensignal-Ein-/Ausgabebussen der ZE 1 verbunden. Datensignal-Pufferschaltungen 8a und 8b und eine Umladepufferschaltung 9, die als Zwischenpufferschaltungen dienen, sind parallel zu den Ein-/Ausgabebussen geschaltet. Die Steuersignal-Pufferschaltung 2 und die Adreßsignal-Pufferschaltung 3 sind Einweg-Pufferschaltungen, und ihre Ausgabebusse sind mit einem Lokalsystem 17 und mit der Steuersignal-Pufferschaltung 6 bzw. der Adreßsignal-Pufferschaltung 7 als Zwischenpufferschaltungen verbunden. Die Datensignal-Pufferschaltung 4 ist eine Zweiweg-Pufferschaltung und ist über den Datenbus mit dem Lokalsystem 17 verbunden. Die Steuersignal-Pufferschaltung 6 und die Adreßsignal-Pufferschaltung 7 sind Einweg-Pufferschaltungen. Die Datensignal-Pufferschaltungen 8a und 8b und die Umladepufferschaltung 9 sind Zweiweg-Pufferschaltungen. Die mit dem Lokalsystem 17 verbundenen Busse werden als Lokalsystembusse 5 bezeichnet.
Von den Multisystembussen 16 ist ein Buszugriffs-Steuersignalbus mit einer Buszugriffs-Steuerschaltung 12 verbunden; ein Steuersignalbus ist mit einer Steuersignal-Puffer- Schaltung 13 verbunden, der Adressenbus ist mit einer Adreßsignal-Pufferschaltung 14 verbunden, und der Datenbus ist mit einer Datensignal-Steuerschaltung 15 verbunden, die als Schnittstellen-Pufferschaltung dient. Diese Schnittstellen- Pufferschaltungen sind Zweiweg-Pufferschaltungen.
Das Slave-System 18 ist mit einem Bus zum Verbinden der Steuersignal-Pufferschaltung 6 mit der Steuersignal-Pufferschaltung 13, einem Bus zum Verbinden der Adreßsignal-Pufferschaltung 7 mit der Adreßsignal-Pufferschaltung 14 und mit einem Bus zum Verbinden der Datensignal-Pufferschaltungen 8a und 8b und der Umladepufferschaltung 9 mit der Datensignal- Pufferschaltung 15 verbunden (diese Busse werden als Slave-System-Busse 10 bezeichnet).
Weitere Anordnungen in Fig. 1 sind die gleichen wie in Fig. 4. Das Lokalsystem gibt ein Multisystembus-Zugriffsanforderungssignal 40 an die Buszugriffs-Steuerschaltung 12 und die Puffersteuerschaltung 11 aus. Von der Buszugriffs-Steuerschaltung 12 wird ein Multisystembus-Zugriffsfreigabesignal 41 an die Puffersteuerschaltung 11 ausgegeben. Von der Puffersteuerschaltung 11 wird ein Puffersteuersignal 42 an eine entsprechende Pufferschaltung (4, 6, 7, 8a, 8b, 9, 13, 14 und 15) ausgegeben.
Nachstehend wird die Arbeitsweise des Mikroprozessorsystems mit dem obigen Aufbau beschrieben. Im Slave-Modus blokkiert die Puffersteuerschaltung 11, die einen Befehl von der Buszugriffs-Steuerschaltung 12 empfängt, die Operationen der Zwischenpufferschaltungen (6, 7, 8a, 9 und 8b) und führt gleichzeitig eine Richtungssteuerung der Schnittstellen-Pufferschaltungen (13, 14 und 15) aus. Im Ergebnis wird das System bezüglich der Zwischenpufferschaltungen in eine ZE(1)- Seite und eine Multisystembus(16)-Seite unterteilt. Das Slave- System 18 wird über die Schnittstellen-Pufferschaltungen (13, 14, 15) mit den Multisystembussen 16 verbunden. Das heißt, das Slave-System 18 empfängt Daten, die von einem gegebenen System übertragen werden, das mit den Multisystembussen 16 verbunden ist.
Im Master-Modus erzeugt das Lokalsystem 17 das Multisystembus-Zugriffsanforderungssignal 40 auf der Basis eines Befehls von der ZE 1 und gibt das Signal an die Puffersteuer- Schaltung 11 und die Buszugriffs-Steuerschaltung 12 aus.
Die Buszugriffs-Steuerschaltung 12 stellt fest, ob ein anderes Mikroprozessorsystem Zugriff auf die Multisystembusse 16 anfordert. Wenn mehrere Systeme Buszugriffsanforderungen erzeugen, dann bestimmt ein Prioritätsdiskriminator eine Rangfolge entsprechend einer vorgegebenen Buszugriffs-Reihenfolge. Wenn ein Buszugriffsrecht erlangt wird, dann gibt die Bus zugriffs-Steuerschaltung 12 das Multisystembus-Zugriffsfreigabesignal 41 an die Puffersteuerschaltung 11 aus, um die Zwischenpufferschaltungen (6, 7, 8a, 9 und 8b) freizugeben. Die Übertragungsrichtung der Zweiweg-Schnittstellenpufferschaltungen (13, 14 und 15) wird so gesteuert, daß sie zu den Multisystembussen 16 hin gerichtet ist. Da die Zwischenpufferschaltungen (8a, 9 und 8b) Zweiwegschaltungen sÄnd, kann die ZE 1 über die Multisystembusse 16 Daten mit einem anderen System austauschen.
Wie leicht aus der Schaltungsanordnung zu erkennen ist, kann das Slave-System 18 direkt durch die Zwischenpufferschaltungen (6, 7, 8a, 9 und 8b) gesteuert werden. Das heißt, in Abhängigkeit von der Anordnung der Puffersteuerschaltung 11 dient das Slave-System 18 als Slave-System in dem Mikroprozessorsystem 320 oder 330 in Fig. 2.
Zu beachten ist, daß die Pufferschaltungen in drei Stufen in Serie miteinander geschaltet sind und daß die Umladepufferschaltung und die zur Umladepufferschaltung gehörende Datensignal-Pufferschaltung als Zwischenschaltungen eingerichtet sind, um eine Schnittstelle auf der Multisystembus(16)- Seite zu vereinfachen. Daher kann die Last an der Schnittstellen-Pufferschaltung stark verringert werden, und die Einschränkungen für die Leitungsstruktur-Längen können weitgehend gelockert werden, wodurch die Gerätekonstruktion und die Konstruktion der Leitungsstrukturen erleichtert werden. Da die Länge der Leitungsstrukturen verringert werden kann, lassen sich die Rauschunterdrückungseigenschaften des Systems verbessern.
Bei diesem Ausführungsbeispiel ist außerdem zu beachten, daß die Zwischenpufferschaltungen (8a, 9 und 8b) direkt mit den Ein-/Ausgabebussen der ZE 1 verbunden sind. Im Prinzip können die Zwischenpufferschaltungen (8a, 9 und 8b) an den Datenbus zum Verbinden des Lokalsystems 17 mit der Datensignal- Pufferschaltung 4 angeschlossen werden.
Die obige Anordnung wirft jedoch ein Signalverzögerungsproblem auf. Außerdem ist das Lokalsystem 17 mit den Zwischenpufferschaltungen parallelgeschaltet, und die Kontrolle ist unerwünscht kompliziert. Zusammenfassend läßt sich sagen, daß das obige Ausführungsbeispiel eine Anordnung liefert, die geeignet ist, durch Verhindern einer Signalverzögerung eine Verarbeitung mit hoher Geschwindigkeit zu ermöglichen und die Steuerbarkeit zu verbessern.
Entsprechend dem erfindungsgemäßen Mikroprozessorsystem, wie es ausführlich beschrieben wurde, ist mit jedem Bustyp der Multisystembusse jeweils eine Schnittstellen-Pufferschaltung verbunden. Die an der Schnittstellen-Pufferschaltung anliegende Last kann stark verringert werden, und die Gerätekonstruktion kann erleichtert werden. Außerdem läßt sich die Anzahl der Schnittstellen-Pufferschaltungen verringern. Jede Schnittstellen-Pufferschaltung, die entsprechende Zwischenpufferschaltung und die entsprechende ZE-Pufferschaltung sind in Serie miteinander geschaltet, um eine hierarchische Struktur zu bilden. Daher läßt sich die Länge der Leitungsstrukturen verringern, um die Strukturkonstruktion zu erleichtern. Da die Leitungsstrukturlänge verringert werden kann, läßt sich ein Mikroprozessorsystem von hoher Zuverlässigkeit aufbauen, das frei von Systemrauschen ist.

Claims

1. Mikroprozessorsystem, welches parallel zu einem gegebenen Mikroprozessorsystem an Multisystembusse (16) angeschlossen ist und welches aufweist:

Zwischenpufferschaltungen (6, 7, 8a, 9, 8b), die über Schnittstellen-Pufferschaltungen (13, 14, 15) mit den Multisystembussen (16) verbunden sind; und

ein Slave-System (18), das über die Schnittstellen-Pufferschaltungen (13, 14, 15) mit den Multisystembussen (16) verbunden ist;

wobei die Zwischenpufferschaltungen Datensignal-Pufferschaltungen (8a, 8b) und eine zu den Datensignal-Pufferschaltungen (8a, 8b) parallelgeschaltete Umladepufferschaltung (9) zum Ausführen der Bitbreiten-Umsetzung aufweisen, und wobei das Slave-System mit einem Bus zum Verbinden einer Steuersignal-Zwischenpufferschaltung (6) und einer Schnittstellensteuersignal-Pufferschaltung (13), einem Bus zum Verbinden einer Adreßsignal-Zwischenpufferschaltung (7) und einer Schnittstellenadreßsignal-Pufferschaltung (14) und mit einem Bus zum Verbinden der Datensignal- und Umladepufferschaltungen (8a, 9, 8b) mit einer Schnittstellendatensignal-Pufferschaltung (15) verbunden ist;

wodurch die Zwischenpufferschaltungen in einem Slave- Modus blockiert werden, so daß das System in eine ZE(1)-Seite und eine Multisystembus(16)-Seite unterteilt wird, und in einem Master-Modus freigegeben werden, so daß die ZE (1) über die Multisystembusse (16) Daten mit dem gegebenen Mikroprozessorsystem austauschen kann.

2. Mikroprozessorsystem nach Anspruch 1, gekennzeichnet durch

a) direkte Steuerung des Slave-Systems durch eine Zentraleinheit und/oder über die Multisystembusse durch das gegebene Mikroprozessorsystem zur Ausführung einer untergeordneten Operation;

b) eine Zweiweg-Schnittstellensteuersignal-Pufferschaltung, eine Zweiweg-Schnittstellenadreßsignal-Pufferschaltung und eine Zweiweg-Datensignal-Pufferschaltung, die jeweils mit einem Steuersignalbus, einem Adressenbus bzw. einem Datenbus der Multisystembusse verbunden sind;

c) eine ZE-Steuersignal-Pufferschaltung, die mit einem ZE-Steuersignal-Ausgabebus verbunden ist, eine ZE-Adreßsignal- Pufferschaltung, die mit einem ZE-Adreßsignal-Ein-/Ausgabebus verbunden ist, und eine ZE-Datensignal-Pufferschaltung, die mit einem ZE-Datensignal-Ein-/Ausgabebus verbunden ist; und

d) eine Einweg-Steuersignal-Zwischenpufferschaltung, die in der Mitte eines Busses angeschlossen ist, der zwischen der ZE-Steuersignal-Pufferschaltung und der Schnittstellensteuersignal-Pufferschaltung angeordnet ist, um die ZE-Steuersignal-Pufferschaltung mit der Schnittstellensteuersignal-Pufferschaltung zu verbinden oder die ZE-Steuersignal-Pufferschaltung von der Schnittstellensteuersignal-Pufferschaltung zu trennen, eine Einweg-Adreßsignal-Zwischenpufferschaltung, die in der Mitte an einem Bus angeordnet ist, der zwischen der ZE-Adreßsignal-Pufferschaltung und der Schnittstellenadreßsignal-Pufferschaltung angeordnet ist, um die ZE-Adreßsignal- Pufferschaltung mit der Schnittstellenadreßsignal-Pufferschaltung zu verbinden oder die ZE-Adreßsignal-Pufferschaltung von der Schnittstellenadreßsignal-Pufferschaltung zu trennen, und eine Zweiweg-Zwischenpufferschaltung, die in der Mitte an einem Bus angeordnet ist, der zwischen der Schnittstellendatensignal-Pufferschaltung und dem ZE-Datensignal-Ein-/Ausgabebus bzw. der ZE-Datensignal-Pufferschaltung angeordnet ist, um den ZE-Datensignal-Ein-/Ausgabebus bzw. die ZE-Datensignal-Pufferschaltung mit der Schnittstellendatensignal-Pufferschaltung zu verbinden oder den ZE-Datensignal-Ein-/Ausgabebus bzw. die ZE- Datensignal-Pufferschaltung von der Schnittstellendatensignal- Pufferschaltung zu trennen;

e) wobei die Zwischenpufferschaltungen Datensignal-Pufferschaltungen (8a, 8b) und eine mit den Datensignal-Pufferschaltungen (8a, 8b) parallelgeschaltete Umladepufferschaltung (9) zum Ausführen der Bitbreiten-Umsetzung aufweisen;

f) wobei das Slave-System mit einem Bus zum Verbinden der Steuersignal-Zwischenpufferschaltung und der Schnittstellensteuersignal-Pufferschaltung, einem Bus zum Verbinden der Adreßsignal-Zwischenpufferschaltung und der Schnittstellenadreßsignal-Pufferschaltung und mit einem Bus zum Verbinden der Zwischenpufferschaltungen (8a, 9, 8b) und der Schnittstellendatensignal-Pufferschaltung verbunden ist.