DE68922437T2

DE68922437T2 - Zählerschaltung für die Regelung der Rotationsgeschwindigkeit eines Motors.

Info

Publication number: DE68922437T2
Application number: DE68922437T
Authority: DE
Inventors: Hiroshi C O Fujitsu Li Tsurumi
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1988-05-26
Filing date: 1989-05-26
Publication date: 1995-09-07
Anticipated expiration: 2009-05-27
Also published as: KR900019327A; US5058191A; DE68922437D1; JPH01298976A; EP0345556B1; KR920009629B1; EP0345556A1

Description

Die vorliegende Erfindung bezieht sich auf eine Zählschaltungsanordnung für eine Motordrehgeschwindigkeits-Steuerschaltungsanordnung und auf eine Motorgeschwindigkeits- Steuerschaltungsanordnung, zum Beispiel einen hochintegrierten Schaltkreis (LSI) zum Steuern der Motordrehgeschwindigkeit.
In jüngeren Jahren ist eine Entwicklung in eine Richtung gewesen, Computersysteme in kompakter Größe zu bauen. Demzufolge sind die Schaltkreise hauptsächlich in LSIs hergestellt worden, um eine Verkleinerung der Schaltplatten zu ermöglichen. Die gleiche Entwicklung ist bei Motordrehgeschwindigkeits-Steuerschaltkreisen offenkundig geworden, um die Drehgeschwindigkeit eines Motors, beispielsweise einer Magnetscheibeneinrichtung, auf einer gewünschten Sollgeschwindigkeit zu halten.
Zum Steuern der Drehgeschwindigkeit eines Motors sind Taktpulse, die ursprünglich einem Hauptcomputersystem zur Verfügung gestellt worden sind, verwendet worden, um die Zykluszeit einer Motorumdrehung zu messen.
Unter verschiedenen Verfahren für die digitale Steuerung der Motorgeschwindigkeit ist ein Verfahren entwickelt worden, das zwei Zähler einsetzt. In der Fig. 1 ist eine vorher vorgeschlagene Schaltkreisanordnung gezeigt, die zwei Zähler einsetzt. In Fig. 1 bezeichnet 24 einen ersten Zähler, dem ein Rücksetzungssignal RST bei einem Löschungsterminal CLR für jede Umdrehung eines Motors eingegeben wird und dem Taktpulse einer vorbestimmten konstanten Frequenz bei einem Taktterminal CLK eingegeben werden. Beim Empfang eines Rücksetzungssignals RST fängt der erste Zähler 24 wieder mit dem Zählen der Taktpulse bis zum Empfang des nächsten Rücksetzungssignals an, nachdem die vorher gezählte Zahl gelöscht worden ist. Somit wird eine Zählzahl erhalten, die proportional zu einer Zyklus zeit Tn einer Motorumdrehung ist.
Der erste Zähler 24 ist mit einem UND-Glied 26 versehen, um eine Sollzählzahl N&sub0; festzustellen, deren Anzahl von Taktpulsen mit der gewünschten Sollgeschwindigkeit des Motors korrespondiert. Die Eingangsterminals des UND- Gliedes 26 sind selektiv mit parallelen Bitausgängen des ersten Zählers 24 verbunden, die zusammen die Sollzählzahl N&sub0; bestimmen. Bei der Annahme, daß die Sollzykluszeit einer Motorumdrehung, die der Sollgeschwindigkeit des Motors entspricht, T&sub0; ist, ergibt sich die Anzahl der Taktpulse, die gezählt werden muß, d. h. die Sollzählzahl N&sub0;, wie folgt:
N&sub0; = T&sub0;/Taktpulszykluszeit
Somit wird der Zeitpunkt, bei dem die gezählte Taktpulsanzahl die Sollzählzahl N&sub0; erreicht, durch das bereitgestellte UND-Glied 26 festgestellt, das dann ein Sollgeschwindigkeitsfeststellungssignal GJUST ausgibt.
Der erste Zähler 24 ist weiterhin mit einem zweiten UND- Glied 28, um ein Schnellgeschwindigkeitsfeststellungssignal GFAST auszugeben, und mit einem dritten UND-Glied 30 versehen, um ein Langsamgeschwindigkeitsfeststellungssignal GSLOW wie folgt auszugeben.
Bei der Annahme, daß die Feststellungsbereiche oder -punkte des Schnellgeschwindigkeitssignals und des Langsamgeschwindigkeitssignals zum Beispiel bei ±0,5% der Sollzählzahl N&sub0; eingestellt sind, werden die Eingangsterminals des UND- Gliedes 28 selektiv mit den Bitausgängen des ersten Zählers 24 verbunden, so daß eine Zählzahl (N&sub0; - ΔN), die um 0,5% niedriger als die Sollzählzahl N&sub0; ist, festgestellt wird; und es werden die Eingangsterminals des dritten UND-Gliedes 30 mit den Bitausgängen des ersten Zählers 24 selektiv verbunden, so daß eine Zählzahl (N&sub0; + ΔN), die um 0,5% höher als die Sollzählzahl N&sub0; ist, festgestellt wird.
Die Fig. 2 und 3 dienen zur Unterstützung bei der Erläuterung der Arbeitsweisen des ersten Zählers 24 gemäß Fig. 1, der drei UND-Glieder 26, 28 und 30 besitzt.
Wenn, wie in Fig. 2 gezeigt, die Drehgeschwindigkeit des Motors geringer als die Solldrehgeschwindigkeit ist, ist die Motorrotationszykluszeit Tn, die (ausgehend) von einem Rücksetzungssignal RST bestimmt worden ist, länger als T&sub0;. Demzufolge wird, nach dem Empfang des einen Rücksetzungssignals und vor dem Empfang des nächsten Rücksetzungssignals, zunächst das Schnellgeschwindigkeitsfeststellungssignal GFAST ausgegeben, wenn die Zählzahl des Zählers 24 (N&sub0; - ΔN) erreicht; wird anschließend das Sollgeschwindigkeitsfeststellungssignal GJUST ausgegeben, wenn die Zählzahl die Sollzählzahl N&sub0; erreicht; und wird weiterhin danach das Langsamgeschwindigkeitsfeststellungssignal GSLOW ausgegeben, wenn die Zählzahl (N&sub0; + ΔN) erreicht. Der Motorgeschwindigkeits-Steuerschaltkreis steuert die Motorgeschwindigkeit, um die Motorgeschwindigkeit in Abhängigkeit von der Größe der Abweichung D -siehe Fig. 2- des nächsten Rücksetzungssignals RST von dem Sollgeschwindigkeitsfeststellungssignal GJUST zu erhöhen, und gibt auch ein Signal aus, um zum Beispiel andere verbundene Schaltkreise usw. in Übereinstimmung mit dem Langsamgeschwindigkeitsfeststellungssignal GSLOW zu steuern.
Wenn, wie in Fig. 3 gezeigt, die Drehgeschwindigkeit des Motors schnell ist (schneller als die Solldrehgeschwindigkeit wird), ist die Motorrotationszykluszeit Tn, die durch die Rücksetzungssignale RST bestimmt wird, kürzer als die Sollrotationszykluszeit T&sub0;. Daher wird nach einem Rücksetzungssignal der Zähler 24 durch das nächste Rücksetzungssignal RST zurückgesetzt, bevor die Sollzählzahl N&sub0; erreicht wird; demzufolge kann das Sollgeschwindigkeitsfeststellungssignal GJUST nicht ausgegeben werden.
Daher sind in dem Schaltkreis gemäß Fig. 1 weiterhin ein Rücksetzungssignalgenerator (ein D-Typ-Flip-Flop) und ein zweiter Zähler 32 vorgesehen, so daß ein Sollgeschwindigkeitsfeststellungssignal ausgegeben werden kann, auch wenn die Motorgeschwindigkeit erhöht ist (schnell ist, wie zum Beispiel in Fig. 3). Der Rücksetzungssignalgenerator 34 gibt seine -Ausgabe als ein Rücksetzungssignal RSTb aus, wenn ein erster Puls der Ausgabe GFAST des UND-Gliedes 28 für jeden Rotationszyklus empfangen wird. Das Rücksetzungssignal RSTb wird dem Zähler 32 an einem Löschungsterminal des Zählers eingegeben, und die Taktpulse werden an einem Taktterminal CLK des Zählers eingegeben. Weiterhin sind Terminals A, B, C, D, ... des zweiten Zählers 32 für voreingestellte Daten durch die Applikation von H- oder L- Pegel extern gesetzt, um eine Zählzahl ΔN einzustellen, die nach der Ausgabe des Schnellgeschwindigkeitsfeststellungssignals GFAST bis zu einem Zeitablauf gezählt werden muß, bei der das Sollgeschwindigkeitsfeststellungssignal GJUST ausgegeben wird oder werden soll. Der zweite Zähler 32 gibt ein Übertragsignal CARRY aus, wenn die Zählzahl die voreingestellte Zählzahl ΔN erreicht. Diese Übertragausgabe wird als ein zweites Sollgeschwindigkeitsfeststellungssignal GJUST-II bezeichnet, das anstelle des verlorenen Sollgeschwindigkeitsfeststellungssignal GJUST wirkt.
Es werden die Funktionen des Schaltkreises in Fig. 1 zusammengefaßt: Wenn die Motordrehgeschwindigkeit schnell ist, wird zunächst das Schnellgeschwindigkeitssignal GFAST nach der Feststellung der Zählzahl (N&sub0; - ΔN) des ersten Zählers durch das UND-Glied 28 ausgegeben, wird das D-FF (D-Typ-Flip-Flop) damit in Taktpulssynchronisation gesetzt, um seine -Ausgabe L zu tätigen; wird anschließend der zweite Zähler 32 gelöscht, um das Zählen der Taktpulse zu beginnen; und wird nach dem Zählen der voreingestellten Zählzahl ΔN der Übertrag als das zweite Sollgeschwindigkeitsfeststellungssignal GJUST-II ausgegeben.
Es besteht jedoch ein Problem bei dem oben beschriebenen Motordrehgeschwindigkeits-Steuerschaltkreis darin, daß, wenn eine Änderung der Solldrehgeschwindigkeit erforderlich ist, die Zählzahlen, die von den UND-Gliedern 26, 28 und 30 festgestellt werden müssen, und die voreingestellte Zählzahl des zweiten Zählers 32 alle geändert werden müssen. Derartige Änderungen der Zählzahlen können nur durch Änderungen der Verbindungen der Datenpins, die aus den Zählern 24 und 32 herausgeführt sind, bewirkt werden. Daher müssen in einem Fall, bei dem der gesamte Steuerschaltkreis in einem LSI hergestellt ist, die Datenpins der Zähler 24 und 32 extern aus dem LSI-Gehäuse geführt werden, um eine solche Änderung zu erlauben, wodurch eine Erhöhung der Anzahl der externen Datenpins verursacht wird. Demzufolge werden sowohl die Größe als auch die Kosten des LSI- Gehäuses erhöht.
Die EP-A-0 247 624 offenbart ein Steuersystem für die Motorgeschwindigkeit, das zwei Zähler als Taktgeber verwendet.
Die EP-A-0 061 824 offenbart eine digitale Geschwindigkeitssteuereinrichtung für einen Motor, die zwei Zähler verwendet und den Betrag feststellt, um den eine gemessene tatsächliche Zeitperiode, die eine Umdrehung des Motors anzeigt, eine Bezugszeitperiode übersteigt.
Gemäß der vorliegenden Erfindung ist eine Zählschaltungsanordnung vorgesehen, umfassend:
einen ersten Zähler zum Zählen der Taktpulse, die ihm während eines Intervalls zwischen aufeinanderfolgenden ersten Rücksetzungssignalen, von denen jedes den ersten Zähler löscht, eingegeben werden;
eine erste Gatterschaltung, die betreibbar ist, um festzustellen, wenn der erste Zähler eine vorbestimmte Sollzählzahl erreicht, die einer gewünschten Zählzahl entspricht, und um ein erstes Sollfeststellungssignal zu liefern;
eine zweite Gatterschaltung, die betreibbar ist, um festzustellen, wenn der erste Zähler eine vorbestimmte erste Bezugszählzahl erreicht, und um ein erstes Bezugszählzahlfeststellungssignal zu erzeugen;
ein Rücksetzungssignalgenerator, der betreibbar ist, um ein zweites Rücksetzungssignal als Antwort auf die anfängliche Erzeugung des ersten Bezugszählzahlfeststellungssignals zu liefern; und
einen zweiten Zähler, der dauerhaft mit einer vorbestimmten zweiten Bezugszählzahl voreingestellt ist, die einer Differenz zwischen der Sollzählzahl und der ersten Bezugszählzahl entspricht, und der betreibbar ist, um die Taktsignale zu zählen, die ihm eingegeben werden, nachdem er durch das zweite Rücksetzungssignal zurückgesetzt worden ist, wobei der zweite Zähler ein zweites Sollfeststellungssignal liefert, wenn er die zweite Bezugszählzahl erreicht.
Die vorliegende Erfindung sieht eine Zählschaltungsanordnung vor, die für eine Motorgeschwindigkeits-Steuerschaltungsanordnung geeignet ist.
Die vorliegende Erfindung sieht eine Motorgeschwindigkeits- Steuerschaltungsanordnung vor, die eine Zählschaltungsanordnung verwendet.
Eine Ausführungsform der vorliegenden Erfindung kann eine Motorgeschwindigkeits-Steuerschaltungsanordnung vorsehen, die in einem LSI hergestellt ist, welcher LSI mit einer minimalen oder verringerten Anzahl von nach außen herausgeführten externen Pins für die Steuerung von unterschiedlichen Motorgeschwindigkeiten eingesetzt werden kann.
Eine Ausführungsform der vorliegenden Erfindung kann einen LSI-Schaltkreis vorsehen, der für die digitale Steuerung der Motordrehgeschwindigkeit geeignet ist und zwei Zähler zum Zählen einer Anzahl von Taktpulsen einsetzt.
Die Zählschaltungsanordnung, die gemäß einer Ausführungsform der vorliegenden Erfindung in einem Motorgeschwindigkeits-Steuerschaltkreis enthalten ist, umfaßt:
einen ersten Zähler, der durch ein Rücksetzungssignal, das nach jeder einzelnen Umdrehung des Motors erzeugt wird, zurückgesetzt wird und anschließend Taktpulse zählt, bis ein nächstes derartiges Rücksetzungssignal empfangen wird;
eine erste Gatterschaltung, die feststellt, wenn der erste Zähler eine vorbestimmte Sollzählzahl N&sub0;, die einer Sollgeschwindigkeit für die Motordrehung entspricht, erreicht, und anschließend ein Sollgeschwindigkeitsfeststellungssignal ausgibt;
eine zweite Gatterschaltung, die feststellt, wenn der erste Zähler eine erste Bezugszählzahl Na erreicht, die kleiner als jede wahrscheinliche minimale Zählzahl, die (zwischen Rücksetzungssignalen) von dem ersten Zähler gezählt werden könnte, um ein erstes Bezugszählzahlfeststellungssignal auszugeben; und
einen Rücksetzungssignalgenerator, der ein Rücksetzungssignal an einen zweiten Zähler ausgibt, wenn eine erste Ausgabe der zweiten Gatterschaltung, die die Erreichung der ersten Bezugszählzahl anzeigt, empfangen wird; und
einen zweiten Zähler, in dem eine vorbestimmte zweite Bezugszählzahl Nb, die N&sub0; - Na entspricht, dauerhaft voreingestellt ist und der die Taktpulse zählt, nachdem er durch das Rücksetzungssignal, das von dem Rücksetzungssignalgenerator ausgegeben worden ist, gelöscht worden ist, und der ein zweites Bezugszählzahlfeststellungssignal ausgibt, wenn der zweite Zähler bis zu der voreingestellten Zählzahl zählt.
Die Tatsache, daß der zweite Zähler eine fixierte voreingestellte Zählzahl besitzt, bedeutet, daß das Erfordernis der extern herausgeführten Verbindungspins zum Einstellen der zweiten Bezugszählzahl Nb eliminiert ist. Es müssen nur die Verbindungspins für die Verbindung des ersten Zählers mit den Gatterschaltungen extern herausgeführt werden, so daß eine Änderung der Sollzählzahl usw. bewirkt werden kann. Eine Ausgabe des zweiten Zählers wirkt anstelle des Sollzählzahlfeststellungssignals, wenn die Motordrehung schneller als die Sollgeschwindigkeit ist, bei der der erste Zähler die Sollzählzahl N&sub0; nicht ausgeben kann.
Es wird anhand eines Beispiels Bezug genommen auf die dazugehörigen Zeichnungen, in denen:
Fig. 1 ein Blockdiagramm einer vorher vorgeschlagenen Zählschaltkreisanordnung ist, die zwei Zähler verwendet,
Fig. 2 eine Zeittafel der Arbeitsweise der Anordnung gemäß Fig. 1 ist, wenn die Motordrehgeschwindigkeit langsam ist,
Fig. 3 eine Zeittafel der Arbeitsweise der Anordnung gemäß Fig. 1 ist, wenn die Motordrehgeschwindigkeit schnell ist,
Fig. 4 ein schematisches Blockdiagramm ist, das die Basisanordnung einer Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 5 eine Zeittafel der Arbeitsweise der Anordnung gemäß Fig. 4 ist,
Fig. 6 ein schematisches Blockdiagramm ist, das eine detaillierte Schaltkreisanordnung einer Ausführungsform der vorliegenden Erfindung zeigt,
Fig. 7(a) eine Zeittafel der Arbeitsweise der Schaltkreisanordnung gemäß Fig. 6 ist, wenn die Motordrehgeschwindigkeit schnell ist,
Fig. 7(b) eine Zeittafel der Arbeitsweise der Schaltkreisanordnung gemäß Fig. 6 ist, wenn die Motordrehgeschwindigkeit langsam ist,
Fig. 8 eine Zeittafel der Arbeitsweise eines Rücksetzungssignalbildungsschaltkreises für einen zweiten Zähler in Fig. 6 ist,
Fig. 9 eine Zeittafel für die Arbeitsweise einer Geschwindigkeitssteuerschaltungsanordnung ist, die in der Schaltkreisanordnung gemäß Fig. 6 für die Bestimmung der Dauer einer Beschleunigung und einer Verzögerung verwendet wird,
Fig. 10 ein schematisches Blockdiagramm einer Schaltkreisanordnung eines Rücksetzungssignalbildungsschaltkreises für einen ersten Zähler in Fig. 6 ist,
Fig. 11 eine Zeittafel der Arbeitsweise des Rücksetzungssignalbildungsschaltkreises gemäß Fig. 10 ist, und
Fig. 12 ein schematisches Diagramm ist, das Einzelheiten eines ersten Zählers und der damit verbundenen UND-Glieder zeigt.
In Fig. 4 ist die Basisanordnung einer Motorgeschwindigkeits-Steuerschaltungsanordnung dargestellt, die die vorliegende Erfindung verkörpert, die eine Zählschaltungsanordnung gemäß einer Ausführungsform der Erfindung verwendet, bei der ein erster Zähler 10 durch ein Rücksetzungssignal RST, das nach jeder einzelnen Umdrehung eines Motors (in den Figuren nicht gezeigt) , dessen Geschwindigkeit gesteuert werden soll, zurückgesetzt wird und anschließend die Taktpulse, die dem Taktpulsterminal CLK des Zählers eingegeben werden, zählt, bis das nächste Rücksetzungssignal RST empfangen wird. Die Eingangsterminals einer ersten Gatterschaltung 12, die zum Beispiel aus einem UND-Glied gebildet wird, sind selektiv mit Bitausgängen des ersten Zählers 10 verbunden, um festzustellen, wenn die Zählzahl des Zählers 10 eine vorbestimmte Sollzählzahl N&sub0; erreicht, die einer Zykluszeit T&sub0; entspricht, die einer gewünschten Sollgeschwindigkeit entspricht, für welche die Motordrehung geschwindigkeitsgesteuert ist. Die Gatterschaltung 12 gibt dann ein Sollgeschwindigkeitsfeststellungssignal GJUST aus. Die Eingangsterminals einer zweiten Gatterschaltung 18, die zum Beispiel durch ein UND-Glied gebildet wird, sind selektiv mit den Bitausgängen des ersten Zählers 10 verbunden, um festzustellen, wenn die Zählzahl des Zählers 10 eine vorbestimmte erste Bezugszählzahl Na erreicht. Die Gatterschaltung gibt dann ein Signal mit einem Hochpegel (im folgenden mit H bezeichnet) aus. Der Wert der Zählzahl Na wird unten beschrieben werden.
Wenn ein H-Ausgang der Gatterschaltung 18 einem Rücksetzungssignalgenerator 20 eingegeben wird, gibt der Rücksetzungssignalgenerator 20 ein Rücksetzungssignal RSTb an einen zweiten Zähler 22 aus.
Der zweite Zähler 22 ist dauerhaft mit einer vorbestimmten zweiten Bezugszählzahl Nb voreingestellt und zählt die Taktpulse, die seinem Taktterminal CLK (nachdem er durch das Rücksetzungssignal RSTb gelöscht worden ist) eingegeben werden, und gibt ein zweites Sollgeschwindigkeitsfeststellungssignal GJUST-II aus, wenn er bis zu der voreingestellten Zählzahl zählt. Die erste Bezugszählzahl Na ist so gewählt, daß sie niedriger als die niedrigste wahrscheinliche Zählzahl ist, die durch den ersten Zähler gezählt werden könnte, zum Beispiel niedriger als eine Zählzahl, die einer zukünftigen niedrigsten Toleranzgrenze für die Motordrehgeschwindigkeitssteuerung entspricht. Die zweite Bezugszählzahl Nb ist so gewählt, daß sie der Differenz zwischen der Sollzählzahl N&sub0; und der ersten Bezugszählzahl Na entspricht, nämlich:
Nb = N&sub0; - Na.
Die Arbeitsweise des Schaltkreises gemäß Fig. 4 ist in der Fig. 5 für einen Fall dargestellt, bei dem die Motordrehgeschwindigkeit schneller als die Soll-Drehgeschwindigkeit ist.
Nachdem der erste Zähler 10 durch ein Rücksetzungssignal RST zurückgesetzt worden ist, beginnt der erste Zähler 10, die Taktpulse zu zählen. Wenn die Zählzahl des ersten Zählers 10 die erste Bezugszählzahl Na erreicht, werden alle Eingänge zu der zweiten Gatterschaltung 18 H, so daß die Gatterschaltung 18 ein H ausgibt, wodurch eine Löschung, d. h. eine Rücksetzung, des zweiten Zählers 22 bewirkt wird. Der zweite Zähler 22 beginnt, Taktpulse zu zählen, nachdem er gelöscht worden ist. Wenn die Zählzahl des zweiten Zählers 22 die voreingestellte Zahl, d. h. die zweite Bezugszählzahl Nb, erreicht, gibt der zweite Zähler 22 ein Übertragsignal H, d. h. das zweite Sollgeschwindigkeitsfeststellungssignal GJUST-II, aus. Das zweite Sollgeschwindigkeitsfeststellungssignal GJUST-II wird bei einem Zeitablauf ausgegeben, bei welchem der erste Zähler 10 die Sollzählzahl N&sub0; zählen würde (wenn die Motordrehgeschwindigkeit nicht schnell wäre), d. h. wenn die erste Gatterschaltung 12 das erste Sollgeschwindigkeitsfeststellungssignal GJUST ausgeben würde. Das Signal GJUST kann jedoch nicht ausgegeben werden, da der erste Zähler 10 bereits durch das nächste Rücksetzungssignal RST gelöscht worden ist. Der Zeitablauf, bei welchem das verlorene erste Sollgeschwindigkeitsfeststellungssignal GJUST ausgegeben worden wäre, ist durch eine gestrichelte Linie in Fig. 5 dargestellt. Somit wird das zweite Sollgeschwindigkeitsfeststellungssignal GJUST-II anstelle des verlorenen ersten Sollgeschwindigkeitsfeststellungssignals GJUST verwendet. Das erste oder das zweite Sollgeschwindigkeitsfeststellungssignal GJUST oder GJUST-II wird für die Messung einer Abweichung D' der Motordrehgeschwindigkeit von der Solldrehgeschwindigkeit benutzt und kann somit für eine Geschwindigkeitssteuerung verwendet werden.
Wenn die Motorgeschwindigkeit langsamer als die Sollgeschwindigkeit ist, kann die Sollbezugszählzahl N&sub0; vollständig durch den ersten Zähler 10 gezählt werden, um eine Ausgabe des ersten Sollgeschwindigkeitsfeststellungssignals GJUST von der ersten Gatterschaltung 12 zu verursachen, da der erste Zähler 10 nicht vorzeitig durch das nächste Rücksetzungssignal (wie in Fig. 2 dargestellt) gelöscht worden ist.
In einigen Ausführungsformen der vorliegenden Erfindung kann auf das GJUST, d. h. die erste Gatterschaltung 12, vollständig verzichtet werden, so daß das GJUST-II immer als das Sollgeschwindigkeitsfeststellungssignal benutzt wird.
Mit Bezug auf die Fig. 6 und 7 wird eine bevorzugte Ausführungsform der vorliegenden Erfindung im Detail beschrieben, die die Merkmale in Übereinstimmung mit dem Basisschema gemäß Fig. 4 besitzt, aber auch zusätzliche Merkmale (zum Beispiel die Erzeugung von GFAST, GSLOW usw.) enthält.
Die Eingänge und Ausgänge zu und von einem Motordrehgeschwindigkeits-Steuerschaltkreis 100, der in einen LSI gepackt oder in einem LSI enthalten ist, sind wie folgt:
Der Motordrehgeschwindigkeits-Steuerschaltkreis 100 hat einen Eingang für: externe Taktpulse (TAKT), die eine vorbestimmte Frequenz haben; Drehsignale GH1 bis GH3, die von dreiphasigen Halleffektelementen abgeleitet werden, die die Motordrehung erfassen; und ein TIEUP-Signal, das auf H festgesetzt ist.
Der Motordrehgeschwindigkeits-Steuerschaltkreis 100 gibt aus: ein Geschwindigkeitserniedrigungssteuersignal DEC und ein Geschwindigkeitserhöhungssteuersignal INC, die über Schalter 102 zu einer Ladungspumpe 104 geliefert werden, die durch ein CR-Zeitkonstantenschaltkreis (nicht in der Figur gezeigt) gebildet wird, so daß, wenn zum Beispiel das Geschwindigkeitserniedrigungssteuersignal DEC L ist, die Spannung des CR-Zeitkonstantenschaltkreises der Ladungspumpe 104 über den Schalter 102 entladen wird, um die Motorgeschwindigkeit zu erniedrigen, und, auf der anderen Seite, wenn das Geschwindigkeitserhöhungssteuersignal L ist, der Kondensator der Ladungspumpe 104 über den Schalter 102 geladen wird, um die Motorgeschwindigkeit zu erhöhen. Wenn die Toleranzgrenzen für die Motorgeschwindigkeit zum Beispiele bei ± 0,5% der Sollgeschwindigkeit gesetzt werden, und wenn eine Toleranzgrenze überschritten wird, wird ein Spindelalarmsignal ausgegeben, um zum Beispiel andere verbundene Schaltkreise zu steuern.
Aus einem Gehäuse, das die Schaltungsanordnung gemäß Fig. 6 umschließt, sind Verbindungspins 40' von jedem Bitausgang des ersten Zählers 10 und Verbindungspins 40'' von jedem Eingangsterminal der UND-Glieder 12, 14, 16 und 18 zum Setzen der Zählzahlen, die festgestellt werden müssen, herausgeführt. Die Fläche, die durch strichpunktierte Linien 40 umgeben ist, kennzeichnet das Äußere des Gehäuses. Die Einzelheiten der externen Verbindungen der Pins 40' und 40'' werden unten beschrieben werden.
Die Drehsignale GH1 bis GH3 werden von dreiphasigen Halleffektelementen an einen Rücksetzungssignalbildungsschaltkreis (oder Löschungssignalbildungsschaltkreis) 36 ausgegeben, in dem ein erstes Rücksetzungssignal RST1 für jede einzelne Umdrehung des Motors erzeugt wird. Die Einzelheiten des Rücksetzungssignalbildungsschaltkreises werden unten beschrieben werden. Das erste Rücksetzungssignal RST1, das von dem Rücksetzungssignalbildungsschaltkreis 36 ausgegeben wird, wird dem ersten Zähler 10 und einem D-Terminal eines D-FF (D-Typ-Flip-Flop) 38 eingegeben, das anschließend als Antwort auf einen Taktpulseingang an seinem Taktterminal CLK ein zweites Rücksetzungssignal RST2 ausgibt, das gegenüber dem ersten Rücksetzungssignal RST1 um eine einzelne Taktzykluszeit verzögert ist.
Der erste Zähler 10 empfängt die Taktpulse an seinem Taktterminal CLK und das erste Rücksetzungssignal RST1 an seinem Löschungsterminal CLR. Beim Empfang des ersten Rücksetzungssignals RST1 wird die Zählzahl, die vorher in dem ersten Zähler 10 gezählt worden ist, gelöscht, und der erste Zähler 10 fängt wieder an, Taktpulse zu zählen, bis als Antwort auf die Beendigung einer anderen Umdrehung des Motors das nächste erste Rücksetzungssignal RST1 empfangen wird. Die Einzelheiten des ersten Zählers 10 werden unten beschrieben werden.
Wie oben beschrieben, wird jeder der Bitausgänge des ersten Zählers 10 an einem externen Verbindungspin 40' herausgeführt, und jeder der Eingangsterminals des UND-Gliedes 12, wie bei der ersten Gatterschaltung gemäß Fig. 4, des UND- Gliedes 18, wie bei der zweiten Gatterschaltung gemäß Fig. 4, und eines UND-Gliedes 14 und eines UND-Gliedes 16 wird an einem externen Verbindungspin 40'' herausgeführt. Die Pins 40'' (Eingänge der UND-Glieder 12, 14, 16 und 18) sind selektiv mit den Pins 40' (Ausgänge des ersten Zählers 10) über externe Verbindungsleitungen 40''' verbunden, die außerhalb des LSI-Gehäuses des Motorgeschwindigkeits- Steuerschaltkreises 100 vorgesehen sind. Die Auswahl der Verbindungspins 40', mit denen die Eingänge der jeweiligen UND-Glieder verbunden werden müssen, ist derart, daß die Zählzahlen, die die UND-Glieder feststellen sollen, durch die Zusammensetzung der ausgewählten Verbindungspins 40', d. h. durch die Kombination der verbundenen Bitausgänge des ersten Zählers 10, bestimmt oder begrenzt sind. Ein einzelner Verbindungspin 40' von dem ersten Zähler 10 kann mit einer Vielzahl von Verbindungspins 40'' der UND-Glieder verbunden werden.
Bei der Annahme, daß die Zählzahl N&sub0;, die durch das UND- Glied 12 festgestellt werden soll und der Sollgeschwindigkeit entspricht, N&sub0; = 4800 ist, werden vier Bitausgänge des ersten Zählers 10, die jeweils den Zählerziffern [64] [128] , [512] und [4096] entsprechen, mit den Eingangsterminals des UND-Gliedes 12 verbunden. Folglich gibt das UND- Glied 12 das Sollgeschwindigkeitsfeststellungssignal GJUST aus, das H ist, wenn die gezählte Zahl 4800 = 64 + 128 + 512 + 4096 von dem Zähler 10 festgestellt worden ist, in anderen Worten, wenn alle diese vier Bitausgänge H sind.
Das UND-Glied 14 ist zum Feststellen einer vorbestimmten schnelleren Grenze der Drehgeschwindigkeit vorgesehen, um ein Schnellgeschwindigkeitsfeststellungssignal GFAST auszugeben. Bei der Annahme, daß die Toleranzgrenzen für die Motordrehgeschwindigkeit ± 0,5% der Sollgeschwindigkeit sind, werden die Eingangsterminals des UND-Gliedes 14 selektiv mit den Verbindungspins 40' so verbunden, daß die korrespondierenden Bitausgänge des ersten Zählers 10 die Zählzahl (N&sub0; - ΔN) = 4776 ausmachen, die 0,5% geringer als 4800, N&sub0;, ist. Demgemäß gibt das UND-Glied 14 beim Feststellen der Zählzahl [4776] das Schnellgeschwindigkeitsfeststellungssignal GFAST aus. Weiterhin werden in einer ähnlichen Weise die Eingangsterminals des UND-Gliedes 16 selektiv verbunden, so daß das UND-Glied 16 ein Langsamgeschwindigkeitsfeststellungssignal GSLOW beim Feststellen einer Zählzahl (N&sub0; + ΔN) = 4824 ausgibt, die 0,5% größer als die Sollzählzahl N&sub0; ist, und einer vorbestimmten langsameren Grenze für die Motordrehung entspricht.
Die erste Bezugzählzahl Na wird für diese Ausführungsform als [4608] ausgewählt, die kleiner als die Zählzahl [4776] ist, die der schnellen Geschwindigkeitsgrenze der Drehgeschwindigkeit entspricht, und die weiterhin auch kleiner als eine Zählzahl ist, die einer äußersten wahrscheinlichen schnellen Geschwindigkeitsgrenze der Drehgeschwindigkeit entspricht, die auch für jede zukünftige Änderung der Spezifizierung der Motordrehgeschwindigkeiten und Grenzen erwartet werden könnte. Die Zählzahl 4608 wird durch die Verbindung der Bitausgänge für die Zählerziffern [512] und [4096] des ersten Zählers 10 mit den Eingängen des UND- Gliedes 18 zur Verfügung gestellt. Beim Feststellen von [4608] gibt das UND-Glied 18 ein H-Signal von H aus.
Eine H-Ausgabe des UND-Gliedes 18 wird an einen D-Terminal eines D-FF (D-Typ-Flip-Flop) 20a eingegeben. Ein Taktpulsterminal CLK des D-FF 20a empfängt die Taktpulse. Die - Ausgabe des D-FF 20a wird einem Löschungsterminal des zweiten Zählers 22 und einem Taktterminal CLK eines anderen D-FF (D-Typ-Flip-Flop) eingegeben, dessen D-Terminal den Hochpegel des TIEUP empfängt. Das Löschungsterminal CLR des D-FF 20b empfängt eine invertierte Version des zweiten Rücksetzungssignals RST2. Die -Ausgabe des D-FF 20b wird einem Löschungsterminal CLR des D-FF 20a eingegeben. Wie in einer Zeittafel gemäß Fig. 8 gezeigt, wird daher, wenn die zuerst empfangene H-Ausgabe von dem UND-Glied 18 zu dem D- FF 20a (D-FF1 in Fig. 8) auf einen L-Pegel fällt, der - Terminal des D-FF 20a einen negativen Puls ausgeben. Pulse, die von dem UND-Glied 18 später als der erste Ausgangspuls (die zuerst empfangene H-Ausgabe) ausgegeben werden, werden von dem D-FF 20a nicht ausgegeben. Demgemäß ist das - Terminal des D-FF 20b (D-FF2 in Fig. 8) L bis ein nächstes zweites Rücksetzungssignal RST2 (genauer ) dort eingegeben wird. Somit gibt der Rücksetzungssignalbildungsschaltkreis, der aus den beiden D-FFs 20a und 20b besteht, ein negatives Rücksetzungssignal RSTb an den zweiten Zähler 22 nur dann aus, wenn der erste Puls einer Folge von Pulsen, die von dem UND-Glied 18 ausgegeben werden, empfangen wird, um einen zweiten Zähler 22 zu löschen. Das Rücksetzungssignal RSTb für den zweiten Zähler 22 ist für die Vereinfachung der Erläuterung positiv in den Fig. 5 und 7 gezeichnet, obwohl es in den Fig. 6 und 8 negativ ist. Der zweite Zähler 22 empfängt ebenfalls Taktpulse an seinem Taktterminal CLK. Dementsprechend fängt der zweite Zähler 22 mit dem Zählen der Taktpulse an, nachdem er durch das D- FF 20a gelöscht worden ist, wenn der erste Zähler 10 die erste Bezugszählzahl Na zählt. Der zweite Zähler 22 ist mit voreingestellten Datenterminals A, B, C, D, ... versehen, die mit einem Voreinstellungsschaltkreis 42 verbunden sind, um dauerhaft die zweite Bezugszählzahl Nb durch selektives Aufbringen von H- oder L-Pegeln auf jedes der voreingestellten Datenterminals A, B, C, D, ... voreinzustellen. Die zweite Bezugszählzahl Nb, die in dem zweiten Zähler 22 voreingestellt werden muß, ist, wie früher beschrieben, (N&sub0; - Na) und daher 192 = 4800 - 4608 für diese Ausführungsform. Wenn die Zählzahl die voreingestellte Zahl Nb = 192 erreicht, gibt der zweite Zähler 22 ein Übertragsignal als das zweite Sollgeschwindigkeitsfeststellungssignal GJUST-II aus. Die Einzelheiten der Verbindungen für das Setzen der Zählzahlen, die festgestellt werden müssen, werden unten mit Bezug auf Fig. 12 beschrieben werden.
Der Motordrehgeschwindigkeits-Steuerschaltkreis 100 ist weiterhin mit einem Untergeschwindigkeitssteuerschaltkreis versehen, der aus einem Signalspeicherschaltkreis 44 gebildet ist, der ein Flip-Flop des Rücksetzungs-Setzungs- Typs (RS-FF), D-FFs (D-Typ-Flip-Flops) 46, 48, und 50, und Gatter 52 und 54 verwendet, so daß der Untergeschwindigkeitssteuerschaltkreis entsprechend den Rücksetzungssignalen RST1, RST2 und den ersten oder zweiten Sollgeschwindigkeitsfeststellungssignalen GJUST oder GJUST-II gesteuert wird.
Die Arbeitsweise des Untergeschwindigkeitssteuerschaltkreises wird unten mit Bezug auf die Fig. 9 mehr detailliert beschrieben werden.
Wie bereits gezeigt worden ist, wird der erste Zähler 10 durch ein Rücksetzungssignal RST1 gelöscht, bevor er bis zu der Sollzählzahl N&sub0; zählen kann, wenn die Motordrehgeschwindigkeit schneller als die Sollgeschwindigkeit ist. Bei dieser Schaltungsanordnung, die die vorliegende Erfindung verkörpert, wird jedoch anstelle des ersten Sollgeschwindigkeitsfeststellungssignal GJUST, das mit der Sollzählzahl N&sub0; korrespondiert, die Übertragausgabe von dem zweiten Zähler 22 als ein zweites Sollgeschwindigkeitsfeststellungssignal GJUST-II erhalten, das dann das D-FF 48 setzt, so daß der H-Pegel des Belegungssignals TIEUP in einer invertierten Form von dem -Terminal des D-FF 48 ausgegeben wird, um einen L-Pegel einem NAND-Glied 52 einzugeben. Mit anderen Worten ist während der Zeitdauer D', nachdem das Rücksetzungssignal RST2 das D-FF 48 gelöscht hat und bis das zweite Sollgeschwindigkeitsfeststellungssignal GJUST-II das D-FF 48 setzt, dessen - Ausgabe ein H. (Genaugenommen ist die Zeitdauer D' in Fig. 7(a) einen Taktzyklus länger als die in Fig. 9 aufgrund der Zeitverzögerung gezeichnet, die in dem D-FF 20a erzeugt wird). Da auf der anderen Seite das erste Sollgeschwindigkeitsfeststellungssignal GJUST nicht ausgegeben wird, ist die -Ausgabe des Signalspeicherschaltkreises 44 H geworden, um das D-FF 46 zu setzen, dessen -Ausgabe dementsprechend als ein +CNTRL-Signal zum NAND-Glied 52 H ist. Daher ist eine Ausgabe DEC des NAND-Gliedes 52 während der Zeitdauer D' L. Die L-Ausgabe von dem NAND 52 macht einen Schalter (in der Figur nicht gezeigt) in einem Schalterstromkreis 102 leitend, um einen Kondensator in einem CR-Zeitkonstantenschaltkreis (in der Figur nicht gezeigt) einer Ladungspumpe 104 zu entladen, um die Motordrehgeschwindigkeit zu erniedrigen. Somit wird der Motor während der Periode D', der Abweichung von der Sollzykluszeit, verzögert.
Andernfalls, wenn die Motordrehgeschwindigkeit langsamer als die Sollgeschwindigkeit ist, setzt bei der Feststellung der Sollzählzahl N&sub0; durch das UND-Glied 12 das erste Sollgeschwindigkeitsfeststellungssignal GJUST von dem UND- Glied 12 ein D-FF 50, so daß die Q-Ausgabe des D-FF 50 an ein NAND-Glied 54 zu L gemacht wird. Während der Periode D'' zwischen dem ersten Sollgeschwindigkeitsfeststellungssignal GJUST und dem zweiten Rücksetzungssignal RST2 ist daher ein Signal INC, das von dem NAND-Glied 54 ausgegeben wird, L, das einen anderen Schalter (in der Figur nicht gezeigt) in dem Schalterstromkreis 102 leitend macht, um den Kondensator des CR-Zeitkonstantenschaltkreises in der Ladungspumpe 104 zu laden, um die Motordrehgeschwindigkeit zu erhöhen. Somit wird der Motor während der Periode D'', der Abweichung der Rotationszykluszeit des Motors von der Solldrehgeschwindigkeit, beschleunigt.
Weiterhin werden das Schnellgeschwindigkeitsfeststellungssignal GFAST und das Langsamgeschwindigkeitsfeststellungssignal GSLOW einem Alarmfeststellungsschaltkreis 56 eingegeben, dem auch die Rücksetzungssignale RST1 und RST2 eingegeben werden, so daß der Alarmfeststellungsschaltkreis 56 zum Beispiel die Existenz eines Schnellgeschwindigkeitsfeststellungssignals GFAST usw. prüfen kann, um Steuersignale an einen verbundenen externen Schaltkreis auszugeben.
Fig. 10 zeigt ein Beispiel einer Schaltkreiseinrichtung eines Rücksetzungssignalbildungschaltkreises 36 für den Motordrehgeschwindigkeits-Steuerschaltkreis 100 gemäß Fig. 6. Der Rücksetzungssignalbildungsschaltkreis 36 umfaßt: ein UND-Glied 58, in das die Drehsignale GH1 und GH3 von den dreiphasigen Hallelementen eingegeben werden; einen Signalspeicherschaltkreis 60, der aus einem RS-FF (Rücksetzungs-Setzungs-Flip-Flop) gebildet wird, das durch eine Ausgabe des UND-Gliedes 58 zurückgesetzt und durch ein Signal GM2 von dem dreiphasigen Hallelement gesetzt wird; ein D-FF (D-Typ-Flip-Flop) 62, dessen Taktterminal CLK mit einem -Ausgang des Signalspeicherschaltkreises 60 verbunden ist; ein D-FF 64, dessen D-Terminal mit einem Q- Ausgang des D-FF 62 verbunden ist und dessen Taktterminal CLK verbunden ist, um die Taktpulse zu empfangen; ein D-FF 66, dessen D-Terminal mit einem Q-Ausgang des D-FF 64 verbunden ist und dessen Taktterminal CLK verbunden ist, um die Taktpulse zu empfangen; und ein UND-Glied 68, das einen invertierenden Eingang hat, der mit dem Q-Ausgang des D-FF 66 und dem -Ausgang des D-FF 64 verbunden ist.
Die Fig. 11 zeigt Zeittafeln, die die Arbeitsweise des Rücksetzungssignalbildungsschaltkreises 36 gemäß Fig. 10 darstellen. Wie aus der Figur ersichtlich, werden die Drehsignale GH1 bis GH3 von den dreiphasigen Hallelementen, die in dem Motor vorgesehen sind, aufeinanderfolgend mit vorbestimmten Phasenverschiebungen in bezug auf die Motorrotationszykluszeit Tn erzeugt, wobei die Motorrotationszykluszeit Tn zum Beispiel durch zwei Zyklen der dreiphasigen Hallelementen-Eingänge GH3 gegeben ist. Somit werden die Drehsignale GH1 bis GH3, die von dem UND-Glied 58, den Flip-Flops 60, 62, 64 und 66 und dem UND-Glied 68 verarbeitet werden, in das erste Rücksetzungssignal RST1 umgewandelt, das eine Pulsbreite besitzt, die gleich einem Taktzyklus ist, und das von dem UND-Glied 68 synchron mit einer einzelnen Motorumdrehung ausgegeben wird, die eine Zykluszeit Tn hat, und das D-FF 38 gibt anschließend das zweite Rücksetzungssignal RST2 aus, das gegenüber dem ersten Rücksetzungssignal RST1 um einen Taktzyklus verzögert ist.
Mit Bezug zu der Fig. 12 werden hiernach weitere Einzelheiten des ersten Zählers 10 und der UND-Glieder 12, 14, 16 und 18 gemäß Fig. 6 beschrieben. Obwohl die strichpunktierten Rahmen voneinander getrennt sind, sind die Teile innerhalb dieser Rahmen alle in einem einzigen LSI-Gehäuse, und außerhalb der Rahmen sind, wie in Fig. 6 gezeigt, Verbindungen durch Verbindungsleitungen 40''' und durch Leitungen zu externen Schaltkreisen eingerichtet.
Der erste Zähler 10 weist einen Frequenzteilerzähler 70 und Zähler 72, 74, 76 und 78 auf, die jeweils Vier-Bit-Zähler sind. Der Frequenzteilerzähler 70 ist so voreingestellt, um die Taktfrequenz in ein Sechzehntel (1/16) ihres ursprünglichen Wertes zu unterteilen, wobei das geteilte Frequenztaktsignal dann in den nächsten Zähler 72 eingegeben wird. Der Zähler 72 erzeugt Bitausgaben, die den Zählungen oder Zählzahlen [1, 2, 4, 8] entsprechen, und gibt einen Übertrag bei der Zählzahl [8] an den nächsten Zähler 74 aus. Der Zähler 74 besitzt Bitausgaben, die den Zählungen (der geteilten Frequenztaktpulse) oder Zählzahlen [16, 32, 64, 128] entsprechen, und gibt einen Übertrag bei der Zählzahl [128] an den nächsten Zähler 76 aus. Der Zähler 76 erzeugt Bitausgaben, die den Zählungen oder Zählzahlen [256, 512, 1024, 2048] entsprechen, und gibt einen Übertrag bei der Zählzahl [2048] an den nächsten Zähler 78 aus. Der letzte Zähler 78 erzeugt eine Bitausgabe, die der Zählzahl [4096] entspricht. Die Bitausgaben, die den jeweiligen ausgewählten Zählzahlen der Zähler 72, 74, 76 und 78 entsprechen, werden selektiv den UND-Gliedern 80, 82, 84, 86, 88 und 90 eingegeben. Jedes Bit der Zähler 70 bis 78 wird durch das Aufbringen eines Hochpegels H eines Belegungssignals TIEUP freigegeben.
Bei diesem Beispiel ist die Sollzählzahl N&sub0; = 4800 durch das UND-Glied 88 in Fig. 12 festzustellen, und ist die Zählzahl für die Langsamgeschwingigkeitsgrenze, d. h. [4824], die 0,5% größer als N&sub0; = 4800 ist, durch das UND- Glied 86 festzustellen, und außerdem ist die Zählzahl für die Schnellgeschwindigkeitsgrenze 4776, die 0,5% kleiner als N&sub0; = 4800 ist, durch das UND-Glied 90 festzustellen.
Damit diese UND-Glieder jede Zählzahl wie oben beschrieben feststellen, sind die Eingangsterminals der UND-Glieder mit den Zählern 72 bis 78 wie folgt verbunden. Die Bitausgaben der Zählzahl [8] der Zählers 72 und der Zählzahl [128] des Zählers 74 werden dem UND-Glied 80 eingegeben, um eine Ausgabe vorzusehen, die der Zählzahl [136] entspricht, die die Summe der Eingaben ist; und dem UND-Glied 82 werden die Bitausgaben der Zählzahlen [16] und [64] des Zählers 74 eingegeben, um eine Ausgabe vorzusehen, die der Zählzahl [80] entspricht, der Summe der Eingaben; außerdem werden die Bitausgaben [512] des Zählers 76 und der Zählzahl [4096] des Zählers 78 dem UND-Glied 84 eingegeben, um eine Ausgabe vorzusehen, die der Zählzahl [4608] entspricht, die die Summe der Eingaben ist. Die Ausgaben der UND-Glieder 80, 82, 84 werden selektiv den UND-Gliedern 86, 88, 90 eingegeben. Mit anderen Worten ist das UND-Glied 86, wie die Gatterschaltung 14 gemäß Fig. 6, so angeordnet, um die Ausgänge der UND-Glieder 80, 82, 84 zu empfangen, um eine Zählzahl zu erzeugen, die der Summe der drei empfangenen Zählzahlen [80 + 136 + 4608 = 4824] ist. Weiterhin werden dem UND-Glied 88, wie der ersten Gatterschaltung 12, drei Zahlen eingegeben, d. h. der Ausgang des UND-Gliedes 84 und die Zählzahlen [64] und [128] des Zählers 74, um eine Zählzahl festzustellen, die der Summe der Zählzahlen dieser drei Eingänge [64 + 128 + 4608 = 4800] entspricht. Dem UND- Glied 90 werden, wie der Gatterschaltung 16, die Ausgabe der UND-Glieder 80, 84 und eine Bitausgabe der Zählzahl [32] des Zählers 74 eingegeben, um eine Zählzahl der Summe dieser drei Eingänge [32 + 136 + 4608 = 4776] festzustellen.
Jede Ausgabe der UND-Glieder 86, 88, 90 wird den folgenden NAND-Gliedern 92, 94, 96 in Synchronisation mit den Taktpulsen eingegeben, so daß das NAND-Glied 94 das Sollgeschwindigkeitsfeststellungssignal GJUST ausgibt, das NAND-Glied 92 das Langsamgeschwindigkeitsfeststellungssignal GSLOW und das NAND-Glied 96 das Schnellgeschwindigkeitsfeststellungssignal GFAST ausgibt.
Dem UND-Glied 84 werden, wie dem zweiten UND-Glied 18, die Bitausgabe [4096] des Zählers 78 und die Bitausgabe [512] des Zählers 76 eingegeben, um die Zählzahl Na = [4608], die Summe der Eingänge, festzustellen.
Bei der Annahme, daß die Frequenz der Taktpulse 4,6 MHz ist, ergibt sich die Zykluszeit der Ausgabe des Sollgeschwindigkeitsfeststellungssignals GJUST durch:
(Sollzählzahl N&sub0; x Teilerzahl) / (Taktfrequenz) = 4800 x 16 / 4,6 x 10&sup6; = 0,0167 us.
Die Anzahl der Motorumdrehungen pro Minute ist daher gegeben durch:
60 x (1/0,0167) = 3593 3600 U/min.
Wenn die Sollmotorgeschwindigkeit von 3600 U/min auf 4800 U/min geändert werden soll, muß die Sollzählzahl N&sub0; = 4800 auf [3594] geändert werden. Die Zählzahl [3594] setzt sich aus fünf Bitausgaben [2048, 1024, 512, 8, 2] der Zähler 72 bis 78 zusammen. Dementsprechend sind die Schaltkreisverbindungen so zu ändern, daß diese Bitausgaben gesammelt werden, um dem UND-Glied 88 eingegeben zu werden. Die Verbindungen der Ausgänge des Zählers 10 zu dem UND-Glied 18 werden ebenfalls geändert, so daß Na = N&sub0; - Nb = 3594 - 192 = 3402 ist. Falls die oberen und unteren Grenzen für die Sollgeschwindigkeit 0,5% sind, wird jeder der Bitausgänge des Zählers 10 derart mit den Eingangsterminals der UND-Glieder 90 und 86 verbunden, um eine Zählzahl [3576], die 5% kleiner als die geänderte Sollzählzahl [3594] ist, für die Schnellgeschwindigkeitsfeststellung und um eine Zählzahl [3612], die 0,5% größer als die geänderte Sollzählzahl [3594] ist, für die Langsamgeschwindigkeitsfeststellung vorzusehen.
Somit wird die Anderungen der Zählzahlen, die durch die UND-Glieder 86, 84, 88 und 90 festgestellt werden müssen, leicht durch Ändern der externen Verbindungen der externen Pins der Eingangs-/Ausgangsterminals des Zählers 10 und der UND-Glieder 16 bis 18 erreicht, die aus dem LSI-Gehäuse herausgeführt sind.
Auch wenn die Sollmotorgeschwindigkeit geändert wird, kann darüberhinaus die Zählzahl Nb = 192 des zweiten Zählers 22 ohne Änderung beibehalten werden. Demzufolge sind keine Verbindungspins zum Setzen des zweiten Zählers 22 erforderlich, die aus dem Gehäuse herausgeführt werden, mit dem Ergebnis, daß in dem Fall der oben beschriebenen Ausführungsform nicht weniger als acht Verbindungspins eliminiert werden. Somit können sowohl die Gehäusegröße als auch die Kosten des LSI reduziert werden.
Obwohl bei der oben beschriebenen bevorzugten Ausführungsform jede der Gatterschaltungen 12, 14 und 16 durch eine in Serie verbundene Vielzahl von UND-Gliedern, die zwei oder drei Eingangsterminals haben, gebildet ist, kann jede Gatterschaltung mit einer beliebigen Schaltkreisanordnung von Gattern, die beliebige Anzahlen von Eingangsterminals haben, gebildet werden, solange die Erfordernisse der Schaltungsanordnungsspezifikationen erfüllt sind.
Obwohl bei der oben beschriebenen bevorzugten Ausführungsform alle Bitausgänge einschließlich derjenigen für die Zählzahlen [1, 2, 4] herausgeführt worden sind, brauchen einige Bitausgänge, wie [1 und 2], nicht herausgeführt zu werden.
Obwohl bei der oben beschriebenen bevorzugten Ausführungsform die Taktpulse, die ursprünglich für andere Schaltkreise vorgesehen sind, zum Zählen verwendet werden, können die (durch die Hauptzähler, d. h. 10 und 22) zu zählenden Taktpulse frequenzgeteilt werden, bevor sie den Zählern eingegeben werden.
Bei der Zählschaltungsanordnung, die die vorliegende Erfindung verkörpert, zum Beispiel bei einem Motordrehgeschwindigkeits-Steuerschaltkreis, der die vorliegende Erfindung verkörpert, und die in einem LSI hergestellt ist, fängt ein erster Zähler an, die Taktpulse zu zählen, nachdem er nach jeder Umdrehung des Motors zurückgesetzt worden ist. Die Bitausgänge des ersten Zählers werden aus dem LSI-Gehäuse herausgeführt und selektiv mit den herausgeführten Eingangsterminals von wenigstens einem UND-Glied verbunden, von denen jedes das Zählen einer Zählzahl durch den ersten Zähler feststellt, die durch die Summe der Zählzahlen festgelegt ist, die durch die Bitausgänge des ersten Zählers, die mit dem UND-Glied verbunden sind, bestimmt werden. Ein UND-Glied stellt eine erste Bezugszählzahl Na fest, die kleiner als eine wahrscheinliche mindeste Zählzahl ist, die zum Beispiel einer unteren Toleranzgrenze der Motorgeschwindigkeit entspricht, auch wenn mögliche zukünftige Veränderungen der gewünschten Motorgeschwindigkeit beachtet werden. Ein zweiter Zähler, der mit einer zweiten Bezugszählzahl Nb voreingestellt ist, beginnt, die Taktpulse zu zählen, nachdem er nach der Feststellung von Na zurückgesetzt worden ist. Nb ist so ausgewählt, daß Na + Nb = N&sub0; ist, wobei N&sub0; eine Sollzählzahl ist, die einer Sollzykluszeit einer einzelnen Motorumdrehung entspricht. Ein Übertragungssignal von dem zweiten Zähler kann anstelle eines Signals verwendet werden, das die Zählung von N&sub0;-Taktpulsen durch den ersten Zähler anzeigt, auch wenn die Motordrehung schneller als die Sollgeschwindigkeit ist. Wenn die Motorgeschwindigkeit geändert werden muß, können die Zählzahlen für die Feststellung leicht geändert werden, indem die externen Verbindungen der herausgeführten Terminals geändert werden. Die festgelegte Zählzahl des zweiten Zählers eliminiert die Notwendigkeit, Verbindungen zur Voreinstellung des zweiten Zählers herauszuführen, mit dem Ergebnis einer Reduzierung der Größe und der Kosten eines LSI-Gehäuses.
Die Zählschaltungsanordnung kann selbstverständlich auch in anderen geeigneten Zusammenhängen als in einer Motorgeschwindigkeitssteuerung eingesetzt werden.
Bei dem Einsatz im Zusammenhang mit einer Motorgeschwindigkeitssteuerung, können die Rücksetzungssignale für den ersten Zähler bei jeder n-ten (n > 1) Umdrehung des Motors oder zum Beispiel als Antwort auf aufeinanderfolgende gleiche Winkel- oder Linearverschiebungen eines Gliedes erzeugt werden.

Claims

1. Zählschaltungsanordnung, umfassend:

einen ersten Zähler (10) zum Zählen der Taktpulse, die ihm während eines Intervalls zwischen aufeinanderfolgenden ersten Rücksetzungssignalen (RST1), von denen jedes den ersten Zähler löscht, eingegeben werden;

eine erste Gatterschaltung (12), die betreibbar ist, um festzustellen, wenn der erste Zähler eine vorbestimmte Sollzählzahl (N&sub0;) erreicht, die einer gewünschten Zählzahl entspricht, und um ein erstes Sollfeststellungssignal (GJUST) zu liefern;

eine zweite Gatterschaltung (18), die betreibbar ist, um festzustellen, wenn der erste Zähler eine vorbestimmte erste Bezugszählzahl (Na) erreicht, und um ein erstes Bezugszählzahlfeststellungssignal zu erzeugen;

ein Rücksetzungssignalgenerator (20), der betreibbar ist, um ein zweites Rücksetzungssignal (RSTb) als Antwort auf die anfängliche Erzeugung des ersten Bezugszählzahlfeststellungssignals (Na) zu liefern; und

einen zweiten Zähler (22), der dauerhaft mit einer vorbestimmten zweiten Bezugszählzahl (Nb) voreingestellt ist, die einer Differenz zwischen der Sollzählzahl (N&sub0;) und der ersten Bezugszählzahl (Na) entspricht, und der betreibbar ist, um die Taktsignale zu zählen, die dort eingegeben werden, nachdem er durch das zweite Rücksetzungssignal (RSTb) zurückgesetzt worden ist, wobei der zweite Zähler ein zweites Sollfeststellungssignal (GJUST-II) liefert, wenn er die zweite Bezugszählzahl (Nb) erreicht.

2. Zählschaltungsanordnung nach Anspruch 1, die in einem Gehäuse untergebracht ist und Verbindungspins (40', 40''), die aus dem Gehäuse herausgeführt sind, für den ersten Zähler (10) und die erste und zweite Gatterschaltung (12,

18) besitzt, wodurch durch selektives Einrichten von Verbindungen zwischen jenen Pins vorgesehen werden kann, daß die erste (l2) und die zweite (18) Gatterschaltung ausgewählte, veränderliche Zählzahlen feststellen.

3. Zählschaltungsanordnung nach Anspruch 1 oder 2, die weiterhin umfaßt:

eine dritte Gatterschaltung (14), die mit dem ersten Zähler (10) verbunden ist und betreibbar ist, um festzustellen, wenn der erste Zähler eine vorbestimmte Zählzahl erreicht, die einer vorbestimmten oberen Toleranzgrenze entspricht.

4. Zählschaltungsanordnung nach Anspruch 1, 2 oder 3, die weiterhin umfaßt:

eine vierte Gatterschaltung (16), die mit dem ersten Zähler (10) verbunden ist und betreibbar ist, um festzustellen, wenn der erste Zähler eine vorbestimmte Zählzahl erreicht, die einer vorbestimmten unteren Toleranzgrenze entspricht.

5. Zählschaltungsanordnung nach einem der vorhergehenden Ansprüche, die in einer Motordrehgeschwindigkeits-Steuerschaltungsanordnung enthalten ist, bei welcher die aufeinanderfolgenden ersten Rücksetzungssignale bei jeweils aufeinanderfolgenden Umdrehungen des zu steuernden Motors erzeugt werden und die vorbestimmte Sollzählzahl (N&sub0;) einer gewünschten Sollmotorgeschwindigkeit entspricht.

6. Zählschaltungsanordnung nach Anspruch 4, die in einer Motordrehgeschwindigkeits -Steuerschaltungsanordnung enthalten ist, bei welcher die vorbestimmten oberen und unteren Toleranzgrenzen Motordrehgeschwindigkeitsgrenzen sind.